DE10225860B4

DE10225860B4 - Halbleiterbauteil

Info

Publication number: DE10225860B4
Application number: DE10225860A
Authority: DE
Inventors: Shinichi Jimbo; Jun Saito
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2001-06-11
Filing date: 2002-06-11
Publication date: 2006-11-09
Anticipated expiration: 2022-06-12
Also published as: US6642583B2; US20020195659A1; DE10225860A1

Abstract

Halbleiterbauteil, mit:
einem Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps (p);
einer Halbleiterregion (2, 202) eines zweiten Leitfähigkeitstyps (n) im Substrat (1);
einer Grabenstruktur (7), die von einer Oberflächenseite der Halbleiterregion (2, 202) aus in das Substrat (1) gerichtet ist und die Halbleiterregion in eine erste Region (2) und eine zweite Region (202) unterteilt;
einem MOS-Transistor (P-MOS) des ersten Leitfähigkeitstyps, enthaltend eine Abflußregion des ersten Leitfähigkeitstyps und eine Quellenregion des ersten Leitfähigkeitstyps, die in wenigstens einer der ersten oder zweiten Region (2, 202) gebildet sind; und
einem MOS-Transistor (N-MOS) des zweiten Leitfähigkeitstyps, enthaltend eine erste Abflußregion des zweiten Leitfähigkeitstyps und eine Quellenregion des zweiten Leitfähigkeitstyps, wobei die Abflußregion und die Quellenregion in einer Region (3) des ersten Leitfähigkeitstyps gebildet sind, die in wenigstens einer der ersten oder zweiten Region (2, 202) gebildet ist, dadurch gekennzeichnet, daß die Grabenstruktur (7) einen elektrischen Leiter (16, 51; 41) enthält, der...

Description

Die Erfindung bezieht sich auf ein Halbleiterbauteil, das ein integrierter Schaltkreis ist, der als Hochspannungstreiber zum Treiben und Steuern einer Stromquelle oder einer anderen Vorrichtung dient.
Als Hochspannungstreiber zum Treiben und Steuern verwendete integrierte Schaltkreise sind allgemein mit einem Hochspannungsteil und einem Niederspannungsteil aufgebaut, die voneinander galvanisch getrennt sind.

Die üblichen Arten der Trenn- und Isolierstruktur umfassen eine Übergangsschicht-Trennstruktur mit einem pn-Übergang oder eine dielektrische Trennstruktur mit einem Dielektrikum wie SiO₂. Bei der Übergangsschicht-Trennung hat man, bei beispielsweiser Verwendung eines p-leitenden Substrats, ein Wafer mit einer n-leitenden Epitaxialschicht niedriger Konzentration, die an der Waferoberfläche gebildet ist. In der Epitaxialschicht wird eine tiefe p-leitende Diffusionsregion gebildet, um eine n-leitende Insel zu schaffen, die dreidimensional durch einen pn-Übergang geteilt ist. In der Insel wird eine Treiberschaltung hergestellt, die beispielsweise aus einem CMOS-Transistor besteht. Eine hohe Durchbruchspannung wird erzielt durch Anlegen einer umgekehrten Spannung zwischen der n-leitenden Insel und dem p-leitenden Substrat zum elektrischen Trennen der n-leitenden Insel über die Übergangsschicht-Kapazität.

Bei der dielektrischen Trennung werden Siliciumregionen gebildet, die voneinander durch SiO₂ getrennt sind, das in einem Siliciumsubstrat selektiv gebildet ist. In jeder Siliciumregion wird eine elektrische Schaltung hergestellt, und die elektrischen Schaltungen arbeiten mit einem vom Basispotential der anderen Siliciumregionen jeweils unterschiedlichen Basispotential. So wird bei der dielektrischen Trennung eine hohe Durchbruchspannung erzielt. Grabentrennstrukturen, bei denen ein mit einem Dielelektrikum gefüllter Graben von der Wafer-Oberfläche her in den Wafer eingearbeitet ist und hierdurch die gewünschte Trennung bewirkt, sind beispielsweise bekannt aus der EP 0 849 801 A2 (insbesondere 4K) oder, wenn der Graben bis in den Bereich des Substrats unterhalb der dotierten Halbleiterregionen reicht, aus der US 4 862 240 A (insbesondere 2 und 3). Vergleichbare Strukturen sind auch aus den Druckschriften EP 0 917 201 A2 (insbesondere 1B, 2, 3) und US 5 801423 A (insbesondere deren Ansprüche 9, 13 und 15) bekannt.

Die Publikation H9-55498 einer japanischen ungeprüften Patentanmeldung beschreibt ein Verfahren für eine Übergangsschicht-Trennung, bei der unter Verwendung des üblichen Siliciumswafers nur eine planare Übergangsschicht die Trennung bewirkt, ohne Verwendung des bei der Übergangsschicht-Trennung üblicherweise verwendeten Epitaxial-Wafers. Diese Trennstruktur kann als eine Art Selbsttrennstruktur angesehen werden.

Die Publikation 2000-58673 einer japanischen ungeprüften Patenanmeldung beschreibt eine Struktur, die die Übergangsschicht-Trennung und eine Graben-Trennung kombiniert. Es wird auch eine Graben-Trennstruktur beschrieben, bei der eine Isolierschicht entlang der Grabenoberfläche gebildet wird.

Bei der Übergangsschicht-Trennstruktur benötigt man eine Erniedrigung der Konzentration des elektrischen Felds am an der Substratoberfläche auf tretenden pn-Übergang. Ein gewöhnlich angewendetes Verfahren für die Felderniedrigung ergibt sich durch die RESURF-Struktur (Reduced Surface Electric Field, reduziertes elektrisches Feld an der Oberfläche).

Wenn zwischen die voneinander getrennten Bereiche, nämlich die n-leitende Region und das p-leitende Substrat, eine Vorspannung in Sperrrichtung angelegt wird, entwickelt der parallele ebene Übergang, der dem Unterteil des planaren Übergangs entspricht, eine Verarmungsschicht parallel zur Substratoberfläche. Der Endteil der n-leitenden Region vergrößert jedoch kaum die Verarmungsschicht und neigt dazu, das elektrische Feld zu konzentrieren. Die RESURF-Struktur setzt die Verunreinigungskonzentration im Endteil der n-leitenden Region auf einen niedrigen Wert, um so die Vergrößerung der Verarmungsschicht in diesem Teil zu erleichtern.

Für die begrenzende Struktur wird auch ein anderer Aufbau verwendet, der als doppelte RESURF-Struktur bezeichnet wird. Ein Merkmal der doppelten RESURF-Struktur im Vergleich zur einfachen RESURF-Struktur ist die Hinzufügung einer niederkonzentrierten p^–-leitenden Region an der Oberfläche des Endteils der n-leitenden Region. Wird bei der doppelten RESURF-Struktur eine Spannung in Sperrrichtung zwischen die voneinander getrennten Bereiche, nämlich die n-leitende Region und das p^–-leitende Substrat, angelegt, so erstrecken sich Verarmungsschichten sowohl von der p^–-leitenden Region am Oberflächenbereich als auch vom p^–-leitenden Substrat in den Endteil der n-leitenden Region.

Die aus der genannten Publikation JP 2000-58673 bekannte kombinierte Struktur einer Übergangsschicht-Trennung und einer Grabentrennung kann nicht auf einen Hochspannungs-IC angewandt werden, bei dem eine Trennung zwischen einem Hochspannungsteil und einem Niederspannungsteil in einem einzigen Chip bei einer Potentialdifferenz der Klasse von 600 bis 1200 V benötigt wird.

Für die Grabentrennstruktur ist nur eine solche Art beschrieben worden, bei der eine dielektrische Schicht entlang der Grabenwand gebildet ist. Nirgends beschrieben wurde jedoch eine Art der Grabentrennstruktur in einem Halbleiterbauteil, bei der der leitfähige Film an der Grabenwand oder das im Graben begrabene Polysilicium in der Nähe des Grabens Kontakt zum p-leitenden Substrat hat.

Die Erfindung zielt auf die Lösung der angedeuteten Probleme des Stands der Technik bei integrierten Schaltkreisen und soll ein Halbleiterbauteil schaffen, das als Hochspannungstreiber anwendbar ist und kaum unter einer Fehlfunktion oder einer Zerstörung des Bauteils leidet.

Die Erfindung schafft zwei Ausführungen von Strukturen integrierter Schaltkreise: eine Struktur eines integrierten Schaltkreises, die eine Selbsttrennstruktur und eine Grabentrennstruktur kombiniert, also eine elektrische Isolation unter Verwendung von Grabenstrukturen; und eine Struktur eines integrierten Schaltkreises, die eine Übergangsschicht-Trennstruktur und eine Grabentrennstruktur kombiniert.

Die Erfindung ist in den Ansprüchen gekennzeichnet.

Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele im Vergleich zum Stand der Technik unter Bezugnahme auf die Zeichnung. Es zeigen:

1 in Draufsicht eine beispielsweise Struktur eines integrierten Schaltkreises eines Hochspannungstreibers gemäß der ersten Ausführungsform der Erfindung;

2 einen Querschnitt in einer Ebene A-A' in 1 durch den Schaltkreis von 1;

3 einen Querschnitt in einer Ebene D-D' in 1 unter Darstellung einer Variation des integrierten Schaltkreises gemäß der ersten Ausführungsform;

4 bis 6 Querschnitte durch beispielhafte Strukturen integrierter Schaltkreise von Hochspannungstreibern gemäß einer zweiten, dritten bzw. vierten Ausführungsform der Erfindung;

7 in Draufsicht ein Beispiel für die Struktur eines integrierten Schaltkreises eines Hochspannungstreibers nach einem Stand der Technik;

8 einen Querschnitt in einer Ebene B-B' in 7 unter Darstellung der Struktur des Hochspannungstreibers von 7;

9 einen Querschnitt in einer Ebene C-C' in 7 unter Darstellung der Struktur des Hochspannungstreibers von 7;

10 einen Querschnitt in einer Ebene B-B' in 7 unter Darstellung der Struktur des integrierten Schaltkreises des Hochspannungstreibers mit einem Beispiel eines eingezeichneten Sperrstroms;

11 einen Querschnitt in einer Ebene C-C' in 7 unter Darstellung der Struktur des integrierten Schaltkreises des Hochspannungstreibers mit einem Beispiel eines eingezeichneten Sperrstroms;

12 einen Querschnitt an einer Stelle entsprechend der Ebene B-B' in 7 unter Darstellung der Struktur des Hochspannungstreibers, mit einer Einrichtung zur Vermeidung des Sperrstroms.

Zur Veranschaulichung der Charakteristika der Erfindung werden zunächst Beispiele aus dem Stand der Technik beschrieben, und zwar die spezifische Konstruktion und der Betrieb eines integrierten Schaltkreises mit doppelter RESURF-Struktur. 7 zeigt in Draufsicht ein Beispiel eines solchen integrierten Schaltkreises eines Dreiphasen-Hochspannungstreibers nach dem Stand der Technik. Es handelt sich um eine vertikale Halbleiterstruktur, mit einer geerdeten rückseitigen Elektrode und einem sich daran anschließenden p^–-Substrat 910, in dem im an die Elektrode angrenzenden Bereich eine p⁺-Region 801 ausgebildet ist.

Wie gesagt, hat der Hochspannungstreiber von 7 eine doppelte RESURF-Struktur. Ein Hochspannungs-IC-Chip 90 enthält drei Regionen 901 zum Bilden von Schaltungen schwebenden Potentials für die Phasen U, V und W des oberen Zweigs und eine Region 902 zum Bilden einer Schaltung auf der Basis von Erd- oder Massepotential.

Jede der Regionen 901 für die Schaltungen mit schwebendem Potential ist umgeben von einer Hochspannungsübergangs-Begrenzungsstruktur 903 bzw. 905. 8 stellt im Querschnitt den Aufbau in der Ebene B-B' und 9 in der Ebene C-C' des integrierten Schaltkreises von 7 dar. Die Darstellungen von 8 und 9 zeigen die Region 901 zum Bilden der Schaltung auf der Grundlage schwebenden Potentials in einer n-leitenden Region 92 für die Phase U bzw. einer n-leitenden Region 703 für die Phase V im Oberflächenbereich eines p-leitenden Substrats 910, und die Region 902 zum Bilden einer Schaltung auf der Grundlage von Erd- oder Massepotential, die in einer n-leitenden Region 702 gebildet ist.

Jede der n-leitenden Regionen 92 und 702 und 703 enthält verschiedene Halbleiterbauelemente, die zusammen eine Steuerschaltung bilden. Als Beispiele solcher Halbleiterbauelemente zeigen die 8 und 9 einen P-MOS-Transistor (p-Kanal-MOS-Transistor) und einen N-MOS-Transistor (n-Kanal-MOS-Transistor) in jeder der n-leitenden Regionen.

Das Symbol Vcc an der n-Region 702 bezeichnet eine Verdrahtung zu einer Stromquelle des unteren Zweigs, die in der Fig. nicht dargestellt ist. Die Spannung des Anschlusses Vcc relativ zum Erdpotential GND liegt üblicherweise im Bereich von beispielsweise 10 bis 20 V.

Die Hochspannungs-Übergangsschicht-Begrenzungsstruktur 903 ist um die n-Region 92 und in einer an die Region 92 angrenzenden n-Region 98 gebildet. Die n-Region 98 kann im Prozeß der Bildung der n-Region 92 gleichzeitig mit hergestellt werden. An die n-Region 703 für die Phase V schließt sich die Hochspannung-Übergangsschicht-Begrenzungsstruktur 905 an. Metallelektroden 97 dienen dem Anlegen jeweiliger Spannungen bzw. des Erdpotentials GND.

Das Symbol V_UL an der Region 92 bezeichnet das Basispotential der auf schwebendem Potential basierenden Schaltung und das Symbol V_UH bezeichnet das Stromspeisungspotential dieser Schaltung. Die Spannung der Stromversorgung des oberen Zweigs ist gegeben durch V_UH – V_UL, also durch die Potentialdifferenz zwischen dem Potential V_UH und dem Potential V_UL. Die Spannung V_UH – V_UL wird auf einen Wert von beispielsweise zwischen 10 und 20 V gesetzt.

Der Anschluß am Basispotential V_UL stellt eine Verbindung zum Mittelpunkt von zwei IGBTs im oberen und im unteren Zweig her, die von der Hochspannungstreiberschaltung getrieben werden. Genauer dargestellt, ist der Mittelpunkt derjenige Punkt, an dem der Emitter des IGBT des oberen Zweigs und der Kollektor des IGBT des unteren Zweigs miteinander verbunden sind. Das Basispotential V_UL ändert sich sehr schnell beim Schaltvorgang des IGBT zwischen 0 V und 600 V für einen IC einer Spannungsfestigkeit der 600 V Klasse oder zwischen 0 V und 1200 V für einen IC der Spannungsfestigkeit der 1200 V Klasse. Die Änderungsgeschwindigkeit dV/dt des Potentials V_UL steigt in manchen Fällen bis zu 10 bis 20 kV/μs an.

7 zeigt einen Dreiphasentreiber-IC, der auf dem p-Substrat 910 außer der n-Region 92 für die U-Phase noch zwei weitere n-Regionen mit Schaltungen auf der Basis von schwebendem Potential für die V Phase und die W Phase aufweist. Auch in diesen n-Regionen für die V Phase und die W Phase ändern sich die Basispotentiale V_VL und V_WL beim Schaltvorgang der IGBTs sehr schnell, ebenso wie das Potential V_UL in der n-Region 92 für die U-Phase.

Bei diesem Stand der Technik ergeben sich folgende durch die Erfindung gelöste Probleme. Bei jedem im beschriebenen integrierten Schaltkreis nach dem Stand der Technik gebildeten pn-Übergang existiert eine Übergangsschichtkapazität, was das Vorhandensein einer Art von Kondensator impliziert.

Wird an diesen Kondensator eine Spannung mit sich sehr schnell änderndem Verlauf dV/dt angelegt, so fließt an der gesamten Fläche des pn-Übergangs ein Ladestrom oder ein Verschiebungsstrom C·dV/dt, wobei C die Kapazität des Kondensators ist. Der Ladestrom treibt in den 8 gezeigte parasitäre Transistoren 911 und 912, wie später beschrieben wird. Dies kann eine Fehlfunktion der Schaltung und eine Zerstörung des Bauteils zur Folge haben, was ein Problem der integrierten Schaltkreise nach dem Stand der Technik darstellt.

10 zeigt im Querschnitt entsprechend 8 den integrierten Schalt kreis, wobei ein Beispiel eines Sperrstroms (latch-up) hinzugefügt ist. 11 zeigt das gleiche in einem Querschnitt entsprechend 9. Die Sperrströme sind jeweils durch eine dicke Linie dargestellt.

Bei der bekannten Selbsttrennstruktur kann in einem parasitären Thyristor, der aus der p-Region 93, der n-Region 92, dem p^–-Substrat 910 und der n-Region 702 besteht, ein unerwünschter Sperrstrom fließen. 12 zeigt im Querschnitt einen Teil entsprechend der Ebene B-B' in 7 eines integrierten Schaltkreises nach dem Stand der Technik, bei dem Maßnahmen zur Vermeidung des Sperrstroms getroffen sind.

Beim bekannten integrierten Schaltkreis nach 12 ist mit Hilfe von Ionenimplantation, der eine thermische Diffusion folgt, ein tiefer Schutzring gebildet, der die Diffusionsregionen umgibt, die ein Schaltungselement bilden. Da das Herstellen des tiefen Schutzrings eine seitliche Erweiterung der Diffusionsfläche des Schutzrings mit sich bringt, muß der Abstand zwischen den Diffusionsregionen in den benachbarten Schaltungselementen vergrößert werden. Diese Situation hat eine hohe Chipgröße zur Folge. Diese bekannte Trenneinrichtung ist also ungünstig.

Die dielektrische Trennstruktur bewirkt zwar die oben beschriebene parasitäre Aktion nicht, da in der Struktur kein parasitärer Thyristor und kein parasitärer Transistor existieren. Die Struktur hat jedoch als Nachteil hohe Kosten der Waferherstellung.

Die Übergangsschicht-Trennstruktur ermöglicht die Justierung der Verunreinigungskonzentration und der Tiefe der Trennregion in leichterer Weise als die Selbsttrennstruktur durch Anwendung des epitaxialen Wafers. Entsprechend kann eine Konstruktion hergestellt werden, die die parasitäre Aktion vermeidet. Jedoch sind die Herstellungskosten für den epitaxialen Wafer höher als die Herstellungskosten für den nicht-epitaxialen Wafer bei der Selbsttrennstruktur.

1 zeigt in Draufsicht ein Beispiel eines integrierten Schaltkreises (IC) eines Hochspannungstreibers gemäß einer ersten Ausführungsform der Erfindung.
Auf einem Chip 10 eines Hochspannungs-ICs sind Regionen 21 zum Bilden von Schaltungen mit schwebendem Potential für obere Zweige von drei Phasen, nämlich U-, V- und W-Phasen, sowie eine Region 22 zum Bilden einer Schaltung auf Erd- oder Massepotentialbasis gebildet. Jede Region 21 zum Bilden der Schaltung mit schwebendem Potential ist umgeben von einer Hochspannungs-Übergangsschicht-Begrenzungsstruktur 23.
Für die Hochspannungs-Übergangsschicht-Begrenzungsstruktur 23 des Hochspannungstreibers von 2 kann eine doppelte RESURF-Struktur angewandt werden. 2 zeigt einen Querschnitt entlang einer Linie A-A' in 1 durch den IC gemäß dieser ersten Ausführungsform. Der Chip des ICs umfaßt ein p^–-Substrat, an dessen Unterseite eine p⁺-Region gebildet ist, an die sich eine rückseitige, geerdete Elektrode 302 ganzflächig anschließt.
In der in 2 dargestellten integrierten Schaltung ist in einem Oberflächenbereich des p^–-Substrats 1 eine n-Region 2 für die U-Phase gebildet, und in dieser ist die jeweilige Region 21 zum Bilden einer Schaltung auf der Basis von schwebendem Potential gebildet. In der n-Region 2 ist eine p-Region 3 zur Bildung eines N-MOS-Transistors ausgebildet. Die Region 22 ist in einer n-Region 202 gebildet.
Im Umfangsbereich der n-Region 2 ist die Hochspannungs-Übergangsschicht-Begrenzungsstruktur 23 gebildet, die aus einer n-Region 8 besteht, welche die n-Region 2 kontaktiert. 2 zeigt als Beispiele von Halbleiter-Elementarschaltungen, die eine Steuerschaltung bilden, in jeder der n-Regionen 2 und 202 einen P-MOS-Transistor und einen N-MOS-Transistor. Der N-MOS-Transistor ist in der in der n-Region 2 gebildeten p-Region 3 gebildet. Der erfindungsgemäße integrierte Schaltkreis kann jedoch eine beliebige Zahl von N-MOS- und P-MOS-Transistoren in jeder der Regionen 2 und 202 enthalten.
Die P-MOS-Transistoren und die N-MOS-Transistoren weisen jeweils eine Abflußelektrode D, eine Steuerelektrode G und eine Quellenelektrode S auf, wobei die jeweilige Steuerelektrode G auf der Oberfläche einer entsprechenden Region über einem Isolierfilm aufgebracht ist.
In 2 ist der Leitfähigkeitstyp der einzelnen Regionen innerhalb der n- Region 202 nicht angegeben, er ist jedoch jeweils gleich dem des entsprechenden Teils in der n-Region 2. Um die Hochspannungs-Übergangsschicht-Begrenzungsstruktur, die an die Region 21 zum Bilden der Schaltung auf der Basis schwebenden Potentials gebildet ist, herum und um die Region 22 zum Bilden der Schaltung auf Erdpotentialbasis herum ist in der erfindungsgemäßen integrierten Schaltung, wie in 1 gezeigt, eine Grabenstruktur 7 gezogen. Die Grabenstruktur nach der ersten Ausführungsform wird folgendermaßen gebildet. Es wird ein Graben hergestellt, der die Hochspannungs-Übergangsschicht-Begrenzungsstruktur 23 und die Region 22 für die Erdpotential-Schaltung umgibt. An der Seitenwand des Grabens wird eine Grabenwand-p⁺-Region 51 gebildet, nämlich eine p⁺-Region hoher Konzentration. Dann wird durch CVD oder durch Aufsprühen eines Materials, das ein Metall wie Aluminium enthält, eine Elektrode 16 gebildet, die in Kontakt zur Grabenwand-p⁺-Region 51 steht. Da die Grabenwand-p⁺-Region 51 elektrischen Kontakt zum p-Substrat 1 hat, liegt sie auf dem gleichen elektrischen Potential wie dieses.
Das Potential der Grabenwand-p⁺-Region 51 wird also auf einem niedrigeren Wert gehalten als das Potential der n-Region 202. Die n-Region 202 ist über einen Anschluß Vcc an eine in der Fig. nicht dargestellte Stromversorgung für einen unteren Zweig angeschlossen. Das elektrische Potential am Anschluß Vcc kann relativ zum Erdpotential im Bereich von beispielsweise + 10 bis 20 V festgesetzt sein.
Die Region 51 führt zu folgendem Effekt. Der Aufbau von 2 enthält einen parasitären Thyristor mit einer pnpn-Struktur, bestehend aus der p-Region 3, der n-Region 2, dem p^–-Substrat 1 und der n-Region 202. Erfolgt in der p-Region 3 eine sehr schnelle Spannungsänderung, so fließt ein Verschiebungsstrom C·(dV/dt), der proportional der Übergangsschichtkapazität C ist, durch die Übergangsschicht der n-Region 2 und des p^–-Substrats 1. Ein dem Verschiebungsstrom entsprechender Ladestrom fließt im p^–-Substrat 1, der in diesem Substrat einen Teilbereich erzeugt, in dem das elektrische Potential höher ist als das Erdpotential GND. Ein hohes dV/dt erhöht den Ladestrom, was seinerseits das Potential des p^–-Substrats 1 erhöht. Erreicht das Potential des p^–-Substrats die Höhe, bei der das Substrat in Bezug zur n-Region 202 in Durchlaßrichtung vorgespannt ist, so beginnt der Steuerelektrodenstrom des parasitären Thyristors zu fließen. Wenn der Steuerelektrodenstrom eine bestimmte Höhe erreicht, wird der parasitäre Thyristor leitend und der Sperrstromeffekt tritt auf, selbst wenn die Potentialdifferenz zwischen der p-Region 3, die einer Anode entspricht, und der n-Region 202, die einer Kathode entspricht, niedriger ist als die Durchbruchspannung des parasitären Thyristors. Der Sperrstrom kann das Fließen eines Überstroms bewirken, der zu einer Zerstörung des Halbleiterbauteils führt. Beim in 2 gezeigten Aufbau spielt jedoch die an der Grabenwand-p⁺-Region 51 gebildete Elektrode 16 die Rolle einer Steuerelektrode. Durch Erden der Elektrode 16 und Festlegen ihres Potentials auf Erdpotential erhöht sich der Teil des Ladestroms, der in den Graben fließt, und der Strom, der in dem p^–-Substrat um die n-Region 202 fließt, wird niedriger. Dies unterdrückt eine Potentialerhöhung am p^–-Substrat um die n-Region 202 und verhindert die Entstehung der Vorspannung in Durchlaßrichtung zwischen dem p^–-Substrat 1 und der n-Region 202, wodurch ein Steuerelektrodenstrom des parasitären Thyristors vermieden wird. Ein Sperrstrom eines parasitären Thyristors kann bei dieser Struktur also kaum auftreten.
Bei der Schaltung auf Schwebepotentialbasis ist das Basispotential an der Region 2 mit V_UL bezeichnet und ist das Stromversorgungspotential mit V_UH bezeichnet. Die Spannung der Stromversorgung des oberen Zweigs ist gegeben durch die Differenz der Potential V_UH und V_UL, also V_UH – V_UL, und die üblicherweise hierfür verwendete Spannung liegt beispielsweise im Bereich von + 10 bis 20 V
Ein Anschluß am Basispotential V_UL kann verbunden sein mit dem Mittelpunkt von zwei IGBTs im oberen und im unteren Zweig, die von dieser Hochspannungstreiberschaltung getrieben werden. Der Mittelpunkt ist hierbei der Punkt, an dem der Emitter des IGBTs des oberen Zweigs mit dem Kollektor des IGBTs des unteren Zweigs verbunden ist.
1 zeigt den gesamten Dreiphasentreiber-IC, bei dem das p^–-Substrat 1 noch zwei weitere n-Regionen für die Phasen V und W enthält, von denen jede eine Schaltung auf der Basis von schwebendem Potential enthält, und außerdem die n-Region 2 für die Phase U enthält, wie sie oben unter Bezugnahme auf 2 beschrieben wurde.
Die Hochspannungs-Übergangsschicht-Begrenzungsstruktur 23 umfaßt die an die n-Region 2 angrenzende n-Region 8 und eine daran anschließende Region von p^–- und p-leitenden Teilen, die im Oberflächenbereich dieser n-Region 8 gebildet sind. Die n-Region 8 kann bei der Herstellung gleichzeitig mit der n-Region 2 gebildet werden.
Die Begrenzungsstruktur 23 enthält zwei pn-Übergänge: Einen ersten pn-Übergang zwischen dem p^–-Substrat 1 und der n-Region 8, und einen zweiten pn-Übergang zwischen der n-Region 8 und der sich anschließenden Region von p^–- und p-leitenden Teilen. Zu beiden Seiten des ersten pn-Übergangs und des zweiten pn-Übergangs erstrecken sich erste bzw. zweite Verarmungsschichten. Die Region der p^–- und den p-leitenden Teile ist zweckmäßigerweise so ausgebildet, daß die beiden Verarmungsschichten in der n-Region 8 sich verbinden und daß weiterhin die zweite Verarmungsschicht sich bis zur Oberfläche der sich anschließenden Region erstreckt, wenn die beiden pn-Übergänge in Sperrichtung vorbelastet werden. Der Aufbau der Hochspannungs-Übergangsschicht-Begrenzungsstruktur 23 kann auf verschiedene Weise modifiziert werden.
Eine mögliche Variation der Begrenzungsstruktur 23 ist in 3 dargestellt, die eine Querschnittsansicht in einer Ebene D-D' in 1 zeigt. Sie verwendet einen Hochspannungs-MIS-Transistor (metal insulator semiconductor, Metall-Isolator-Halbleiter) mit einer dritten Abflußelektrode in einer Seite der sich anschließenden Region mit den p^–- und p Teilen, einer dritten Quellenelektrode und einer dritten Steuerelektrode in der anderen Seite der sich anschließenden Region. Beim Aufbau von 3 ist eine n-leitende Region hoher Konzentration, die die dritte Abflußregion darstellt, vorhanden, die durch eine p^–-Region 9 in der n-Region 8 umgeben wird. Außerhalb der p^–-Region auf der Grabenseite befinden sich die dritte Steuerelektrode, die Quellenregion und die dritte Quellenelektrode.
Im folgenden wird ein möglicher Aufbau des integrierten Schaltkreises nach der ersten Ausführungsform näher beschrieben. Eine dritte Verarmungsschicht erstreckt sich vom dritten pn-Übergang, der zwischen dem p^–-Substrat 1 und der n-Region 2 gebildet wird, in die n-Region 2, wenn eine Vorspannung in Sperrichtung an den dritten pn-Übergang angelegt wird. Die Dicke und die Verunreinigungskonzentration der n-Region 2 sind vorzugsweise so gewählt, daß der vordere Rand der dritten Verarmungsschicht die p-Region 3 nicht erreicht, wenn an den dritten pn-Übergang die Vorspannung in Sperrichtung angelegt wird.
Es wurde oben eine Vorgehensweise zum Halten des elektrischen Potentials der Grabenwand-p⁺-Region 51 auf einem niedrigeren Wert als dem Potential der n-Region 202 beschrieben. Es sei mit Vbi ein eingebautes Potential zwischen dem p^–-Substrat und der n-Region 202 bezeichnet und mit V1 das Potential im p^–-Substrat 1 an der Vorderseite der vierten Verarmungsschicht, die sich vom Zwischen dem p^–-Substrat 1 und der n-Region 202 gebildeten pn-Übergang erstreckt, bezeichnet. Am vierten pn-Übergang liegt als Vorspannung die Spannung Vcc an. Die Grabenstruktur ist dann vorzugsweise so ausgebildet, daß durch die gesamten Betriebsbedingungen die Ungleichung gilt: V1 < Vcc + Vbi.
Die Grabenstruktur umgibt in vorteilhafter Weise die n-Region 2. Außerdem umgibt sie in vorteilhafter Weise die n-Region 202 (1).
Eine zweite Ausführungsform der Erfindung veranschaulicht einen zweiten Aspekt. 4 zeigt im Querschnitt ein Beispiel für den integrierten Schaltkreis eines Hochspannungstreibers nach der zweiten Ausführungsform der Erfindung.
Die zweite Ausführungsform unterscheidet sich von der ersten Ausführungsform nur in der Struktur des Grabens. Die anderen Strukturen und die Herstellungsverfahren sind die gleichen wie beim integrierten Schaltkreis nach der ersten Ausführungsform.
Auch die Grabenstruktur 7 der zweiten Ausführungsform umgibt die Region 22 zum Bilden der Schaltung auf Erdpotentialbasis und umgibt die Hochspannungs-Übergangsschicht-Begrenzungsstruktur 23, die zur Bildung der Schaltung auf Schwebepotentialbasis an die Region 21 angrenzt, entsprechend der Darstellung von 1. Die Grabenstruktur 7 der zweiten Ausführungsform wird hergestellt, indem man zuerst an der angegeben Stelle den Graben gräbt, ihn dann mit Hilfe von CVD mit p⁺-dotiertem Polysilicium füllt, um eine vergrabene p⁺-Region 41 zu bilden, und dann eine Metallelektrode 17 bildet, die Kontakt zur vergrabenen p⁺-Region 41 hat. Durch Verbinden der Elektrode 17 mit Erde GND wird das elektrische Potential der vergrabenen p⁺-Region 41 gleich dem Erdpotential gemacht, das wiederum das Potential des p^–-Substrats 1 ist. Bei der ersten Ausführungsform wurde die Metallelektrode im Graben gebildet; die Grabenweite betrug etwa 5 μm und die Tiefe des Grabens betrug etwa 5 μm oder mehr. Bei der zweiten Ausführungsform ist der Graben nur mit dem Polysilicium gefüllt und die Grabenweite beträgt etwa 2 μm, was genug ist und die weitere Miniaturisierung des Halbleiterbauteils erleichtert.
Das elektrische Potential der vergrabenen p⁺-Region 41 im Graben wird auf Erdpotential gehalten, das niedriger ist als das Potential der n-Region 202. Weiterhin kann im Oberflächenbereich des p^–-Substrats 1 angrenzend an das Polysilicium im Graben eine Region mit hochkonzentrierter p-Dotierung gebildet werden.
Ein dritter Aspekt der Erfindung wird anhand einer dritten Ausführungsform beschrieben. 5 zeigt im Querschnitt ein Beispiel eines integrierten Schaltkreises eines Hochspannungstreibers gemäß der dritten Ausführungsform.
Beim Aufbau der integrierten Schaltung nach der dritten Ausführungsform ist die Grabenstruktur 7 der ersten Ausführungsform, die in den 1 und 2 gezeigt ist, in eine Sperrschichttrennstruktur inkorporiert. Die n-Regionen 8 und 202 werden gebildet, indem man eine einzelne epitaxial gewachsene Schicht teilt, und die beiden Regionen grenzen an die Grabenstruktur 7 an. Diese ist die gleiche wie die von 2. In der n-Region 8 sind zwischen dem Graben und der eine Verbindung zum Erdpotential herstellenden Elektrode 17 eine p^–-Region 9b und zwischen dieser Elektrode 17 und der Region 21 eine p^–-Region 9a gebildet. Die Region 9b erleichtert die Verarmung des Teils der n-Region 8 unter der p^–-Region 9b. Da die Seite der p^–-Region 9a auf ein höheres elektrisches Potential kommt, wird die p^–-Region 9a vorzugsweise breiter ausgebildet als die p^–-Region 9b.
Ein vierter Aspekt der Erfindung wird anhand einer vierten Ausführungsform beschrieben. 6 zeigt im Querschnitt ein Beispiel für den integrierten Schaltkreis eines Hochspannungstreibers nach der vierten Ausführungsform der Erfindung.
Beim Aufbau der integrierten Schaltung nach der vierten Ausführungsform ist die Grabenstruktur 7 der zweiten Ausführungsform, die in 4 gezeigt ist, in eine Sperrschichttrennstruktur inkorporiert. Der Graben enthält eine vergrabene p⁺-Region 17. Die n-Regionen 8 und 202 werden gebildet, indem man eine einzelne epitaxial gewachsene Schicht teilt, und die beiden Regionen grenzen an die Grabenstruktur 7 an.
Die Leitfähigkeitstypen, also die n-Leitung und die p-Leitung der Regionen, können bei jeder der beschriebenen Ausführungsformen gleichzeitig umgekehrt werden.
Wie beschrieben, verhindern die Grabenstrukturen zwischen Regionen verschiedenen elektrischen Potentials die ungünstige Erscheinung, die bei bekannten Hochspannungstreiber-ICs beobachtet wird, daß ein im IC sich bildender parasitärer Transistor oder Thyristor eine parasitäre Aktion bewirkt, nämlich eine bipolare Aktion oder eine Sperraktion, und zwar aufgrund einer sehr schnellen Spannungsänderung, die mit einem Schaltvorgang eines Hochleistungs-Halbleiterbauteils wie eines IGBT einhergeht. Man erhält durch die Erfindung einen Hochspannungstreiber-IC, der kaum zu einer Fehlfunktion oder zu einer Zerstörung des Bauteils führt.

Claims

Halbleiterbauteil, mit: einem Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps (p); einer Halbleiterregion (2, 202) eines zweiten Leitfähigkeitstyps (n) im Substrat (1); einer Grabenstruktur (7), die von einer Oberflächenseite der Halbleiterregion (2, 202) aus in das Substrat (1) gerichtet ist und die Halbleiterregion in eine erste Region (2) und eine zweite Region (202) unterteilt; einem MOS-Transistor (P-MOS) des ersten Leitfähigkeitstyps, enthaltend eine Abflußregion des ersten Leitfähigkeitstyps und eine Quellenregion des ersten Leitfähigkeitstyps, die in wenigstens einer der ersten oder zweiten Region (2, 202) gebildet sind; und einem MOS-Transistor (N-MOS) des zweiten Leitfähigkeitstyps, enthaltend eine erste Abflußregion des zweiten Leitfähigkeitstyps und eine Quellenregion des zweiten Leitfähigkeitstyps, wobei die Abflußregion und die Quellenregion in einer Region (3) des ersten Leitfähigkeitstyps gebildet sind, die in wenigstens einer der ersten oder zweiten Region (2, 202) gebildet ist, dadurch gekennzeichnet, daß die Grabenstruktur (7) einen elektrischen Leiter (16, 51; 41) enthält, der elektrischen Kontakt zum Substrat (1) hat und elektrisch mit dem niedersten elektrischen Potential im Halbleiterbauteil verbunden ist.
Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß ein elektrisches Basispotential der ersten Region (2) unterschiedlich ist von einem Basispotential der zweiten Region (202).
Halbleiterbauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß es eine Hochspannungs-Übergangsschicht-Begrenzungsstruktur (23) anschließend an eine der beiden Regionen: erste und zweite Region (2, 202), enthält, wobei ein elektrisches Basispotential der einen Region ein schwebendes Potential ist und die Begrenzungsstruktur die Grabenstruktur (7) kontaktiert.
Halbleiterbauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der elektrische Leiter (41) hochdotiertes Polysilicium des ersten Leitfähigkeitstyps ist.
Halbleiterbauteil mit: einem Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps (p); einer ersten Halbleiterregion (2) eines zweiten Leitfähigkeitstyps (n), die in einem Oberflächenbereich des Substrats (1) gebildet ist; einer zweiten Halbleiterregion (202) des zweiten Leitfähigkeitstyps (n), die in einem anderen Oberflächenbereich des Substrats (1) gebildet ist; einer im Substrat (1) zwischen der ersten Halbleiterregion (2) und der zweiten Halbleiterregion (202) bis zu einer Tiefe, die die Tiefe der ersten Halbleiterregion und der zweiten Halbleiterregion übertrifft, gebildeten Grabenstruktur (7); einem MOS-Transistor (P-MOS) des ersten Leitfähigkeitstyps, enthaltend eine Abflußregion des ersten Leitfähigkeitstyps und eine Quellenregion des ersten Leitfähigkeitstyps, die in wenigstens einer der ersten oder zweiten Region (2, 202) gebildet sind; und einem MOS-Transistor (N-MOS) des zweiten Leitfähigkeitstyps, enthaltend eine erste Abflußregion des zweiten Leitfähigkeitstyps und eine Quellenregion des zweiten Leitfähigkeitstyps, wobei die Abflußregion und die Quellenregion in einer Region (3) des ersten Leitfähigkeitstyps gebildet sind, die in wenigstens einer der ersten oder zweiten Region (2, 202) gebildet ist, dadurch gekennzeichnet, daß die Grabenstruktur (7) einen elektrischen Leiter (16, 51; 71) enthält, der elektrischen Kontakt zum Substrat (1) hat und elektrisch mit dem niedersten elektrischen Potential im Halbleiterbauteil verbunden ist.
Halbleiterbauteil nach Anspruch 5, dadurch gekennzeichnet, daß ein elektrisches Basispotential der ersten Halbleiterregion (2) unterschiedlich ist von einem Basispotential der zweiten Halbleiterregion (202).
Halbleiterbauteil nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß es eine Hochspannungs-Übergangsschicht-Begrenzungsstruktur (23) umfaßt, die die erste Halbleiterregion (2) oder die zweite Halbleiterregion (202) umgibt und an sie angrenzt, wobei ein elektrisches Basispotential dieser Region ein schwebendes Potential ist und die Begrenzungsstruktur in einem Abstand von der Grabenstruktur (7) angeordnet ist.
Halbleiterbauteil nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß der elektrische Leiter (71) hochdotiertes Polysilicium des ersten Leitfähigkeitstyps ist.