JP4443092B2 - 半導体装置および製造方法 - Google Patents
半導体装置および製造方法 Download PDFInfo
- Publication number
- JP4443092B2 JP4443092B2 JP2002084016A JP2002084016A JP4443092B2 JP 4443092 B2 JP4443092 B2 JP 4443092B2 JP 2002084016 A JP2002084016 A JP 2002084016A JP 2002084016 A JP2002084016 A JP 2002084016A JP 4443092 B2 JP4443092 B2 JP 4443092B2
- Authority
- JP
- Japan
- Prior art keywords
- mark
- dicing
- protective film
- chip
- polyimide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
Description
【発明の属する技術分野】
本発明は、半導体ウエハのＩＣチップを分離するダイシング工程の製造方法に関する。
【０００２】
【従来の技術】
半導体ウエハに複数形成されたＩＣチップを分離するダイシング工程では、スクライブライン部分を切断して行う。但し、前記スクライブラインの中には、フォトリソ工程に必要なアライメントマーク、線幅、合わせずれ、エッチング状態などを測定する工程モニターマークなど、ウエハ表面に回路を形成する製造工程で必要な様々なマークが、設置されている。複数のマークが設置されている、すなわち単一の層で形成されていない、スクライブラインにて（ダイシング）ブレードを当てて、切断する。そして、それぞれのＩＣチップに分離している。これは、いわゆる研削加工により行われるものである。
【０００３】
【発明が解決しようとする課題】
このように、従来の半導体装置のＩＣチップを分離するダイシング工程では、複数のＩＣは、複数マークが設置されているスクライブラインにてブレードを使って研削／切断される。すなはちマークも同時に切断される事になる。そして複数のＩＣを分離するウエハ切断後、それぞれのマークの大半部分は研削／切断によって削除される。また、研削されないスクラブラインには、マークの一部が残ることになる。そして、ダイシング後はマークの下地とマーク残留部分の密着面積が小さくなるため、密着力が低下した状態になる。そのためダイシング時にかかる外部応力、例えば切削水の圧力などによって密着力が低下したマークが剥がれたり、捲れあがったりしてしまい、その後の実装工程で不良を引き起こす問題があった。また実装工程で問題がでなくとも、ＩＣチップ表面に異物があるため信頼性上の弊害をもたらすことがあつた。
【０００４】
【課題を解決するための手段】
本発明は上記課題を解決するため、マークを形成する各層膜とＩＣ側のマークで使用している同一層膜を分離しないパターン構造を用いたマークを設置する。
【０００５】
更に、ＩＣを分離するダイシング工程において、ダイシング後のスクライブラインに設置しているマーク幅の残りが１０μｍ以上残る様に、ダイシングブレードの幅を選択してダイシングを行う。
【０００６】
以上のようにダイシング後にマークの設置面積を確保することにより、ダイシング時に必要とする洗浄水の圧力等でマークが捲れたり、剥がれたりする事がなくなり、その後の実装工程に及ぼす不良因子を無くす事ができた。
【０００７】
【発明の実施の形態】
以下に、この本発明の実施の形態について詳細に説明する。図１（ａ）、（ｂ）は本発明の第一の実施例における半導体装置の上面図と断面図である。
【０００８】
１は、例えばＳｉからなる半導体基板（ウエハ基板）である。２は、スクライブラインである。スクラブライン2にダイシングソーの歯を当て、ウエハを切断するものである。５は、スクライブライン上に設置されたウエハ状で半導体装置を製造する工程に必要なマークである。３は、半導体基板１上に形成される例えば窒化膜からなる保護膜である。４は、保護膜３上に形成されるポリイミド膜である。
【０００９】
６は、マーク５とＩＣチップのスリット部に形成されている保護膜である。７は、マーク５とＩＣチップのスリット部に形成されているポリイミド膜である。８は、ＩＣチップとマーク５のスリット部である。スクライブライン２を設計する場合ウエハ製造工程でモニター等に使用するマーク５を設置する。この時マーク５を形成している上部の層、本実施例では保護膜３とポリイミド膜４をＩＣチップ側と分離せずにスリット部８の保護膜６とスリット部８のポリイミド膜７も形成される様にパターン設計を行う。
【００１０】
以上のように構成されたスクライブライン２をダイシング工程でＩＣチップを分離すると、マーク５の半導体基板１との設置面積はスリット部８にポリイミド４、保護膜３が形成されているため大きくなっており、ダイシング時にかかる洗浄水などの応力によって、切断後のマーク５が捲れたり、剥がれたりしなくなる。
【００１１】
図２は本発明の第二の実施例における半導体装置の断面図である。マーク５を２種類以上の膜で形成する場合、マーク５とＩＣチップのスリット部８をマーク５を形成する全層で埋めるのでなく、最上層の膜、本実施例ではポリイミド膜４のみでスリット部ポリイミド膜７を形成する。以上のように構成されたスクライブライン２をダイシングし、ＩＣチップを分離した場合でも最上層のポリイミド膜４がマーク５の下層を押さえつけているため、切断後のマーク５が捲れたり、剥がれたりしなくなる。
【００１２】
図３（Ａ）、（Ｂ）は本発明の第三の実施例における半導体装置の上面図と断面図である。９はマーク５のマーク幅で記号Ｗで表す、１０はダイシング後のスクライブに残ったマーク幅で記号Δｗで表す、１１はカーフ幅で記号Ｄで表す。ダイシング後にスクライブラインに残るダイシング後マーク幅１０が１０μｍ以上残るように、ダイシングに使用するブレードの幅すなはち、カーフ幅１１とマーク幅９を決めて、スクライブライン２にマーク５を設置する。マーク幅９、ダイシング後マーク幅１０とカーフ幅１１の関係は次の様になる。
【００１３】
１０μｍ≧Δｗ
Δｗ＝Ｗ／２-Ｄ
例えばカーフ幅Ｄが２５μｍになるブレードを使う場合、１０μｍ以上のダイシング後マーク幅１０が必要のため、マーク幅は上記式より４５μｍ以上のマーク幅９のマーク５をスクライブライン２に設置する。以上の様に構成されたマーク５はやはり設置面積が剥がれない
【００１４】
【発明の効果】
以上、詳細に説明したように、本発明によれば、次のような効果がある。スクライブラインに設置したマークをダイシングによって切断しても、保護膜やポリイミド膜など上層面の膜を分離しない事、もしくは分離した場合でも十分な接触面積を確保できるサイズのマーク幅を持たす事によって、切断後に外部からの応力でマークが捲れたり、剥がれたりする事がない。そのためＩＣチップを分離した後パッケージ等の実装時に剥がれた物がパッドにつく事がなく、実装不良の発生を低減する効果がある。以上のように本発明はダイシング工程において不良発生率を低減する効果がある。
【図面の簡単な説明】
【図１】本発明の実施例における半導体装置の上面図と断面図である。
【図２】本発明の実施例における半導体装置の断面図である。
【図３】本発明の実施例における半導体装置の上面図と断面図である。
【符号の説明】
１ 半導体基板
２ スクライブライン
３ 保護膜
４ ポリイミド膜
５ マーク
６ スリット部保護膜
７ スリット部ポリイミド膜
８ スリット部
９ マーク幅
１０ ダイシング後マーク幅
１１ カーフ幅
Claims (2)
- 保護膜とポリイミド膜との二層からなる、ＩＣチップ間のスクライブライン上に配置された、ウェハ製造工程でモニター等に使用するマークであって、前記マークを構成する前記保護膜と前記ポリイミド膜とは同じ形状を有するとともに、前記保護膜と前記ポリイミド膜の両端が、前記ＩＣチップ上に配置された保護膜とポリイミド膜とそれぞれ分離されずに繋がっている部分を有するマークを具備する半導体装置。
- 保護膜とポリイミド膜との二層からなる、ＩＣチップ間のスクライブライン上に配置された、ウェハ製造工程でモニター等に使用するマークであって、前記マークを構成する前記保護膜と前記ポリイミド膜とは同じ形状を有するとともに、前記保護膜と前記ポリイミド膜の両端が、前記ＩＣチップ上に配置された保護膜とポリイミド膜とそれぞれ分離されずに繋がっている部分を有するマークを具備する半導体ウェハを前記スクライブラインでダイシングする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002084016A JP4443092B2 (ja) | 2002-03-25 | 2002-03-25 | 半導体装置および製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002084016A JP4443092B2 (ja) | 2002-03-25 | 2002-03-25 | 半導体装置および製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008115198A Division JP4733160B2 (ja) | 2008-04-25 | 2008-04-25 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282484A JP2003282484A (ja) | 2003-10-03 |
| JP4443092B2 true JP4443092B2 (ja) | 2010-03-31 |
Family
ID=29231551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002084016A Expired - Fee Related JP4443092B2 (ja) | 2002-03-25 | 2002-03-25 | 半導体装置および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4443092B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5893287B2 (ja) | 2011-08-10 | 2016-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置および基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645437A (ja) * | 1992-07-24 | 1994-02-18 | Sony Corp | 半導体装置の製造方法 |
| JPH07302773A (ja) * | 1994-05-06 | 1995-11-14 | Texas Instr Japan Ltd | 半導体ウエハ及び半導体装置 |
-
2002
- 2002-03-25 JP JP2002084016A patent/JP4443092B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003282484A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035571B (zh) | 用于半导体器件的测试方法 | |
| US6486005B1 (en) | Semiconductor package and method for fabricating the same | |
| US8053337B2 (en) | Method of manufacturing semiconductor device | |
| US7459343B2 (en) | Method of manufacturing semiconductor device and support structure for semiconductor substrate | |
| EP2273549A1 (en) | Suppressing fractures in diced integrated circuits | |
| US9397054B2 (en) | Semiconductor structure with an interconnect level having a conductive pad and metallic structure such as a base of a crackstop | |
| US20090081566A1 (en) | Wafer having scribe lanes suitable for sawing process, reticle used in manufacturing the same, and method of manufacturing the same | |
| KR20070080840A (ko) | 반도체 장치 제조 방법 | |
| KR20010090574A (ko) | 스크라이브 라인 상에 뱅크를 구비하는 반도체 웨이퍼 | |
| US7518240B2 (en) | Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication | |
| US7704857B2 (en) | Method of manufacturing semiconductor device | |
| JP4443092B2 (ja) | 半導体装置および製造方法 | |
| KR100577308B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| JP2891264B2 (ja) | 半導体装置の製造方法 | |
| JP4733160B2 (ja) | 半導体装置およびその製造方法 | |
| US20090137097A1 (en) | Method for dicing wafer | |
| JP2001308036A (ja) | 半導体装置の製造方法 | |
| WO2005119747A2 (en) | Semiconductor wafer with ditched scribe street | |
| JPH0677315A (ja) | 半導体装置 | |
| JP3316371B2 (ja) | ウエハのスクライブライン構造 | |
| JP2011035140A (ja) | 半導体装置及びその製造方法 | |
| JP3872031B2 (ja) | 半導体装置の製造方法 | |
| JP3066609B2 (ja) | 半導体ウエハ | |
| US20060289966A1 (en) | Silicon wafer with non-soluble protective coating | |
| JP2003234312A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080502 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091023 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100112 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4443092 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |