KR940018984A - 다이나믹형 램(ram)과 그것을 이용한 정보처리 시스템 - Google Patents

다이나믹형 램(ram)과 그것을 이용한 정보처리 시스템 Download PDF

Info

Publication number
KR940018984A
KR940018984A KR1019940001137A KR19940001137A KR940018984A KR 940018984 A KR940018984 A KR 940018984A KR 1019940001137 A KR1019940001137 A KR 1019940001137A KR 19940001137 A KR19940001137 A KR 19940001137A KR 940018984 A KR940018984 A KR 940018984A
Authority
KR
South Korea
Prior art keywords
mosfet
pair
switch
complementary bit
bit lines
Prior art date
Application number
KR1019940001137A
Other languages
English (en)
Inventor
마사유키 나카무라
다카유키 가와하라
카즈히코 카지가야
카즈요시 오오시마
쓰기오 다카하시
히로시 오오토리
데쓰로오 마쓰모토
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5028599A external-priority patent/JPH06223571A/ja
Priority claimed from JP5028598A external-priority patent/JPH06223570A/ja
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치 세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR940018984A publication Critical patent/KR940018984A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

페어 MOSFET의 특성 변동이 보상된 센스앰프를 이용한 다이나믹형 RAM이 제공된다. 비트선의 기생용량과 메모리셀의 용량치의 적어도 20배이다. 각 비트선을 중앙에서 분리하는 스위치 MOSFET를 설치하고, 필요에 따라서 분리한다. 복수의 메모리어레이를 1조로 하여, 센스앰프가 접속된 커먼소스선간을 서로 접속하는 스위치 MOSFET를 설치해서 커먼소스선의 전하를 서로 재이용한다.

Description

다이나믹형 램(RAM)과 그것을 이용한 정보처리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 센스앰프를 이용한 다이나믹 형 RAM의 일실시예를 나타내는 칩레이 아웃도.

Claims (15)

  1. 한쌍의 상보 비트선과, 상기 한쌍의 상보 비트선에 결합된 복수의 다이나믹형 메모리셀과, 상기 한쌍의 상보 비트선에 결합되어 상기 한쌍의 상보 비트선의 전위차를 검출하기 위한 센스앰프를 구비하는 다이나믹형 RAM에 있어서, 상기 센스앰프는 상기 한쌍의 상보 비트선의 각각에 결합된 한쌍의 MOSFET를 포함하고, 상기 다이나믹형 RAM은 상기 한쌍의 MOSFET사이의 드레시홀드치 전압차를 보상하기 위한 보상수단을 더 포함하는 다이나믹형 RAM.
  2. 제1항에 있어서, 상기 한쌍의 상보 비트선에는 1024개 이상의 상기 복수의 다이나믹형 메모리셀이 포함되는 다이나믹형 RAM.
  3. 제1항에 있어서, 상기 한쌍의 MOSFET는, 상기 한쌍의 상보 비트선의 한쪽에 그 일단이 결합된 소스 드레인 경로와 게이트를 가지는 제1도전형의 제1MOSFET와, 상기 한쌍의 상보 비트선의 다른쪽에 그 일단이 결합된 소스드레인 경로와 게이트를 가지는 상기 제1도전형의 제2MOSFET를 포함하고, 상기 센스앰프는, 상기 한쌍의 상보 비트선의 상기 한쪽과 상기 제2MOSFET의 상기 게이트를 결합시키기 위한 제1스위치 MOSFET와, 상기 한쌍의 상보 비트선의 상기 다른쪽과 상기 제1MOSFET의 상기 게이트를 결합시키기 위한 제2스위치 MOSFET와, 상기 제1MOSFET의 상기 소스 드레인 경로의 다른쪽과 상기 제1MOSFET의 상기 게이트를 결합시키기 위한 제3스위치 MOSFET와, 상기 제2MOSFET의 상기 소스 드레인 경로의 다른쪽과 상기 제1MOSFET의 상기 게이트를 결합시키기 위한 제4스위치 MOSFET와, 상기 한쌍의 상보 비트선의 상기 지방에 그 일단이 결합된 소스 드레인 경로와 상기 한쌍의 상보 비트선의 다른쪽에 결합된 게이트를 가지는 상기 제2도전형의 제4MOSFET와, 상기 제1MOSFET소스드레인 경로의 타단 및 상기 제2MOSFET소스 드레인 경로의 타단에 결합되고 상기 제1MOSFET의 소스 드레인 경로의 상기 타단 및 상기 제2MOSFET 소스 드레인 경로의 상기 타단에 제1전압을 인가하는 상기 제1도전형의 파워스위치 MOSFET와, 상기 제3MOSFET 소스 드레인 경로의 타단 및 상기 제4MOSFET 소스 드레인 경로의 타단에 결합되고 상기 제3MOSFET의 소스 드레인 경로의 상기 타단 및 상기 제2MOSFET 소스 드레인 경로의 상기 타단에 제1전압을 인가하는 상기 제1도전형의 파워스위치 MOSFET와 상기 제3MOSFET소스 드레인 경로의 타단 및 상기 제4MOSFET소스 드레인 경로의 상기 타단에 결합되고 상기 제3MOSFET의 소스 드레인 경로의 상기 타단 및 상기 제4MOSFET 소스 드레인 경로의 상기 타단에 제2전압을 인가하는 상기 제2도전형의 파워스위치 MOSFET와 상기 제1MOSFET소스 드레인 경로의 상기 타단 및 상기 2MOSFET소스 드레인 경로의 상기 타단에 결합되고 상기 제1MOSFET의 소스 드레인 경로의 상기 타단 및 상기 제2MOSFET소스 드레인 경로의 상기 타단에 제2전압을 인가하기 위한 프리차지 MOSFET를 포함하는 다이나믹형 RAM.
  4. 제3항에 있어서, 상기 다이나믹형 RAM은, 상기 파워스위치 MOSFET가 오프상태로 되고, 상기 프리차지 MOSFET가 온상태로 되며, 상기 제1스위치 MOSFET 및 상기 제2스위치 MOSFET가 오프상태로 되고, 상기 제3스위치 MOSFET 및 상기 제4스위치MOSFET가 온상태로 되는 것에 의해 상기 한쌍의 상보 비트선의 각각에 소정의 전압을 프리차지하게되는 제1기간을 실행하기 위한 수단과, 상기 파워스위치 MOSFET가 오프상태로 되고, 상기 프리차지 MOSFET가 온상태로 되며, 상기 제1스위치 MOSFET및 상기 제2스위치 MOSFET가 온상태로 되고, 상기 제3스위치 MOSFET및 상기 제4스위치 MOSFET가 오프상태로 되어, 상기 복수의 메모리셀 중에서 상기 한상의 상보비트선중의 한쪽에 결합된 복수의 메모리셀중 하나가 상기 한쌍의 상보 비트선중의 한쪽에 판독신호를 인가하게되는 제2기간을 실행하기 위한 수단과, 상기 파워스위치 MOSFET가 온상태로 되고, 상기 프리차지 MOSFET가 오프상태로되며, 상기 제1스위치 MOSFET및 상기 제2스위치MOSFET가 온상태로 되고, 상기 제3스위치 MOSFET및 상기 제4스위치 MOSFET가 오프상태로 되는 것에 의해 상기 제1MOSFET 및 상기 제2MOSFET를 동작시키는 제3기간을 실행하기 위한 수단을 가지는 다이나믹형 RAM.
  5. 제4항에 있어서, 상기 제1스위치 MOSFET 내지 제4스위치 MOSFET 및 상기 제1및 제2MOSFET의 도전형을 N채널형 MOSFET이고, 상기 제3및 제4MOSFET의 도전형은 P채널형인 다이나믹형 RAM.
  6. 제1항에 있어서, 상기 센스앰프는, 제1및 제2입력단자와, 상기 한쌍의 상보 비트선중의 한쪽에 그 일단이 결합된 소스 드레인 경로와 상기 한쌍의 상보 비트선중 다른쪽에 결합된 게이트를 가지는 제1MOSFET와, 상기 한쌍의 상보 비트선 중 상기 다른쪽에 그 일단이 결합된 소스 드레인 경로와 상기 한쌍의 상보 비트선중 상기 한쪽에 결합된 게이트를 제2MOSFET와, 상기 제1MOSFET의 소스 드레인 경로의 타단에 결합된 제1전극과, 소정의 전압이 공급되는 제2전극을 가지는 제1용량수단과, 상기 제2MOSFET의 소스 드레인 경로의 타단에 결합된 제3전극과, 상기 소정의 전압이 공급되는 제4전극을 가지는 제2용량수단과, 상기 한쌍의 상보 비트선에 소정의 프리차지 전압을 인가하기 위한 프리차지 수단과, 상기 제1MOSFET및 상기 제2MOSFET의 상기 소스 드레인 경로의 각각 타단에 결합되어, 상기 제1MOSFET 및 제2MOSFET의 소스 드레인 경로의 타단에 활성화 전압을 공급하기 위한 파워스위치 수단을 구비하는 다이나믹형 RAM.
  7. 제6항에 있어서, 상기 다이나믹형 RAM은, 상기 제1입력단자와 상기 한쌍의 상보 비트선 중 상기 한쪽과의 사이에 결합된 소스 드레인 경로와 게이트를 가지는 제1스위치 MOSFET와, 상기 제2입력단자와 상기 한쌍의 상보 비트선 중 상기 다른쪽과의 사이에 결합된 소스 드레인 경로와 게이트를 가지는 제2스위치 MOSFET를 더 구비하고, 상기 프리차지 수단이 동작상태로 되어, 상기 제1용량수단의 상기 제2전극 및 상기 제2용량수단의 상기 제4전극에 상기 소정의 전압을 인가하는 제1기간을 실행하기 위한 수단과, 상기 복수의 메모리셀 중에서 상기 한쌍의 상보 비트선 중의 한쪽에 결합된 복수의 메모리셀 중 하나가 상기 한쌍의 상보 비트선 중의 한쪽에 판독신호를 인가하는 제2기간을 실행하기 위한 수단, 상기 제1및 제2스위치 MOSFET를 오프상태로 하고, 상기 파워스위치 수단을 온상태로 하는 제3의 기간을 실행하기 위한 수단, 상기 제1및 제2스위치 MOSFET를 온상태로 하는 제4기간을 실행하기 위한 수단을 포함하는 다이나믹형 RAM.
  8. 제7항에 있어서, 강압회로 및 어드레스 선택회로를 더 구비하고, 상기 강압회로는 상기 다이나믹형 RAM이 형성되는 반도체 집적회로장치의 외부에서 공급된 전원전압을 받아서, 상기 전원전압보다도 작은 값으로 되는 상기 프리차지 전압을 형성하게한 다이나믹형 RAM.
  9. 센스앰프에 접속된 비트선을 중앙에서 분리하는 스위치 MOSFET가 설치된 제1과 제2의 메모리어레이를 1개조로 하고, 제1의 메모리어레이에서 스위치 MOSFET를 중심으로해서 센스앰프에 대해서 외측의 비트선과 교차하는 워드선이 선택될 때에는 제2의 메모리어레이에서는 스위치 MOSFET를 중심으로해서 센스앰프측의 비트선과 교차하는 워드선이 선택상태로 되며, 제1의 메모리어레이에서 스위치 MOSFET를 중심으로해서 센스앰프측의 비트선과 교차하는 워드선이 선택될 때에는 제2의 메모리어레이에서는 스위치 MOSFET를 중심으로해서 센스앰프에 대해서 외측의 비트선과 교차하는 워드선이 선택상태로 되도록 어드레스 설정을 행함과 동시에 센스앰프측과 교차하는 워드선이 선택 상태로 되는 메모리어레이에서는 스위치 MOSFET가 오프상태로 되게한 다이나믹형 RAM.
  10. 제9항에 있어서, 복수의 메모리어레이를 1개조로 하고, 상기 센스앰프가 접속되는 커먼소스선간을 서로 접속하는 스위치 MOSFET가 설치되고, 리플레쉬 모드에서 1개조로 구성하는 복수의 메모리어레이에서 1개씩 순차로 워드선이 선택됨과 동시에, 상기 커먼소스선간을 서로 접속하는 스위치 MOSFET가 온상태로 되어서 상기 센스앰프의 증폭 동작이 개시되고, 스위치 MOSFET를 오프상태로 된 후에 증폭 동작을 행하는 상기 센스앰프의 파워스위치 MOSFET가 온상태로 되게한 다이나믹형 RAM.
  11. 제10항에 있어서, 상기 센스앰프의 커먼소스선에는 단락용 스위치 MOSFET가 설치되고, 비동작 상태일때는 단락상태로 되게한 다이나믹형 RAM.
  12. 센스앰프에 접속된 비트선을 중앙에서 분리하는 스위치 MOSFET가 설치된 제1과 제2의 메모리어레이를 1개조로 하고, 제1의 메모리어레이에서 스위치 MOSFET를 중심으로해서 센스앰프에 대해서 외측의 비트선과 교차하는 워드선이 선택될때에는 제2의 메모리어레이에서는 스위치 MOSFET를 중심으로해서 센스앰프에 대해서 외측의 비트선과 교차하는 워드선이 선택상태로 되도록 어드레스 설정을 행함과 동시에, 센스앰프측의 비트선과 교차하는 워드선이 선택상태로 되는 메모리어레이에서는 스위치 MOSFET가 오프상태로 되게 되는 다이나믹형 RAM을 메모리 장치로해서 사용하게한 정보처리 시스템.
  13. 페어 MOSFET의 특성 변동이 보상된 센스앰프를 사용해서, 메모리셀 용량치에 대한 비트선에서 기생용량의 비가 약 20배 이상되고, 복수의 메모리어레이를 1개조로 하여 상기 센스앰프가 접속되는 커먼소스선간을 서로 접속하는 스위치 MOSFET가 설치되어서 리플레쉬 모드에서 1개조를 구성하는 복수의 메모리어레이에서 1개씩 순차로 워드선이 선택됨과 동시에 상기 커먼선간을 서로 접속하는 스위치 MOSFET가 온상태로 되어서 상기 센스앰프의 증폭 동작이 개시되어, 스위치 MOSFET를 오프상태가 된 후에 증폭 동작을 행하는 상기 센스앰프의 파워 스위치 MOSFET가 온상태로된 다이나믹형 RAM을 메모리장치로해서 사용하게한 정보 처지 시스템.
  14. 상보 비트선쌍과, 상기 상보 비트선쌍의 각각에 결합된 복수의 다이나믹형 메모리와, 상기 상보 비트선쌍에 결합되어 상기 상보 비트선쌍의 전위차를 검출하기 위한 센스앰프를 구비하고, 상기 센스앰프는 상기 상보 비트선쌍의 한쪽에 결합되어 제1드레시홀드치를 가지는 제1MOSFET와, 상기 상보 비트선쌍의 다른쪽에 결합되어 제2드레시홀드치를 가지는 제2MOSFET를 포함하고, 상기 제1MOSFET는 상기 상보 비트선쌍의 상기 다른쪽의 전압을 증폭하고 상기 상보 비트선쌍의 프리차지 동작에서 상기 제1드레시홀드치 값에 다른 전압을 상기 상보 비트선쌍의 한쪽으로 공급하며, 상기 제2MOSFET는 상기 상보 비트선쌍의 상기 한쪽의 전압을 증폭하고, 상기 프리차지동작에서 상기 제2드레시홀드치에 따른 전압을 상기 상보 비트선쌍의 다른쪽으로 공급하게한 다이나믹형 RAM.
  15. 제1항에 있어서, 상기 복수의 다이나믹형 메모리셀중 하나의 용량치에 대한 상기 한쌍의 상보 비트선중 한쪽의 기생용량의 비율은 실질적으로 20배 이상이 되게한 다이나믹형 RAM.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940001137A 1993-01-25 1994-01-21 다이나믹형 램(ram)과 그것을 이용한 정보처리 시스템 KR940018984A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-28599 1993-01-25
JP5028599A JPH06223571A (ja) 1993-01-25 1993-01-25 半導体集積回路装置
JP93-28598 1993-01-25
JP5028598A JPH06223570A (ja) 1993-01-25 1993-01-25 ダイナミック型ｒａｍとそれを用いた情報処理システム

Publications (1)

Publication Number Publication Date
KR940018984A true KR940018984A (ko) 1994-08-19

Family

ID=26366740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001137A KR940018984A (ko) 1993-01-25 1994-01-21 다이나믹형 램(ram)과 그것을 이용한 정보처리 시스템

Country Status (4)

Country Link
US (1) US5426603A (ko)
KR (1) KR940018984A (ko)
CN (1) CN1092898A (ko)
TW (1) TW235363B (ko)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696917A (en) 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
JP3607407B2 (ja) 1995-04-26 2005-01-05 株式会社日立製作所 半導体記憶装置
US5544112A (en) * 1995-06-02 1996-08-06 International Business Machines Corporation Word line driver circuit
US7705383B2 (en) * 1995-09-20 2010-04-27 Micron Technology, Inc. Integrated circuitry for semiconductor memory
US5754488A (en) * 1996-11-06 1998-05-19 Hyundai Electronics Industries Co., Ltd. Apparatus and method for controlling a bit line sense amplifier having offset compensation
US5745423A (en) * 1996-12-17 1998-04-28 Powerchip Semiconductor Corp. Low power precharge circuit for a dynamic random access memory
US5923682A (en) * 1997-01-29 1999-07-13 Micron Technology, Inc. Error correction chip for memory applications
US6182189B1 (en) 1998-01-05 2001-01-30 Intel Corporation Method and apparatus for placing a memory in a read-while-write mode
US6088264A (en) * 1998-01-05 2000-07-11 Intel Corporation Flash memory partitioning for read-while-write operation
US6260103B1 (en) * 1998-01-05 2001-07-10 Intel Corporation Read-while-write memory including fewer verify sense amplifiers than read sense amplifiers
KR100300035B1 (ko) * 1998-02-07 2001-09-06 김영환 전하재활용센스앰프
KR100273293B1 (ko) * 1998-05-13 2001-01-15 김영환 리던던트 워드라인의 리프레쉬 구조
US6333866B1 (en) * 1998-09-28 2001-12-25 Texas Instruments Incorporated Semiconductor device array having dense memory cell array and heirarchical bit line scheme
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6862651B2 (en) * 2000-12-20 2005-03-01 Microsoft Corporation Automotive computing devices with emergency power shut down capabilities
US6852167B2 (en) 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
JP4119105B2 (ja) * 2001-08-06 2008-07-16 富士通株式会社 半導体メモリ
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7205218B2 (en) 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6884739B2 (en) * 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
US7199023B2 (en) 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US7084078B2 (en) 2002-08-29 2006-08-01 Micron Technology, Inc. Atomic layer deposited lanthanide doped TiOx dielectric films
US7254690B2 (en) * 2003-06-02 2007-08-07 S. Aqua Semiconductor Llc Pipelined semiconductor memories and systems
US7139213B2 (en) * 2003-06-02 2006-11-21 Silicon Aquarius, Inc. Multiple data path memories and systems
US7049192B2 (en) * 2003-06-24 2006-05-23 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectrics
TWI242213B (en) * 2003-09-09 2005-10-21 Winbond Electronics Corp Device and method of leakage current cuter and memory cell and memory device thereof
JP2005322380A (ja) * 2004-04-09 2005-11-17 Toshiba Corp 半導体記憶装置
US7601649B2 (en) 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
JP5400259B2 (ja) * 2004-11-19 2014-01-29 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
US7235501B2 (en) * 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7365027B2 (en) 2005-03-29 2008-04-29 Micron Technology, Inc. ALD of amorphous lanthanide doped TiOx films
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
JP4661401B2 (ja) 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010336B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4151688B2 (ja) * 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4552776B2 (ja) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7561478B2 (en) * 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4186970B2 (ja) * 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100828792B1 (ko) * 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4158788B2 (ja) 2005-06-30 2008-10-01 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007012869A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010332B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7567479B2 (en) * 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100826695B1 (ko) * 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4345725B2 (ja) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 表示装置及び電子機器
US7411861B2 (en) * 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4830371B2 (ja) * 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
US7564734B2 (en) * 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007012925A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
JP4010333B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010335B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001974A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7593270B2 (en) * 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4661400B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US7411804B2 (en) * 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001975A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7764278B2 (en) 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
KR100666617B1 (ko) * 2005-08-05 2007-01-10 삼성전자주식회사 비트라인 센스앰프 및 그것을 구비한 반도체 메모리 장치
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4586739B2 (ja) 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
GB0616476D0 (en) * 2006-08-18 2006-09-27 Fujitsu Ltd Communication systems
JP2008077805A (ja) * 2006-09-25 2008-04-03 Fujitsu Ltd 半導体記憶装置及びタイミング制御方法
CN101192447B (zh) * 2006-11-28 2010-05-12 中芯国际集成电路制造(上海)有限公司 动态随机存储器
KR100927397B1 (ko) 2007-06-08 2009-11-19 주식회사 하이닉스반도체 반도체 메모리장치 및 그 리드/라이트 방법
JP2011258275A (ja) 2010-06-09 2011-12-22 Elpida Memory Inc 半導体装置及び情報処理システム
US20120324156A1 (en) * 2011-06-17 2012-12-20 Naveen Muralimanohar Method and system of organizing a heterogeneous memory architecture
KR20130038030A (ko) * 2011-10-07 2013-04-17 삼성전자주식회사 반도체 메모리 장치
TWI468803B (zh) * 2012-03-09 2015-01-11 Tpv Display Technology Xiamen Backlight module and full color LCD display device
KR102062301B1 (ko) * 2013-01-03 2020-01-03 삼성전자주식회사 메모리 장치의 페이지 복사 방법 및 메모리 시스템의 페이지 관리 방법
KR102517711B1 (ko) * 2016-06-30 2023-04-04 삼성전자주식회사 메모리 셀 및 이를 포함하는 메모리 장치

Also Published As

Publication number Publication date
TW235363B (ko) 1994-12-01
CN1092898A (zh) 1994-09-28
US5426603A (en) 1995-06-20

Similar Documents

Publication Publication Date Title
KR940018984A (ko) 다이나믹형 램(ram)과 그것을 이용한 정보처리 시스템
KR870000703A (ko) 반도체 메모리
KR970012737A (ko) 고집적 반도체 메모리 장치의 데이타 센싱 회로
KR900019038A (ko) 다이나믹형 랜덤억세스메모리
KR930005017A (ko) 반도체 dram 장치
KR970023395A (ko) 반도체메모리장치
KR930003149A (ko) 공통 입출력선을 가지는 데이타 전송회로
KR950001767A (ko) 반도체집적회로의 데이타 입출력선 센싱회로
KR900019040A (ko) 다이나믹형 랜덤억세스메모리
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
US4811304A (en) MDS decoder circuit with high voltage suppression of a decoupling transistor
KR100407564B1 (ko) 반도체 메모리 장치의 서브-워드 라인 구동 회로
US7808853B2 (en) Semiconductor memory device and method with a changeable substrate potential
US7009899B2 (en) Bit line precharge signal generator for memory device
KR100563100B1 (ko) 반도체 메모리의 메모리 셀 판독 방법 및 반도체 메모리
US5302867A (en) Apparatus for sensing data in data bus lines
US7414874B2 (en) Semiconductor memory device
KR20050106867A (ko) 반도체 메모리 장치
KR950001773A (ko) 반도체 메모리 장치
KR100275610B1 (ko) 반도체 기억 회로(Dynamic random access memory of a plurality of banks exhibiting high speed activation operation of sense amplifier)
KR100753077B1 (ko) 반도체메모리장치의 비트라인 분리신호 발생회로
KR0145859B1 (ko) 승압전압이 사용되는 컬럼선택수단을 구비하는 반도체 메모리
JP2672529B2 (ja) 半導体記憶装置
KR100329737B1 (ko) 저전력 및 고속의 래치 타입 전류 감지 증폭기
KR20010004687A (ko) 분할 비트라인 구동장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid