KR930009475B1 - 전력 모스페트(mosfet)와 제어회로가 통합된 반도체소자 - Google Patents

전력 모스페트(mosfet)와 제어회로가 통합된 반도체소자 Download PDF

Info

Publication number
KR930009475B1
KR930009475B1 KR1019870010532A KR870010532A KR930009475B1 KR 930009475 B1 KR930009475 B1 KR 930009475B1 KR 1019870010532 A KR1019870010532 A KR 1019870010532A KR 870010532 A KR870010532 A KR 870010532A KR 930009475 B1 KR930009475 B1 KR 930009475B1
Authority
KR
South Korea
Prior art keywords
control circuit
semiconductor
power mosfet
terminal
power
Prior art date
Application number
KR1019870010532A
Other languages
English (en)
Other versions
KR880004580A (ko
Inventor
아인징거 요셉
라이폴드 루드비히
티한니 제뇌
베버 롤란드
Original Assignee
지멘스 악티엔게젤샤프트
휘티쉬, 네테부 쉬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트, 휘티쉬, 네테부 쉬 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR880004580A publication Critical patent/KR880004580A/ko
Application granted granted Critical
Publication of KR930009475B1 publication Critical patent/KR930009475B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electronic Switches (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Ignition Installations For Internal Combustion Engines (AREA)

Abstract

내용 없음.

Description

전력 모스페트(MOSFET)와 제어회로가 통합된 반도체소자
제 1 도는 본 발명의 제 1 의 예시적인 실시예를 나타내는 개략측면도.
제 2 도는 제 1 도에 보인 실시예의 평면도.
제 3 도는 본 발명의 제 2 실시예를 나타내는 평면도.
제 4 도는 제어회로에 대한 하나의 공급 전압소스 장치의 단면도.
제 5 도는 직접 제어회로의 한가지 예시적인 회로도.
* 도면의 주요부분에 대한 부호의 설명
1,2 : 반도체 본체 3 : 절연층
4 : 접착층 5 : 제어회로의 출력단
6 : 게이트단자 7,8,26 : 콘택
9 : 라인 10 : 하우징단자
12 : 접착층 13 : 열싱크부재
14 : 라인 16 : n 도핑된 기판
17 : 에피택셜층 18 : p도핑된 트로프
19 : n 도핑된 소오스영역 29 : n 도핑된 드레인영역
21 : 게이트전극 22 : p 도핑된 소오스영역
23 : p 도핑된 드레인영역 24 : 게이트전극
25 : n 도핑 영역 T3 : 바이폴라트랜지스터
T1,T2,T4 : 전계효과 트랜지스터(FET)
D1,D2 : 제너다이오드
본 발명은, 전력 모스페트(MOSFET)와 이에 병합되어 이 모스페트(MOSFET)를 제어하기 위한 집적 제어회로를 포함하는 반도체소자에 관한 것이다.
전력 모스페트(MOSFET)와 제어회로가 동일한 반도체소자내에 집적된 상기와 같은 형태의 반도체소자가 여러가지 명칭하에 예를들면 "스마트-페트(Smart-FET)" 등과 같이 시판되고 있다. 그러나 이러한 반도체소자에서 전력 모스페트(MOSFET)는 제어소자에서와 같은 복잡한 공정에 따라 생성되어야 하는 문제점이 있다. 더욱이, 종래의 방법으로 제조된 전력 모스페트(MOSFET) 소자에 비해 동일 표면적에 대한 저항(RDSON)이 뚜렷하게 높아진다. 공통반도체 본체내로의 통합은 전력소자의 적절한 냉각에 필요한 면적보다도 더 큰 조립표면적을 필요로 하게 된다.
본 발명의 목적은 전력 모스페트(MOSFET)와 제어회로가 통합된 반도체소자의 제조기술을 간략화하고, 필요한 조립공간을 절감시키고자 하는데 있다.
본 발명에 따르면, 전력 모스페트(MOSFET)와 ; 이 모스페트(MOSFET)를 제어하기 위하여, 상기 전력 모스페트(MOSFET)의 반도체 본체의 어느 한 주표면위에 배치되고 절연층을 경유하여 역학적으로 연결되는 분리 집적된 제어회로 ; 를 포함하는 반도체소자를 제공한다.
본 발명에 대하여 도면을 참고로 하여 이하에 상세히 설명한다.
제 1 도 및 제 2 도의 실시예에서, 전력 모스페트(MOSFET)(1)는 그 하나의 주표면위에 절연된 집적 제어회로(2)를 가진다. 이 집적된 제어회로 본체는 모스페트(MOSFET)(1)의 표면적보다 더 작은 표면적을 가지며 절연층(3)에 의해 전력 모스페트(MOSFET)로 부터 전기적으로 절연되고, 또 접착층(4)에 의해 반도체 본체(1)에 역학적으로 고정된다. 절연층(3)은 질화실리콘(Si3N4) 등으로 구성될 수 있고, 층(4)는 절연성 접착물로 구성될 수 있다. 절연층(3)은 반도체 본체(2) 또는 반도체 본체(1)의 일부분으로 형성될 수 있다. 이 경우에 접착층은 절연층(3)과 반도체 본체(2) 사이에 위치된다. 그러나, 절연층(3)이 상기 2개 반도체 본체에 접착된 절연박막으로 이루어지는 것도 가능하다.
반도체 본체(1)과 (2)로 구성된 복합유니트는 예를들어 도전성 접착물로 된 층(12)에 의해 열싱크부재(13)에 부착되며, 이 층(12)은 반도체 본체(1)과 열싱크부재(13) 사이에 배치된다. 반도체 본체(2)의 상측부에 배치된 콘택(7)은 라인(9)을 통해 제어회로(2)가 하우징단자(10)에 연결될 수 있게 만든다. 제어회로는 라인(14)를 통해 전력 모스페트를 제어하며, 이 라인(14)는 제어회로의 출력단(5)과 전력 모스페트의 게이트단자(6)를 연결시켜 준다. 전력 모스페트의 소오스단자는 콘택(8)과 라인(9) 2개를 통해 "소오스" 하우징단자 및 제어회로(2)에 연결된다.
콘택들은 반도체 본체(1)과 (2) 상부의 특정한 위치로 제한될 필요가 없으며 이들 반도체 본체의 표면위에 서로 다르게 배치될 수 있다. 반도체소자는 하우징단자(GND)를 구비하여 접지전위에 접속될 수 있게 한다. 이 하우징단자는 반도체 본체(2)로 연결되며 이때 제어회로는 공급전압에 연결된다. 제 2 의 하우징단자(IN)는 제어입력으로서 설치된다. 제어입력(IN)에서의 신호는 제어회로를 통해 전력 FET를 스위치 온시킨다. 제 3의 하우징단자(VDD)는 제어회로에 대하여 공급전압을 제공하며, 그리고 열싱크부재(13)에 직접 연결된다. 하우징단자(ST)는 예를들어 과전류, 초과온도, 과전압, 부하파괴 등의 오동작을 표시하는데 사용된다. 소스 하우징단자(Source)는 소스전압에 연결된다.
위와같은 배열은 소위 하이-사이드(high side) 스위치 구조를 나타내며, 여기서 부하는 전력 모스페트(MOSFET)의 소오스단자와 접지 사이에 연결되고 그 드레인단자는 VDD에 연결된다.
제 3 도는 로우-사이드(low-side) 스위치를 나타내며, 여기서 부하는 VDD와 전력 모스페트(MOSFET)의 드레인단자 사이에 연결되고 그 오오스단자는 접지로 연결되어 있다. 도면의 참조부호는 제 2 도에 나타낸 것과 일치한다. 제 2 도에 나타낸 배열과 비교할 때 제 3 도의 배열은 "소오스"단자를 가지고 있지 않으며 단자 열싱크(13)에 연결된 "드레인"단자만을 가지고 있을 뿐이다.
제 4 도는 매우 간략하게 도시된, 집적 제어회로의 부분 단면도이다. 전력 MOSFET의 반도체 본체(1)와 반도체소자의 다른 나머지 부분들은 단면도에 나타나 있지 않다. 제어회로는 공지된 바와같은 자기절연 CMOS 기술에 따라 제조된다. 여기서 일반적으로 매우 복잡한 구조는 서로 상보적인 2개의 집적된 수평 MOSFET의 간략한 도시로 나타내었다. 반도체 본체(2)는 높게 n-도핑된 기판(16) 위에 구성된다. 기판(16)은 낮게 n-도핑된 에피택셜층(17)과 인접해 있다. p-도핑된 트로프(18)는 층(17)안에 매입되어 있다. n-도핑된 소오스영역(19)과 n-도핑된 드레인영역(20)은 트로프(18)내에 매입된다. 이러한 수평 n채널 FET는 게이트전극(21)을 통해 제어된다. 부가적으로, p-도핑된 소오스영역(22)과 드레인영역(23)은 층(17)내에 매입된다. 이러한 수평 p채널 FET는 게이트전극(24)에 의해 제어된다. 제어회로를 간략하게 도시하기 위해 그 설명에 가장 필요한 소자들만으로 축소시키고 열싱크에 전기적으로 접속되게 하였으며, 높게 n-도핑된 영역(25)은 전력 MOSFET로 부터 떨어진 주표면내에 매입되어 있다. 이 지역은 콘택(26)을 구비하고 이 콘택은 하우징단자 VDD에 연결된다. 여기서 영역(25) 및 집적 제어회로 소자 사이의 거리는 층(17)의 두께보다 몇배나 더 크다. 만약 충분한 공급전압이 단자 VDD에 연결되면 층(17)도 역시 공급전위로 되고 이로써 영역(18)과 층(17) 사이에 위치한 pn 접합과 영역(22) 및 (23)과 층(17) 사이에 위치한 각각의 pn 접합은 차폐방향으로 바이어스 된다. 그 결과 제어회로의 두 모스페트(MOSFET)는 서로 전기적으로 분리된다.
제어회로는 또한 소위 접합절연기술로 설계될 수 있다. 여기서 에피택셜층 내부로 매입된 서로 다른 기능을 가진 소자들은 반대 도전형의 층까지 아래로 연장되는 깊고 높게 도핑된 반면 도전형의 영역에 의해 서로 분리된다. 또한 제어회로의 개개회로 소자들을 유전체 절연에 의해 서로 분리시키는 것도 가능하며, 여기서 각 기능 유니트는, 절연물질에 의해 절연된 분리 트로프내에서 기판에 매입되게 된다.
제어회로가 온도감지회로를 포함하여, 소정의 한계온도에 도달할 때 신호를 출력하게 하는 것이 바람직하다. 이 경우, 반도체 본체(1)과 (2) 사이에 열접촉이 잘 이루어지게 하는 방식으로 제어회로가 전력소자에 연결된다. 이것은 통상 2개의 반도체 본체가 수마이크론의 두께를 가진 절연층에 의해 서로 분리될 때 이루어진다.
제 5 도에는 초과온도에서 신호를 발생시키는 위와같은 형태의 회로가 도시되어 있다. 이 회로는 인헨스먼스(enhancemence)형 p채널 FET(T1)과 공핍(depletion)형의 n채널 모스페트(MOSFET)(T2)의 직렬회로로 구성된다. 전계효과 트랜지스터(T1)의 소오스단자는 동작전위(VDD)에 연결되어 있다. 또한 전계효과 트랜지스터(T2)의 소오스단자는 접지전위(GND)에 연결된다. 이 트랜지스터(T2)의 게이트단자는 그 소오스단자에 연결되고 따라서 전류소스로 작용한다. 트랜지스터(T1)과 (T2)의 직렬조합은 바이폴라트랜지스터(T3)와 모스페트(MOSFET)의 직렬조합에 병렬로 연결된다. 이 트랜지스터(T4)의 드레인단자는 트랜지스터(T3)의 에미터 단자에 연결되고 콜렉터단자는 전위(VDD)에 연결된다. 트랜지스터(T14)의 드레인단자(T3)와의 에미터단자는 트랜지스터(T1)의 게이트단자에 전기적으로 연결된다. 트랜지스터(T1)의 게이트단자에 전기적으로 연결된다. 트랜지스터(T1)의 게이트단자와 공급전위단자 사이에 제 1 제너다이오드(D1)가 연결되어 트랜지스터(T1)의 게이트-소오스 사이의 바이어스 전압을 제한한다. 트랜지스터(T2)의 소오스와 드레인단자 사이에는 제너다이오드(D2)가 연결되어 출력전압을 제한한다.
온도센서는 바이폴라트랜지스터(T3)에 의해 형성된다. 다른 모든 부품은 초과온도를 나타내는 신호를 발생시키기 위한 스위치로서 작용한다. 전력 모스페트(MOSFET)가 가열되면 트랜지스터(T3)가 가열되며, 그리고 그 전류가 증가하게 된다. 만일 트랜지스터(T3)를 흐르는 전류가 전류소스(T4)를 통해 흐르는 전류보다 커지게 되면 (T4)의 내부저항은 매우 급격히 증가하고 트랜지스터(T1)의 게이트단자 양단의 전압은 접지전위로 부터 갑자기 증가한다. 만일 (T1)의 스타트전압이 정격에 미치지 못하면, (T1)은 스위치 오프되고 단자(3)에서의 전위는 접지전위로 복귀하게 된다. 그리하여 이 전위는, 단자(3) 및 (GND)에 연결된 논리회로에 의해 초과온도 신호로서 검출되며, 그리고 예를들면 전력 모스페트(MOSFET) 등을 차단시키는데 사용된다.
제어회로는 물론 다른 기능을 수행하도록 설계될 수 있다. 이에 대한 가능한 설계가 예를들면 선출원된 독일연방공화국 특허출원 제 36 09 235.5호, 제 36 09 236.3호 및 제 36 24 565.8호에 설명되어 있다.

Claims (4)

  1. 트랜지스터를 포함하는 제 1 반도체 본체(1)와, 집적제어회로를 포함하는 제 2 반도체 본체(2)를 가지며, 상기 양 반도체 본체들은, 그들의 주면중의 하나에 의해 서로 역학적으로 결합되어 있고, 또한 서로 열접촉 상태에 있으며, 또한 상기 제어회로에 대하여는 하우징 리드를 가지는 그러한 반도체소자에 있어서, 상기 트랜지스터는 전력 모스페트(MOSFET)이고, 상기 양 반도체소자들은 절연층(3,4)에 의하여 서로 결합되고, 상기 제어회로는, 전력 모스페트(MOSFET)에서 발생하는 설정한계온도에 도달될 때 신호가 발생하게 되는 그런 방식으로, 스위치(T1,T2,T4)와 전기접속된 온도센서(T3)를 포함하고, 상기 하우징 리드중 한 리드는 제어회로의 제어입력(IN)으로서 설치되고, 제어입력(IN)상의 신호는 제어회로를 경유하여 전력 모스페트(MOSFET)에 스위치 연결됨을 특징으로 하는 전력 모스페트(MOSFET)와 제어회로가 통합된 반도체소자.
  2. 제 1 항에 있어서, 상기 전력 모스페트(MOSFET)의 반도체 본체(1)의 주면은 열싱크 부재(13)상에 설치되고, 상기 제어회로의 반도체 본체(2)는 나머지 다른 주면상에 배치됨을 특징으로 하는 전력 모스페트(MOSFET)와 제어회로가 통합된 반도체소자.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제어회로는 자기절연 시모스(C-MOS) 기술을 사용하여 높게 도핑된 반도체 기판(6)상에 설치되고, 상기 전력 반도체 본체(MOSFET)로 부터 떨어진 그 반도체 본체(2)상에는, 상기 반도체 기판(16)과 전기접속된 콘택부(26)가 설치됨을 특징으로 하는 전력 모스페트(MOSFET)와 제어회로가 통합된 반도체소자.
  4. 제 3 항에 있어서, 상기 콘택부(26)는, 상기 반도체 기판(16)과 동일한 도전형으로 높게 도핑된 영역(25)상에 설치됨을 특징으로 하는 전력 모스페트(MOSFET)와 제어회로가 통합된 반도체소자.
KR1019870010532A 1986-09-23 1987-09-23 전력 모스페트(mosfet)와 제어회로가 통합된 반도체소자 KR930009475B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE3632199.0 1986-09-23
DE3632199 1986-09-23
DEP3632199 1986-09-23

Publications (2)

Publication Number Publication Date
KR880004580A KR880004580A (ko) 1988-06-07
KR930009475B1 true KR930009475B1 (ko) 1993-10-04

Family

ID=6310098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870010532A KR930009475B1 (ko) 1986-09-23 1987-09-23 전력 모스페트(mosfet)와 제어회로가 통합된 반도체소자

Country Status (6)

Country Link
US (1) US4947234A (ko)
EP (1) EP0262530B1 (ko)
JP (1) JP2566207B2 (ko)
KR (1) KR930009475B1 (ko)
DE (1) DE3786314D1 (ko)
MY (1) MY102712A (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE8808805U1 (de) * 1988-07-08 1988-09-01 Siemens AG, 1000 Berlin und 8000 München Leistungs-Mosfet mit Temperatursensor
EP0379616A1 (de) * 1989-01-26 1990-08-01 Siemens Aktiengesellschaft Halbleiterbauelement mit übereinander montierten Halbleiterkörpern
JP2876773B2 (ja) * 1990-10-22 1999-03-31 セイコーエプソン株式会社 プログラム命令語長可変型計算装置及びデータ処理装置
DE4108154A1 (de) * 1991-03-14 1992-09-17 Telefunken Electronic Gmbh Elektronische baugruppe und verfahren zur herstellung von elektronischen baugruppen
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
US5170312A (en) * 1991-11-04 1992-12-08 Motorola, Inc. Protection circuit on a lead of a power device
FR2690274B1 (fr) * 1992-04-15 1997-08-22 Motorola Semiconducteurs Boitier pour dispositif a semiconducteur et procede de formation de boitier pour dispositif a semiconducteur.
US6147393A (en) * 1993-05-05 2000-11-14 Ixys Corporation Isolated multi-chip devices
JP2938344B2 (ja) * 1994-05-15 1999-08-23 株式会社東芝 半導体装置
JP3228093B2 (ja) * 1995-06-28 2001-11-12 富士電機株式会社 高耐圧ｉｃ
DE59709662D1 (de) * 1996-05-21 2003-05-08 Infineon Technologies Ag MOSFET mit Temperaturschutz
DE19633920C1 (de) * 1996-08-22 1997-10-09 Siemens Ag Leistungs-Halbleiterschalter
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern
DE19728281C1 (de) * 1997-07-02 1998-10-29 Siemens Ag Zwei-Chip-Leistungs-IC mit verbessertem Kurzschlußverhalten
EP0903780A3 (en) * 1997-09-19 1999-08-25 Texas Instruments Incorporated Method and apparatus for a wire bonded package for integrated circuits
FR2776462B1 (fr) * 1998-03-19 2000-05-19 Schneider Electric Sa Module de composants electroniques de puissance
US6410989B1 (en) * 1999-01-04 2002-06-25 International Rectifier Corporation Chip-scale package
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
US6798061B2 (en) * 1999-11-15 2004-09-28 Koninklijke Philips Electronics N.V. Multiple semiconductor chip (multi-chip) module for use in power applications
JP2001308262A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
JP4146607B2 (ja) 2000-07-28 2008-09-10 三菱電機株式会社 パワーモジュール
DE10038968A1 (de) * 2000-08-10 2002-03-07 Infineon Technologies Ag Schaltungsanordnung mit wenigstens zwei Halbleiterkörpern und einem Kühlkörper
EP1231635A1 (en) * 2001-02-09 2002-08-14 STMicroelectronics S.r.l. Method for manufacturing an electronic power device and a diode in a same package
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP4118143B2 (ja) 2001-05-18 2008-07-16 三洋電機株式会社 電源回路装置
JP4651652B2 (ja) * 2001-05-18 2011-03-16 三洋電機株式会社 電源回路装置
US6649978B2 (en) 2001-06-19 2003-11-18 Koninklijke Philips Electronics N.V. Semiconductor module having multiple semiconductor chips
EP1470586B1 (de) * 2002-01-30 2014-01-15 ebm-papst St. Georgen GmbH & Co. KG Leistungs-halbleiter, und verfahen zu seiner herstellung
KR20030083306A (ko) * 2002-04-20 2003-10-30 삼성전자주식회사 메모리 카드
DE10323007B4 (de) 2003-05-21 2005-10-20 Infineon Technologies Ag Halbleiteranordnung
US20060098363A1 (en) * 2004-11-09 2006-05-11 Fultec Semiconductors, Inc. Integrated transient blocking unit compatible with very high voltages
DE102004056984A1 (de) * 2004-11-25 2006-06-08 Siemens Ag Stromrichteranordnung
US7400047B2 (en) * 2004-12-13 2008-07-15 Agere Systems Inc. Integrated circuit with stacked-die configuration utilizing substrate conduction
US7680622B2 (en) * 2005-04-13 2010-03-16 Freescale Semiconductor, Inc. Protection of an integrated circuit and method thereof
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US20080237824A1 (en) * 2006-02-17 2008-10-02 Amkor Technology, Inc. Stacked electronic component package having single-sided film spacer
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
JP4858290B2 (ja) * 2006-06-05 2012-01-18 株式会社デンソー 負荷駆動装置
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device
US20080128879A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Film-on-wire bond semiconductor device
US8405200B2 (en) * 2007-05-29 2013-03-26 Kyocera Corporation Electronic-component-housing package and electronic device
JP4940064B2 (ja) 2007-08-28 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
US7884444B2 (en) * 2008-07-22 2011-02-08 Infineon Technologies Ag Semiconductor device including a transformer on chip
JP2010171169A (ja) * 2009-01-22 2010-08-05 Sanken Electric Co Ltd 半導体モジュール及びその制御方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53128281A (en) * 1977-04-15 1978-11-09 Hitachi Ltd Insulated gate field effect type semiconductor device for large power
US4314270A (en) * 1977-12-02 1982-02-02 Mitsubishi Denki Kabushiki Kaisha Hybrid thick film integrated circuit heat dissipating and grounding assembly
FR2507353B1 (fr) * 1981-06-05 1985-08-30 Cepe Cellule de couplage thermique entre un element calorifique et un element thermo-sensible et enceinte thermostatee pour cristal piezo-electrique comportant une telle cellule
US4500905A (en) * 1981-09-30 1985-02-19 Tokyo Shibaura Denki Kabushiki Kaisha Stacked semiconductor device with sloping sides
FR2515428A1 (fr) * 1981-10-27 1983-04-29 Thomson Csf Boitier comportant au moins deux circuits integres
JPS59202658A (ja) * 1983-05-02 1984-11-16 Hitachi Ltd Ｍｏｓ形半導体集積回路
JPS6070752A (ja) * 1983-09-26 1985-04-22 Fujitsu Ltd 半導体装置の製造方法
JPS60202658A (ja) * 1984-03-26 1985-10-14 Shin Kobe Electric Mach Co Ltd リチウム−オキシハライド電池の端子の封口方法
EP0208970B1 (de) * 1985-07-09 1990-05-23 Siemens Aktiengesellschaft MOSFET mit Temperaturschutz
DD240807A1 (de) * 1985-09-03 1986-11-12 Elektroprojekt Anlagenbau Veb Verfahren zur ueberwachung von elektrischen antrieben
US4667265A (en) * 1985-12-20 1987-05-19 National Semiconductor Corporation Adaptive thermal shutdown circuit
US4730228A (en) * 1986-03-21 1988-03-08 Siemens Aktiengesellschaft Overtemperature detection of power semiconductor components

Also Published As

Publication number Publication date
JPS6387758A (ja) 1988-04-19
MY102712A (en) 1992-09-30
EP0262530B1 (de) 1993-06-23
KR880004580A (ko) 1988-06-07
US4947234A (en) 1990-08-07
DE3786314D1 (de) 1993-07-29
EP0262530A1 (de) 1988-04-06
JP2566207B2 (ja) 1996-12-25

Similar Documents

Publication Publication Date Title
KR930009475B1 (ko) 전력 모스페트(mosfet)와 제어회로가 통합된 반도체소자
US5726481A (en) Power semiconductor device having a temperature sensor
JP2521783B2 (ja) 半導体装置およびその製造方法
EP0892438B1 (en) Solid-state relay
US5221850A (en) Conductivity-modulating mosfet
US5389813A (en) Power semiconductor device with temperature sensor
US20170309739A1 (en) Semiconductor Device Having First and Second Circuits Integrated in a Semiconductor Body
JPS61182264A (ja) 縦型ｍｏｓトランジスタ
US4712124A (en) Complementary lateral insulated gate rectifiers with matched "on" resistances
JPS6218750A (ja) 半導体装置
KR950010112A (ko) 반도체 보호회로 및 그 장치
US6906399B2 (en) Integrated circuit including semiconductor power device and electrically isolated thermal sensor
US5128823A (en) Power semiconductor apparatus
US5583367A (en) Monolithic integrated sensor circuit in CMOS technology
US6088208A (en) Electronic device, electronic switching apparatus including the same, and production method thereof
KR910009041B1 (ko) 절연게이트 반도체장치
EP0323843A2 (en) Multi-output vertical type power semiconductor device
JP2001284589A (ja) 制御回路内蔵絶縁ゲート半導体装置
US6809393B1 (en) Level shifter
US5466959A (en) Semiconductor device for influencing the breakdown voltage of transistors
JP2002222953A (ja) 半導体装置
US8044652B2 (en) Constant current control circuit
JP2006100690A (ja) パワートランジスタ温度保護装置
US6677644B2 (en) Semiconductor integrated circuit having low voltage and high voltage transistors
JP2713496B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030929

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee