KR20030083306A - 메모리 카드 - Google Patents
메모리 카드 Download PDFInfo
- Publication number
- KR20030083306A KR20030083306A KR1020020021786A KR20020021786A KR20030083306A KR 20030083306 A KR20030083306 A KR 20030083306A KR 1020020021786 A KR1020020021786 A KR 1020020021786A KR 20020021786 A KR20020021786 A KR 20020021786A KR 20030083306 A KR20030083306 A KR 20030083306A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- chip
- card
- chips
- memory card
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Abstract
본 발명은 메모리 소자와 제어 소자를 포함하여 구성되어 외부 저장 매체로 사용되는 메모리 카드(Memory Card)에 관한 것이다. 본 발명의 메모리 카드는, 카드 기판과, 그 카드 기판 상에 적층 실장된 적어도 하나 이상의 메모리 칩과, 그 메모리 칩 상에 실장된 제어 칩과, 메모리 칩들과 제어 칩 및 카드 기판을 전기적으로 연결시키는 본딩와이어와, 카드 기판의 메모리 칩 주변에 부착된 수동 소자, 및 칩들과 본딩와이어 및 수동 소자를 봉지시키는 몰딩 부를 포함하는 것을 특징으로 한다. 이에 따르면, 메모리 소자와 제어 소자의 수직적 배치에 따라 크기가 크게 줄어들 수 있고 적층되는 메모리 소자의 수를 증가시켜 용량 증가에 대응할 수 있으며, 칩 상태의 실장에 의해 두께 증가가 최소화될 수 있다. 따라서, 소형의 메모리 카드를 얻을 수 있다. 또한, 별도로 덮개를 부착시키는 공정이 필요 없이 한 번의 몰딩만으로 봉지를 완료할 수 있기 때문에 공정의 중복과 재료비 상승을 방지할 수 있다.
Description
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 메모리 소자와 제어 소자를 포함하여 구성되어 외부 저장 매체로 사용되는 메모리 카드에 관한 것이다.
모바일(mobile) 제품의 발전과 더불어 메모리 소자의 응용 처도 이에 합당한 분야로 확대되기 시작하였다. 그 중 특히 메모리 카드 분야의 발전이 앞으로 크게 기대되어 반도체 사업의 새로운 분야로 비중이 확대될 전망이다. 현재, 인터넷의 발전과 함께 소프트웨어의 저작권 보호를 위해 제도적 장치를 마련하고 있고, 메모리 카드도 보안성을 갖는 기능성 보완이 가미되어 여러 가지 형태를 띄기 시작하였다.
현재 멀티 미디어의 데이터 저장용으로서 소형이면서 경량화를 실현한 여러 가지의 메모리 카드가 제공되고 있다. 예를 들면, 메모리 소자와 제어 소자를 인쇄회로기판 또는 서브스트레이트의 카드 기판에 탑재하고 와이어 본딩을 이용하여 전기적인 연결을 이루며 몰딩(molding)과 캡핑(capping)에 의해 내부 소자들이 보호되도록 구성하여 적은 수의 신호로 호스트 장치와 인터페이스가 가능하게 하는 것을 특징으로 하는 멀티 미디어 카드(Multi Media Card; MMC)가 제공되고 있다. 이에 대한 종래 기술을 소개하기로 한다.
도 1은 종래 기술에 따른 메모리 카드의 평면도이고, 도 2a 내지 도 2c는 종래 기술에 따른 메모리 카드의 예들을 나타낸 단면도들이다.
종래 기술에 따른 메모리 카드(110)는 외형상 도 1과 같이 카드 기판(120)에 메모리 소자(111)와 제어 소자(115)가 실장되어 봉지되는 구조이며, 내부 구조에 따라 보통 3가지 형태를 갖는다. 도 2a와 같이 패키지 상태의 메모리 소자(211)와 제어 소자(215) 및 수동 소자(217)들이 카드 기판(221)에 실장되어 덮개(243)로 봉지된 형태의 메모리 카드(210)와, 도 2b와 같이 칩 상태의 메모리 소자(311)가 카드 기판(321)에 실장되어 본딩와이어(325)에 의해 연결되어 몰딩 부(341)에 의해 보호되고 패키지 형태의 제어 소자(315)가 실장되며 수동 소자(317)를 포함하여 전체적으로 덮개(343)에 의해 봉지되어 보호되는 형태의 메모리 카드(310), 및 도 2c와 같이 칩 상태의 메모리 소자(411)와 제어 소자(415)가 카드 기판(421)에 실장되어 본딩와이어(425a,425b)에 의해 연결되고 메모리 소자(411)와 제어 소자(415)가 수동 소자(417)와 더불어 몰딩 부(441)와 덮개(443)에 의해 2중으로 보호되는 형태의 메모리 카드(410) 등의 3가지 형태이다.
전술한 실시예들에서와 같이 종래 메모리 카드는 메모리 소자와 제어 소자가 칩 또는 패키지의 어느 한 형태로 실장되며 카드 기판 상에 평면적으로 배치된다. 메모리 소자와 제어 소자는 패키지 형태의 경우 표면 실장(SMD; surface mount die) 방식으로 실장되고 칩 형태의 경우 와이어본딩에 의해 카드 기판의 회로와 연결된다. 어떤 형태이든 각각의 소자들은 최종적으로 덮개로 캡핑(capping)이 되어 물리적 및 화학적인 외부환경으로부터의 동작에 대한 신뢰성이 확보된다.
그리고, 종래 기술에 따른 메모리 카드는, 먼저 준비된 카드 기판 상에 칩 또는 패키지 형태의 메모리 소자와 제어 소자를 실장하는 단계와, 소자들을 덮개로 봉지하는 캡핑 단계를 거쳐 제조된다. 패키지 형태의 경우 실장이 표면실장 방식으로 간단하게 이루어지며 칩 형태의 경우 실장 후에 와이어본딩 공정과 부분적인 몰딩이 캡핑에 선행된다.
그러나, 전술한 종래 기술에 따른 메모리 카드는 메모리 소자와 제어 소자 및 수동 소자의 평면적인 배치에 따라 용량 증가와 크기의 축소에 한계가 있었다.또한, 덮개 부착과 몰딩을 병행함으로써 공정의 중복과 재료비 상승을 초래하였다.
본 발명의 목적은 용량 증가와 크기가 축소의 한계를 극복할 수 있는 메모리 카드를 제공하고자 하는 데에 있다.
또한, 본 발명의 다른 목적은 덮개 부착 공정을 생략하여 제조 공정 수를 단축할 수 있는 메모리 카드를 제공하고자 하는 데에 있다.
도 1은 종래 기술에 따른 메모리 카드의 평면도,
도 2a 내지 도 2c는 종래 기술에 따른 메모리 카드의 예들을 나타낸 단면도.
도 3은 본 발명에 따른 메모리 카드의 실시예를 나타낸 평면도.
도 4a 내지 도 4f는 본 발명에 따른 메모리 카드의 제조 공정도.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 메모리 카드11,13; 메모리 칩
12,14; 본딩패드15; 제어 칩
17; 수동 소자21; 카드 기판
25; 본딩 와이어31; 접착제
33,35; 접착수단41; 몰딩부
이와 같은 목적을 달성하기 위한 본 발명에 따른 메모리 카드는, 카드 기판과, 그 카드 기판 상에 적층 실장된 적어도 하나 이상의 메모리 칩과, 그 메모리 칩 상에 실장된 제어 칩과, 메모리 칩들과 제어 칩 및 카드 기판을 전기적으로 연결시키는 본딩와이어와, 카드 기판의 메모리 칩 주변에 부착된 수동 소자, 및 칩들과 본딩와이어 및 수동 소자를 봉지시키는 몰딩 부를 포함하는 것을 특징으로 한다.
메모리 칩들과 상기 제어 칩의 사이에 본딩와이어의 공간을 확보하는 접착수단이 개재된 것이 바람직하며, 메모리 칩들은 동종의 반도체 칩이 바람직하다. 메모리 칩들로서 모두 에지패드형 반도체 칩을 적용하면 본딩와이어의 길이가 짧아질 수 있어 더욱 바람직하다.
이하 첨부 도면을 참조하여 본 발명에 따른 메모리 카드를 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 메모리 카드의 실시예를 나타낸 평면도이고 도 4a 내지 도 4f는 본 발명에 따른 메모리 카드의 제조 공정도이다.
도 3과 도 4f에 도시된 본 발명에 따른 메모리 카드(10)는, 2개의 메모리 칩(11,13)이 적층되어 소정의 회로가 형성된 카드 기판(21) 상에 실장되어 있고, 상부에 위치한 메모리 칩(13) 상에 1개의 제어 칩(15)이 부착되어 있으며, 수동 소자(17)가 메모리 칩 주변에 실장되어 있는 구조이다. 여기서, 하부 메모리 칩(11)과 상부 메모리 칩(13)은 동종의 반도체 칩으로서 본딩패드(12,14)가 칩 가장자리에 배치된 에지패드형 반도체 칩이다.
하부에 위치한 메모리 칩(11)은 카드 기판(21) 상에 일반적인 칩 실장에 사용되는 접착제(31)로 부착되며 상부에 위치한 메모리 칩(13)은 하부에 위치한 메모리 칩(11)으로부터 일정 높이에 위치할 수 있도록 소정 두께의 접착수단(33)에 의해 부착된다. 제어 칩(15)은 상부에 위치한 메모리 칩(13) 상에 역시 소정 두께의 접착수단(35)에 의해 부착되어 있다. 상부에 위치한 메모리 칩(15)은 하부에 위치한 메모리 칩(11)의 상면에 부착되고, 제어 칩(15)은 상부에 위치한 메모리 칩(13)의 상면에 부착된다. 여기서, 접착수단(33,35)은 소정 두께의 접착제나 스페이서 등 다양하게 적용될 수 있다. 스페이서는 두께 확보를 위한 베이스 층과 그 상하로 접착층이 마련된 형태나, 일정 두께를 가지면서 접착력을 갖는 형태의 것 등이 여러 가지 형태의 것이 적용될 수 있다.
메모리 칩들(11,13)과 제어 칩(15)은 본딩와이어(25)에 의해 카드 기판(21) 및 칩들(11,13,15) 사이의 전기적인 연결이 이루어진다. 본딩와이어(25)의 와이어루프 높이는 접착수단(33,35)에 의해 확보된다. 한편, 메모리 칩들(11,13)과 제어칩(15)과 수동 소자(17) 및 본딩와이어(25)를 포함하여 카드 기판(21)의 상부 전체가 에폭시 몰딩 컴파운드(epoxy molding compound)와 같은 수지 봉지재로 형성되는 몰딩 부(41)에 의해 물리적 및 화학적인 외부환경으로부터 보호된다.
본 발명의 실시예와 같은 메모리 카드는, 도 4a와 같이 준비된 카드 기판(21)에 도 4b와 같이 수동 소자(17)를 실장한 후에 도 4c와 같이 메모리 칩(11)을 접착제(31)로 실장하여 와이어본딩을 진행하고, 도 4d와 같이 다른 메모리 칩(13)을 소정 두께의 접착 수단(33)을 개재하여 실장하고 와이어 본딩을 진행하여 메모리 칩들(11,13)에 대한 실장을 완료한 후에, 도 4e와 같이 제어 칩(15)을 상부에 위치한 메모리 칩(13)의 상면에 소정 두께의 접착수단(35)을 개재하여 실장하고 와이어본딩을 진행하여 제어 칩(15)에 대한 실장을 완료하고, 도 5와 같이 수동 소자(17)와 메모리 칩들(11,13) 및 제어 칩(15)의 실장이 완료된 상태에서 전체적인 몰딩을 진행하여 카드 기판 상부를 덮는 몰딩 부(41)를 형성하여 제조될 수 있다.
전술한 실시예에서와 같이 본 발명에 따른 메모리 카드는, 칩 형태의 메모리 소자와 제어 소자가 적층되는 형태로서 수평적 배치가 아닌 수직적 배치를 갖는다. 따라서, 종래에 비해 용량 증가 및 크기 감소에 유리하다. 예를 들어 종래 32㎜×24㎜ 크기의 메모리 카드의 경우 18㎜×24㎜ 크기로 ½ 작아진다. 더욱이, 실장되는 소자들은 패키지 상태가 아닌 칩 상태로 실장되어 두께 증가가 최소화된다.
그리고, 본 발명에 따른 메모리 카드는 에지패드형 메모리 칩을 채택하여 본딩와이어의 길이를 최소화함으로써 와이어본딩에 대한 신뢰성이 확보된다. 접착수단을 개재하여 본딩와이어의 와이어루프 높이가 확보되며 이종 또는 동종인 복수의 메모리 칩의 적층이 가능하다. 특히, 메모리 칩들과 제어 칩 및 수동 소자 등이 별도의 덮개 없이 몰딩 부로 보호되어 덮개 부착을 위한 별도의 공정이 필요하지 않다.
이상과 같은 본 발명에 따른 메모리 카드에 의하면, 메모리 소자와 제어 소자의 수직적 배치에 따라 크기가 크게 줄어들 수 있고 적층되는 메모리 소자의 수를 증가시켜 용량 증가에 대응할 수 있으며, 칩 상태의 실장에 의해 두께 증가가 최소화될 수 있다. 따라서, 소형의 메모리 카드를 얻을 수 있다. 또한, 별도로 덮개를 부착시키는 공정이 필요 없이 한 번의 몰딩만으로 봉지를 완료할 수 있기 때문에 공정의 중복과 재료비 상승을 방지한다.
Claims (4)
- 카드 기판;상기 카드 기판 상에 적층 실장된 적어도 하나 이상의 메모리 칩;상기 메모리 칩 상에 실장된 제어 칩;상기 칩들과 상기 카드 기판을 전기적으로 연결시키는 본딩와이어;상기 카드 기판의 메모리 칩 주변에 부착된 수동 소자; 및상기 칩들과 상기 본딩와이어 및 수동 소자를 봉지시키는 몰딩 부;를 포함하는 메모리 카드.
- 제1항에 있어서, 상기 메모리 칩들과 상기 제어 칩의 사이에 본딩와이어의 공간을 확보하는 접착수단이 개재된 것을 특징으로 하는 메모리 카드.
- 제1항에 있어서, 상기 메모리 칩들은 동종의 반도체 칩인 것을 특징으로 하는 메모리 카드.
- 제1항에 있어서, 상기 메모리 칩들은 에지패드형 반도체 칩인 것을 특징으로 하는 메모리 카드.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020021786A KR20030083306A (ko) | 2002-04-20 | 2002-04-20 | 메모리 카드 |
US10/355,448 US6943438B2 (en) | 2002-04-20 | 2003-01-31 | Memory card having a control chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020021786A KR20030083306A (ko) | 2002-04-20 | 2002-04-20 | 메모리 카드 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030083306A true KR20030083306A (ko) | 2003-10-30 |
Family
ID=29208745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020021786A KR20030083306A (ko) | 2002-04-20 | 2002-04-20 | 메모리 카드 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6943438B2 (ko) |
KR (1) | KR20030083306A (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100695864B1 (ko) * | 2004-10-07 | 2007-03-19 | 어드밴스드 플래시 메모리 카드 테크놀로지 씨오.,엘티디 | 메모리 카드 구조 및 그 제조 방법 |
KR100695863B1 (ko) * | 2004-10-07 | 2007-03-20 | 어드밴스드 플래시 메모리 카드 테크놀로지 씨오.,엘티디 | 메모리 카드 구조 및 그 제조 방법 |
KR100728529B1 (ko) * | 2006-03-13 | 2007-06-14 | 하나 마이크론(주) | 시스템 인 패키지 |
US7663903B2 (en) | 2006-11-24 | 2010-02-16 | Samsung Electronics Co., Ltd. | Semiconductor memory device having improved voltage transmission path and driving method thereof |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1576589A4 (en) * | 2002-11-18 | 2006-06-07 | Storcard Inc | SECURE TRANSACTION CARD WITH HIGH VOLUME OF STORAGE |
US20050098904A1 (en) * | 2003-11-10 | 2005-05-12 | Pierre Liu | Transparent small memory card |
US20050194698A1 (en) * | 2004-03-03 | 2005-09-08 | St Assembly Test Service Ltd. | Integrated circuit package with keep-out zone overlapping undercut zone |
US7601563B2 (en) * | 2005-06-10 | 2009-10-13 | Kingston Technology Corporation | Small form factor molded memory card and a method thereof |
US20070164428A1 (en) * | 2006-01-18 | 2007-07-19 | Alan Elbanhawy | High power module with open frame package |
TWI309836B (en) * | 2006-08-21 | 2009-05-11 | Realtek Semiconductor Corp | A memory card reader controller with spread spectrum clock |
US20080088005A1 (en) * | 2006-10-16 | 2008-04-17 | Powertech Technology Inc. | SIP package with small dimension |
TWI481002B (zh) * | 2012-06-26 | 2015-04-11 | 矽品精密工業股份有限公司 | 具堆疊結構之封裝件及其製法 |
US20140233166A1 (en) * | 2013-02-19 | 2014-08-21 | Norman E. O'Shea | Flexible powered cards and devices, and methods of manufacturing flexible powered cards and devices |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5323060A (en) * | 1993-06-02 | 1994-06-21 | Micron Semiconductor, Inc. | Multichip module having a stacked chip arrangement |
KR19990069509A (ko) * | 1998-02-10 | 1999-09-06 | 구본준 | 적층형 메모리모듈 디바이스 및 그것을 이용한 메모리모듈 제조방법 |
JP2001217383A (ja) * | 2000-01-31 | 2001-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
KR20020029251A (ko) * | 2000-10-12 | 2002-04-18 | 마이클 디. 오브라이언 | 반도체패키지 및 그 제조 방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2566207B2 (ja) * | 1986-09-23 | 1996-12-25 | シーメンス、アクチエンゲゼルシヤフト | 半導体デバイス |
US5012323A (en) * | 1989-11-20 | 1991-04-30 | Micron Technology, Inc. | Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe |
JP2876773B2 (ja) * | 1990-10-22 | 1999-03-31 | セイコーエプソン株式会社 | プログラム命令語長可変型計算装置及びデータ処理装置 |
US6271598B1 (en) * | 1997-07-29 | 2001-08-07 | Cubic Memory, Inc. | Conductive epoxy flip-chip on chip |
US6351028B1 (en) * | 1999-02-08 | 2002-02-26 | Micron Technology, Inc. | Multiple die stack apparatus employing T-shaped interposer elements |
JP3822768B2 (ja) * | 1999-12-03 | 2006-09-20 | 株式会社ルネサステクノロジ | Icカードの製造方法 |
US6503776B2 (en) * | 2001-01-05 | 2003-01-07 | Advanced Semiconductor Engineering, Inc. | Method for fabricating stacked chip package |
DE10136655C1 (de) * | 2001-07-20 | 2002-08-01 | Optosys Technologies Gmbh | Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben |
JP4126891B2 (ja) * | 2001-08-03 | 2008-07-30 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US6843421B2 (en) * | 2001-08-13 | 2005-01-18 | Matrix Semiconductor, Inc. | Molded memory module and method of making the module absent a substrate support |
US6731011B2 (en) * | 2002-02-19 | 2004-05-04 | Matrix Semiconductor, Inc. | Memory module having interconnected and stacked integrated circuits |
US6800930B2 (en) * | 2002-07-31 | 2004-10-05 | Micron Technology, Inc. | Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies |
TW200409037A (en) * | 2002-11-29 | 2004-06-01 | Scientek Corp | Card-type electronic device in packaging form and the manufacturing method thereof |
-
2002
- 2002-04-20 KR KR1020020021786A patent/KR20030083306A/ko not_active Application Discontinuation
-
2003
- 2003-01-31 US US10/355,448 patent/US6943438B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5323060A (en) * | 1993-06-02 | 1994-06-21 | Micron Semiconductor, Inc. | Multichip module having a stacked chip arrangement |
KR19990069509A (ko) * | 1998-02-10 | 1999-09-06 | 구본준 | 적층형 메모리모듈 디바이스 및 그것을 이용한 메모리모듈 제조방법 |
JP2001217383A (ja) * | 2000-01-31 | 2001-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
KR20020029251A (ko) * | 2000-10-12 | 2002-04-18 | 마이클 디. 오브라이언 | 반도체패키지 및 그 제조 방법 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100695864B1 (ko) * | 2004-10-07 | 2007-03-19 | 어드밴스드 플래시 메모리 카드 테크놀로지 씨오.,엘티디 | 메모리 카드 구조 및 그 제조 방법 |
KR100695863B1 (ko) * | 2004-10-07 | 2007-03-20 | 어드밴스드 플래시 메모리 카드 테크놀로지 씨오.,엘티디 | 메모리 카드 구조 및 그 제조 방법 |
KR100728529B1 (ko) * | 2006-03-13 | 2007-06-14 | 하나 마이크론(주) | 시스템 인 패키지 |
US7663903B2 (en) | 2006-11-24 | 2010-02-16 | Samsung Electronics Co., Ltd. | Semiconductor memory device having improved voltage transmission path and driving method thereof |
US7924592B2 (en) | 2006-11-24 | 2011-04-12 | Samsung Electronics Co., Ltd. | Semiconductor memory device having improved voltage transmission path and driving method thereof |
US8174860B2 (en) | 2006-11-24 | 2012-05-08 | Samsung Electronics Co., Ltd. | Semiconductor memory device having improved voltage transmission path and driving method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20030197261A1 (en) | 2003-10-23 |
US6943438B2 (en) | 2005-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8232631B2 (en) | Semiconductor packing having offset stack structure | |
US6445064B1 (en) | Semiconductor device | |
TW516194B (en) | Wiring substrate, semiconductor device and package stack semiconductor device | |
CN202205748U (zh) | 半导体存储装置 | |
KR100477020B1 (ko) | 멀티 칩 패키지 | |
US8525329B2 (en) | Component stacking for integrated circuit electronic package | |
JPH11135713A (ja) | 半導体モジュール | |
JP2003124433A (ja) | マルチチップパッケージ | |
TWM338433U (en) | Multi-chip package structure | |
US20070278639A1 (en) | Semiconductor Device Stack and Method for Its Production | |
CN101199052A (zh) | 封装逻辑和存储器集成电路 | |
KR20030083306A (ko) | 메모리 카드 | |
US8492885B2 (en) | Semiconductor storage device and manufacturing method thereof | |
US20140374901A1 (en) | Semiconductor package and method of fabricating the same | |
US20030015803A1 (en) | High-density multichip module and method for manufacturing the same | |
US6963135B2 (en) | Semiconductor package for memory chips | |
CN100559582C (zh) | 芯片堆栈封装结构及其制造方法 | |
KR20140148273A (ko) | 반도체 패키지 및 그 제조 방법 | |
US20070164404A1 (en) | Semiconductor package | |
KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
CN112614830A (zh) | 一种封装模组及电子设备 | |
KR20000040586A (ko) | 회로배선이 형성된 기판을 갖는 멀티 칩 패키지 | |
US20220270997A1 (en) | Semiconductor package | |
JP2008130075A (ja) | メモリカードパッケージ構造、及び、その製作方法 | |
KR20080016124A (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |