JPS6387758A - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JPS6387758A JPS6387758A JP62234682A JP23468287A JPS6387758A JP S6387758 A JPS6387758 A JP S6387758A JP 62234682 A JP62234682 A JP 62234682A JP 23468287 A JP23468287 A JP 23468287A JP S6387758 A JPS6387758 A JP S6387758A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- control circuit
- semiconductor
- power mosfet
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 239000000758 substrate Substances 0.000 claims description 25
- 239000010410 layer Substances 0.000 claims description 17
- 238000001816 cooling Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 5
- 239000012790 adhesive layer Substances 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000013021 overheating Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electronic Switches (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Ignition Installations For Internal Combustion Engines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、パワーMOSFETとこのMOSFETの
制御のための集積された制御回路とを備えた半導体デバ
イスに関する。
制御のための集積された制御回路とを備えた半導体デバ
イスに関する。
[従来の技術]
かかる半導体デバイスは種々の名称、例えば「スマート
(S層art)FETJのような名称で市販されている
。その際制御回路とパワーMOSFETとは同一の半導
体基体上に集積されている。しかしながらかかるデバイ
スは、パワーMOSFETを制御回路と同様に複雑な技
術で製造しなければならないという欠点を有する。更に
同一面上にあるときには、従来製造されたパワーMOS
FETに比べて明らかに高いドレーン・ソース間抵抗を
生じる。更に同−半導体基体上での集積により、パワ一
部分の十分な冷却の理由から必要とされるよりも多くの
取り付は面を要 □する。
(S層art)FETJのような名称で市販されている
。その際制御回路とパワーMOSFETとは同一の半導
体基体上に集積されている。しかしながらかかるデバイ
スは、パワーMOSFETを制御回路と同様に複雑な技
術で製造しなければならないという欠点を有する。更に
同一面上にあるときには、従来製造されたパワーMOS
FETに比べて明らかに高いドレーン・ソース間抵抗を
生じる。更に同−半導体基体上での集積により、パワ一
部分の十分な冷却の理由から必要とされるよりも多くの
取り付は面を要 □する。
[発明が解決しようとする問題点]
この発明は、頭記の半導体デバイスの製造技術を簡易化
し、かつ取り付けのための所要面積を減少することを目
的とする。
し、かつ取り付けのための所要面積を減少することを目
的とする。
[問題点を解決するための手段]
この目的はこの発明に基づき、集払された制御回路が別
の半導体基体の中に集積され、この半導体基体がパワー
MOSFETの半導体基体の一生面上に配置され、相互
に絶縁層を介して機械的に結合されていることにより達
成される。
の半導体基体の中に集積され、この半導体基体がパワー
MOSFETの半導体基体の一生面上に配置され、相互
に絶縁層を介して機械的に結合されていることにより達
成される。
この発明の実施態様は特許請求の範囲第2項以下に記載
されている。
されている。
[実施例]
次にこの発明に基づく半導体デバイスの二つの実施例を
示す図面により、この発明の詳細な説明する。
示す図面により、この発明の詳細な説明する。
第1図及び第2図において、パワーMOSFETは半導
体基体1内に形成され、その−上面上には別の半導体基
体2が配置され、その中に制御回路が集積されている。
体基体1内に形成され、その−上面上には別の半導体基
体2が配置され、その中に制御回路が集積されている。
半導体基体2は半導体基体1より小さい面を有する。半
導体基体2は半導体基体1に対して絶縁層3により電気
的に絶縁され、接着剤層4により半導体基体1に機械的
に結合されている。絶縁層3は例えば窒化シリコンSi
3egから成り、層4は絶縁性接着剤から成る。
導体基体2は半導体基体1に対して絶縁層3により電気
的に絶縁され、接着剤層4により半導体基体1に機械的
に結合されている。絶縁層3は例えば窒化シリコンSi
3egから成り、層4は絶縁性接着剤から成る。
絶縁層3は半導体基体2又は半導体基体lの構成部分と
することもできる。後者の場合には接着剤層は絶縁層3
と半導体基体2との間に置かれる。
することもできる。後者の場合には接着剤層は絶縁層3
と半導体基体2との間に置かれる。
しかしながら絶縁層3を絶縁箔として構成し両手導体基
体に接着することもまた可能である。
体に接着することもまた可能である。
半導体基体1と2から構成されたユニットは冷却体13
上に固定されている。固定のために半導体基体1と冷却
体13との間に存在する層12が用いられる0層12は
例えば導電性の接着剤である。制御回路は、半導体基体
2の上面上に配置された電極7により導線9を介してケ
ース端子10に電気的に結合されている。制御回路は、
制御回路の出力端SをパワーFETのゲート電極6に結
合する導線14を介して、パワーFETを制御する。パ
ワーFETのソース電極は電極8と二つの導線9とを介
してケース端子5ource及び制御回路に結合されて
いる。
上に固定されている。固定のために半導体基体1と冷却
体13との間に存在する層12が用いられる0層12は
例えば導電性の接着剤である。制御回路は、半導体基体
2の上面上に配置された電極7により導線9を介してケ
ース端子10に電気的に結合されている。制御回路は、
制御回路の出力端SをパワーFETのゲート電極6に結
合する導線14を介して、パワーFETを制御する。パ
ワーFETのソース電極は電極8と二つの導線9とを介
してケース端子5ource及び制御回路に結合されて
いる。
半導体基体1と2上の電極の位置は定められた箇所に拘
束されてはおらず、電極は半導体基体の面上に別の状態
で配置することもできる。半導体デバイスは接地のため
のケース端子GNDを有する。このケース端子は半導体
基体2に結合されている。なぜならば制御回路を給電電
圧に結合しなければならないからである。第2のケース
端子INは制御入力端として用いられる。制御入力端I
Nに加わる信号は制御回路を介してパワーFETをオン
する。第3のケース端子VODは制御回路に対し給電電
圧を供給するために用いられ、かつ冷却体13に直接結
合されている。ケース端子STは例えば過電流、過熱、
過電圧、負荷欠落などのような故障の遠隔表示に用いら
れる。ケース端子5ourceにはパワーFETのため
のソース電圧が供給される。
束されてはおらず、電極は半導体基体の面上に別の状態
で配置することもできる。半導体デバイスは接地のため
のケース端子GNDを有する。このケース端子は半導体
基体2に結合されている。なぜならば制御回路を給電電
圧に結合しなければならないからである。第2のケース
端子INは制御入力端として用いられる。制御入力端I
Nに加わる信号は制御回路を介してパワーFETをオン
する。第3のケース端子VODは制御回路に対し給電電
圧を供給するために用いられ、かつ冷却体13に直接結
合されている。ケース端子STは例えば過電流、過熱、
過電圧、負荷欠落などのような故障の遠隔表示に用いら
れる。ケース端子5ourceにはパワーFETのため
のソース電圧が供給される。
この装置はいわゆる高電位側スイッチであり、このスイ
ッチでは負荷がパワーMOSFETのソース電極と大地
との間にvc続され、ドレーン電極はVDDに接続され
ている。
ッチでは負荷がパワーMOSFETのソース電極と大地
との間にvc続され、ドレーン電極はVDDに接続され
ている。
第3図では低電位側スイッチが示され、このスイッチで
は負荷はVOOとパワーMOSFETのドレーン電極と
の間に接続され、ソース電極は接地される。符号は第2
図の符号に対応している。
は負荷はVOOとパワーMOSFETのドレーン電極と
の間に接続され、ソース電極は接地される。符号は第2
図の符号に対応している。
第2図に示す装置と異なって、この装置は端子5our
ceを有せず端子Drainを有し、この端子はただ冷
却体13に結合されているだけである。
ceを有せず端子Drainを有し、この端子はただ冷
却体13に結合されているだけである。
第4図には集積された制御回路を通る断面が著しく簡略
化した形で示されている。パワーMOSFETの半導体
基体1と半導体デバイスの残りの部分とは切断図示され
ていない、制御回路はそれ自体周知の方法で自己絶縁形
0MO3技術により製造されている。一般にかなり複雑
な構造の代わ ”りに、ここでは集積された相補形
の二つの横形MOSFETだけが示されている。半導体
基体2は強くn形にドープされた基板16上に構成され
ている。基板16には弱くn形にドープされたエピタキ
シャル層17が隣接している。この層17の中にはp形
にドープされた井戸が埋め込まれている。井戸18の中
にはn形にドープされたソース領域19とn形にドープ
されたドレーン領域20とが埋め込まれている。この横
形nチャネルFETはゲート電極21を介して制御され
る。更に領域17の中にはp形にドープされたソース領
域22とp形にドープされたドレーン領域23とが埋め
込まれている。この横形pチャネルFETはゲート電極
24により制御される0図示され説明のために最も必要
な構成部分に限定された制御回路を電気的に冷却体に結
合するために、パワーMOSFETと反対側のその主面
に強くn形にドープされた領域25が埋め込まれている
。この領域は電極26を備えケース端子VDDに結合さ
れている。その際領域25と制御回路の集積された素子
との間の間隔は領域17の厚さより数倍大きい、端子V
DDに給電電圧が印加されると、領域17にも給電電圧
が加わり、領域18と17との間に存在するpn接合と
領域22.23と17との間に存在するpn接合とが、
阻止方向にバイアス電圧を加えられる。それにより制御
回路の両MOSFETは電気的に相互に分離される。
化した形で示されている。パワーMOSFETの半導体
基体1と半導体デバイスの残りの部分とは切断図示され
ていない、制御回路はそれ自体周知の方法で自己絶縁形
0MO3技術により製造されている。一般にかなり複雑
な構造の代わ ”りに、ここでは集積された相補形
の二つの横形MOSFETだけが示されている。半導体
基体2は強くn形にドープされた基板16上に構成され
ている。基板16には弱くn形にドープされたエピタキ
シャル層17が隣接している。この層17の中にはp形
にドープされた井戸が埋め込まれている。井戸18の中
にはn形にドープされたソース領域19とn形にドープ
されたドレーン領域20とが埋め込まれている。この横
形nチャネルFETはゲート電極21を介して制御され
る。更に領域17の中にはp形にドープされたソース領
域22とp形にドープされたドレーン領域23とが埋め
込まれている。この横形pチャネルFETはゲート電極
24により制御される0図示され説明のために最も必要
な構成部分に限定された制御回路を電気的に冷却体に結
合するために、パワーMOSFETと反対側のその主面
に強くn形にドープされた領域25が埋め込まれている
。この領域は電極26を備えケース端子VDDに結合さ
れている。その際領域25と制御回路の集積された素子
との間の間隔は領域17の厚さより数倍大きい、端子V
DDに給電電圧が印加されると、領域17にも給電電圧
が加わり、領域18と17との間に存在するpn接合と
領域22.23と17との間に存在するpn接合とが、
阻止方向にバイアス電圧を加えられる。それにより制御
回路の両MOSFETは電気的に相互に分離される。
制御回路はいわゆる接合絶縁技術で構成することもでき
、この技術ではエピタキシャル層の中に埋め込まれた種
々の機能の部分が、逆の形にトークされた領域にまで達
する深い強く逆の形にドープされた領域により相互に分
離される。各機能単位を基板の中の絶縁材料により絶縁
された井戸の中に埋め込むことにより、制御回路の個々
の回路素子を誘電体絶縁により相互に分離することもま
た可能である。
、この技術ではエピタキシャル層の中に埋め込まれた種
々の機能の部分が、逆の形にトークされた領域にまで達
する深い強く逆の形にドープされた領域により相互に分
離される。各機能単位を基板の中の絶縁材料により絶縁
された井戸の中に埋め込むことにより、制御回路の個々
の回路素子を誘電体絶縁により相互に分離することもま
た可能である。
制御回路は、温度に敏感で所定の限界温度に達したとき
信号を発する回路を備えるのが特に有利である。この場
合には半導体基体1と2の間に良好な熱的接触が存在す
るように、制御回路がパワ一部分に結合される。このこ
とは、両半導体基体が数gmの厚さの絶縁層により相互
に分離されているときに、一般に既に満たされる。
信号を発する回路を備えるのが特に有利である。この場
合には半導体基体1と2の間に良好な熱的接触が存在す
るように、制御回路がパワ一部分に結合される。このこ
とは、両半導体基体が数gmの厚さの絶縁層により相互
に分離されているときに、一般に既に満たされる。
過熱の際に信号を発するかかる回路装置は第5図に示さ
れて・いる、この回路装置はpチャネルFET Tl
とnチャネルMOSFET T2との直列回路から成
る。FETT1はエンハンスメント形でありFET
T2はデプリーション形である。トランジスタTIのソ
ース電極は運転電圧VOOを印加された端子1に結合さ
れている。
れて・いる、この回路装置はpチャネルFET Tl
とnチャネルMOSFET T2との直列回路から成
る。FETT1はエンハンスメント形でありFET
T2はデプリーション形である。トランジスタTIのソ
ース電極は運転電圧VOOを印加された端子1に結合さ
れている。
トランジスタT2のソース側は端子2を介して大地GN
Dに接続されている。トランジスタT2のゲート電極は
そのソース電極に結合され、従ってトランジスタT2は
電流源として働く、トランジスタTI 、T2にはバイ
ポーラトランジスタT3とMOSFET T4とから
成る直列回路が並列に接続されている。その際トランジ
スタT4のドレーン電極はトランジスタT3のエミッタ
電極に結合され、トランジスタT3のコレクタ電極は端
子1に結合されている。トランジスタT4のドレーン電
極又はトランジスタT3のエミッタ電極は電気的にトラ
ンジスタT1のゲート電極に結合されている。トランジ
スタT1のゲート電極と端子lとの間には、トランジス
タT1のゲート・ソース間バイアス電圧を制限する第1
のツェナーダイオードDIが接続されている。トランジ
スタT2のソースとドレーン電極との間には、出力電圧
を制限するツェナーダイオードD2が接続されている。
Dに接続されている。トランジスタT2のゲート電極は
そのソース電極に結合され、従ってトランジスタT2は
電流源として働く、トランジスタTI 、T2にはバイ
ポーラトランジスタT3とMOSFET T4とから
成る直列回路が並列に接続されている。その際トランジ
スタT4のドレーン電極はトランジスタT3のエミッタ
電極に結合され、トランジスタT3のコレクタ電極は端
子1に結合されている。トランジスタT4のドレーン電
極又はトランジスタT3のエミッタ電極は電気的にトラ
ンジスタT1のゲート電極に結合されている。トランジ
スタT1のゲート電極と端子lとの間には、トランジス
タT1のゲート・ソース間バイアス電圧を制限する第1
のツェナーダイオードDIが接続されている。トランジ
スタT2のソースとドレーン電極との間には、出力電圧
を制限するツェナーダイオードD2が接続されている。
温度センサはバイポーラトランジスタT3により構成さ
れている。他のすべての素子は、過熱を表示する信号の
発生のためのスイッチとして働く、パワーMOSFET
1と従ってトランジスタT3の温度が上がると、ト
ランジスタT3の電流が増加する。トランジスタT3を
流れる電流が電流源としてのトランジスタT4を通って
流れる □電流よりも大きくなると、トランジスタ
T4の内部抵抗が著しく増加し、トランジスタT1のゲ
ート電極の電圧が大地電位から突然上昇する。その際ト
ランジスタT1の電圧しきい値を超えるとトランジスタ
T1はオフされ、端子3の電位は大地電位に戻る。その
ときこの電位は端子3と2に接続された論理回路により
過熱信号として検出され、例えばパワーMOSFETの
オフをもたらす。
れている。他のすべての素子は、過熱を表示する信号の
発生のためのスイッチとして働く、パワーMOSFET
1と従ってトランジスタT3の温度が上がると、ト
ランジスタT3の電流が増加する。トランジスタT3を
流れる電流が電流源としてのトランジスタT4を通って
流れる □電流よりも大きくなると、トランジスタ
T4の内部抵抗が著しく増加し、トランジスタT1のゲ
ート電極の電圧が大地電位から突然上昇する。その際ト
ランジスタT1の電圧しきい値を超えるとトランジスタ
T1はオフされ、端子3の電位は大地電位に戻る。その
ときこの電位は端子3と2に接続された論理回路により
過熱信号として検出され、例えばパワーMOSFETの
オフをもたらす。
自明のように制御回路は他の機能を満たすために設計す
ることができる。このための可能性は例えばドイツ連邦
共和国特許出願公開第3809235号明細書(特願昭
Et2−82339号明細書)、同第3809236号
明細書(特願昭82−82340号明細書)、同第38
245135号明細書(特願昭82−178837号明
細書)に記載されている。
ることができる。このための可能性は例えばドイツ連邦
共和国特許出願公開第3809235号明細書(特願昭
Et2−82339号明細書)、同第3809236号
明細書(特願昭82−82340号明細書)、同第38
245135号明細書(特願昭82−178837号明
細書)に記載されている。
第1図はこの発明に基づく半導体デバイスの一実施例の
側面図、第2図は第1図に示すデバイスの平面図、第3
図はデバイスの別の実施例の平面図、第4図は第1図又
は第3図に示す制御回路の断面図、第5図は第4図に示
す制御回路の部分回路図である。 1・・・パワーMOSFETの半導体基体、2拳・・制
御回路の半導体基体、 3・・φ絶縁層、 4・・・
接着剤層、 13・・・冷却体、16・拳・基板、
25・・・領域、 26・−・電極、 Tl、T2.
T4・・・MOSFET(スイッチ)、 T3・・・
バイポーラトランジスタ(温度センサ)。
側面図、第2図は第1図に示すデバイスの平面図、第3
図はデバイスの別の実施例の平面図、第4図は第1図又
は第3図に示す制御回路の断面図、第5図は第4図に示
す制御回路の部分回路図である。 1・・・パワーMOSFETの半導体基体、2拳・・制
御回路の半導体基体、 3・・φ絶縁層、 4・・・
接着剤層、 13・・・冷却体、16・拳・基板、
25・・・領域、 26・−・電極、 Tl、T2.
T4・・・MOSFET(スイッチ)、 T3・・・
バイポーラトランジスタ(温度センサ)。
Claims (1)
- 【特許請求の範囲】 1)パワーMOSFETとこのMOSFETを制御する
ための集積された制御回路とを備えた半導体デバイスに
おいて、集積された制御回路が別の半導体基体(2)の
中に集積され、この半導体基体がパワーMOSFETの
半導体基体(1)の一主面上に配置され、相互に絶縁層
(3、4)を介して機械的に結合されていることを特徴
とする半導体デバイス。 2)絶縁層(3)がパワーMOSFETの半導体基体(
1)上に設けられていることを特徴とする特許請求の範
囲第1項記載の半導体デバイス。 3)絶縁層(3)が制御回路の半導体基体(2)上に設
けられていることを特徴とする特許請求の範囲第1項記
載の半導体デバイス。 4)両半導体基体(1、2)が相互に接着されているこ
とを特徴とする特許請求の範囲第1項ないし第3項のい
ずれか1項に記載の半導体デバイス。 5)接着剤層(4)が絶縁性接着剤からなることを特徴
とする特許請求の範囲第4項記載の半導体デバイス。 6)パワーMOSFETの半導体基体(1)の一主面が
冷却体(13)上に固定され、制御回路の半導体基体(
2)が他主面上に設けられていることを特徴とする特許
請求の範囲第1項記載の半導体デバイス。 7)制御回路の半導体基体(2)がパワーMOSFET
の半導体基体(1)と熱接触状態にあり、制御回路が温
度センサ(T3)を備え、パワーMOSFETの中に生
じる温度が所定の限界温度に到達したとき一つのスイッ
チ(T1、T2、T4)が信号を発するように、温度セ
ンサがスイッチ(T1、T2、T4)に電気的に結合さ
れていることを特徴とする特許請求の範囲第1項ないし
第6項のいずれか1項に記載の半導体デバイス。 8)制御回路が強くドープした基板(16)上に自己絶
縁形CMOS技術により構成され、制御回路の半導体基
体(2)のパワーMOSFETと反対側の面上に電極(
26)が設けられ、この電極が基板(16)に電気的に
結合されていることを特徴とする特許請求の範囲第1項
ないし第7項のいずれか1項に記載の半導体デバイス。 9)電極(26)が基板(16)と同じ導電性の形を有
する強くドープされた領域(25)上に設けられている
ことを特徴とする特許請求の範囲第8項記載の半導体デ
バイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3632199.0 | 1986-09-23 | ||
DE3632199 | 1986-09-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6387758A true JPS6387758A (ja) | 1988-04-19 |
JP2566207B2 JP2566207B2 (ja) | 1996-12-25 |
Family
ID=6310098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62234682A Expired - Lifetime JP2566207B2 (ja) | 1986-09-23 | 1987-09-18 | 半導体デバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US4947234A (ja) |
EP (1) | EP0262530B1 (ja) |
JP (1) | JP2566207B2 (ja) |
KR (1) | KR930009475B1 (ja) |
DE (1) | DE3786314D1 (ja) |
MY (1) | MY102712A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043512A (ja) * | 2000-07-28 | 2002-02-08 | Mitsubishi Electric Corp | パワーモジュール |
WO2002095824A1 (fr) * | 2001-05-18 | 2002-11-28 | Sanyo Electric Co., Ltd. | Composant a source de puissance |
JP2008016822A (ja) * | 2006-06-05 | 2008-01-24 | Denso Corp | 負荷駆動装置 |
JP2008060597A (ja) * | 2001-05-18 | 2008-03-13 | Sanyo Electric Co Ltd | 電源回路装置 |
JP2009054850A (ja) * | 2007-08-28 | 2009-03-12 | Renesas Technology Corp | 半導体装置 |
WO2010084550A1 (ja) * | 2009-01-22 | 2010-07-29 | サンケン電気株式会社 | 半導体モジュール及びその制御方法 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE8808805U1 (de) * | 1988-07-08 | 1988-09-01 | Siemens AG, 1000 Berlin und 8000 München | Leistungs-Mosfet mit Temperatursensor |
EP0379616A1 (de) * | 1989-01-26 | 1990-08-01 | Siemens Aktiengesellschaft | Halbleiterbauelement mit übereinander montierten Halbleiterkörpern |
JP2876773B2 (ja) * | 1990-10-22 | 1999-03-31 | セイコーエプソン株式会社 | プログラム命令語長可変型計算装置及びデータ処理装置 |
DE4108154A1 (de) * | 1991-03-14 | 1992-09-17 | Telefunken Electronic Gmbh | Elektronische baugruppe und verfahren zur herstellung von elektronischen baugruppen |
JPH05308107A (ja) * | 1991-07-01 | 1993-11-19 | Sumitomo Electric Ind Ltd | 半導体装置及びその製作方法 |
US5170312A (en) * | 1991-11-04 | 1992-12-08 | Motorola, Inc. | Protection circuit on a lead of a power device |
FR2690274B1 (fr) * | 1992-04-15 | 1997-08-22 | Motorola Semiconducteurs | Boitier pour dispositif a semiconducteur et procede de formation de boitier pour dispositif a semiconducteur. |
US6147393A (en) * | 1993-05-05 | 2000-11-14 | Ixys Corporation | Isolated multi-chip devices |
JP2938344B2 (ja) * | 1994-05-15 | 1999-08-23 | 株式会社東芝 | 半導体装置 |
JP3228093B2 (ja) * | 1995-06-28 | 2001-11-12 | 富士電機株式会社 | 高耐圧ic |
DE59709662D1 (de) * | 1996-05-21 | 2003-05-08 | Infineon Technologies Ag | MOSFET mit Temperaturschutz |
DE19633920C1 (de) * | 1996-08-22 | 1997-10-09 | Siemens Ag | Leistungs-Halbleiterschalter |
DE19635582C1 (de) * | 1996-09-02 | 1998-02-19 | Siemens Ag | Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern |
DE19728281C1 (de) * | 1997-07-02 | 1998-10-29 | Siemens Ag | Zwei-Chip-Leistungs-IC mit verbessertem Kurzschlußverhalten |
EP0903780A3 (en) * | 1997-09-19 | 1999-08-25 | Texas Instruments Incorporated | Method and apparatus for a wire bonded package for integrated circuits |
FR2776462B1 (fr) * | 1998-03-19 | 2000-05-19 | Schneider Electric Sa | Module de composants electroniques de puissance |
US6410989B1 (en) * | 1999-01-04 | 2002-06-25 | International Rectifier Corporation | Chip-scale package |
KR100335481B1 (ko) * | 1999-09-13 | 2002-05-04 | 김덕중 | 멀티 칩 패키지 구조의 전력소자 |
US6798061B2 (en) * | 1999-11-15 | 2004-09-28 | Koninklijke Philips Electronics N.V. | Multiple semiconductor chip (multi-chip) module for use in power applications |
JP2001308262A (ja) * | 2000-04-26 | 2001-11-02 | Mitsubishi Electric Corp | 樹脂封止bga型半導体装置 |
DE10038968A1 (de) * | 2000-08-10 | 2002-03-07 | Infineon Technologies Ag | Schaltungsanordnung mit wenigstens zwei Halbleiterkörpern und einem Kühlkörper |
EP1231635A1 (en) * | 2001-02-09 | 2002-08-14 | STMicroelectronics S.r.l. | Method for manufacturing an electronic power device and a diode in a same package |
KR100401020B1 (ko) | 2001-03-09 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 |
US6649978B2 (en) | 2001-06-19 | 2003-11-18 | Koninklijke Philips Electronics N.V. | Semiconductor module having multiple semiconductor chips |
EP1470586B1 (de) * | 2002-01-30 | 2014-01-15 | ebm-papst St. Georgen GmbH & Co. KG | Leistungs-halbleiter, und verfahen zu seiner herstellung |
KR20030083306A (ko) * | 2002-04-20 | 2003-10-30 | 삼성전자주식회사 | 메모리 카드 |
DE10323007B4 (de) | 2003-05-21 | 2005-10-20 | Infineon Technologies Ag | Halbleiteranordnung |
US20060098363A1 (en) * | 2004-11-09 | 2006-05-11 | Fultec Semiconductors, Inc. | Integrated transient blocking unit compatible with very high voltages |
DE102004056984A1 (de) * | 2004-11-25 | 2006-06-08 | Siemens Ag | Stromrichteranordnung |
US7400047B2 (en) * | 2004-12-13 | 2008-07-15 | Agere Systems Inc. | Integrated circuit with stacked-die configuration utilizing substrate conduction |
US7680622B2 (en) * | 2005-04-13 | 2010-03-16 | Freescale Semiconductor, Inc. | Protection of an integrated circuit and method thereof |
US7675180B1 (en) | 2006-02-17 | 2010-03-09 | Amkor Technology, Inc. | Stacked electronic component package having film-on-wire spacer |
US20080237824A1 (en) * | 2006-02-17 | 2008-10-02 | Amkor Technology, Inc. | Stacked electronic component package having single-sided film spacer |
US7633144B1 (en) | 2006-05-24 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package |
US20080131998A1 (en) * | 2006-12-01 | 2008-06-05 | Hem Takiar | Method of fabricating a film-on-wire bond semiconductor device |
US20080128879A1 (en) * | 2006-12-01 | 2008-06-05 | Hem Takiar | Film-on-wire bond semiconductor device |
US8405200B2 (en) * | 2007-05-29 | 2013-03-26 | Kyocera Corporation | Electronic-component-housing package and electronic device |
US7884444B2 (en) * | 2008-07-22 | 2011-02-08 | Infineon Technologies Ag | Semiconductor device including a transformer on chip |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53128281A (en) * | 1977-04-15 | 1978-11-09 | Hitachi Ltd | Insulated gate field effect type semiconductor device for large power |
US4314270A (en) * | 1977-12-02 | 1982-02-02 | Mitsubishi Denki Kabushiki Kaisha | Hybrid thick film integrated circuit heat dissipating and grounding assembly |
FR2507353B1 (fr) * | 1981-06-05 | 1985-08-30 | Cepe | Cellule de couplage thermique entre un element calorifique et un element thermo-sensible et enceinte thermostatee pour cristal piezo-electrique comportant une telle cellule |
US4500905A (en) * | 1981-09-30 | 1985-02-19 | Tokyo Shibaura Denki Kabushiki Kaisha | Stacked semiconductor device with sloping sides |
FR2515428A1 (fr) * | 1981-10-27 | 1983-04-29 | Thomson Csf | Boitier comportant au moins deux circuits integres |
JPS59202658A (ja) * | 1983-05-02 | 1984-11-16 | Hitachi Ltd | Mos形半導体集積回路 |
JPS6070752A (ja) * | 1983-09-26 | 1985-04-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS60202658A (ja) * | 1984-03-26 | 1985-10-14 | Shin Kobe Electric Mach Co Ltd | リチウム−オキシハライド電池の端子の封口方法 |
EP0208970B1 (de) * | 1985-07-09 | 1990-05-23 | Siemens Aktiengesellschaft | MOSFET mit Temperaturschutz |
DD240807A1 (de) * | 1985-09-03 | 1986-11-12 | Elektroprojekt Anlagenbau Veb | Verfahren zur ueberwachung von elektrischen antrieben |
US4667265A (en) * | 1985-12-20 | 1987-05-19 | National Semiconductor Corporation | Adaptive thermal shutdown circuit |
US4730228A (en) * | 1986-03-21 | 1988-03-08 | Siemens Aktiengesellschaft | Overtemperature detection of power semiconductor components |
-
1987
- 1987-09-18 JP JP62234682A patent/JP2566207B2/ja not_active Expired - Lifetime
- 1987-09-18 DE DE8787113707T patent/DE3786314D1/de not_active Expired - Lifetime
- 1987-09-18 EP EP87113707A patent/EP0262530B1/de not_active Expired - Lifetime
- 1987-09-22 US US07/099,577 patent/US4947234A/en not_active Expired - Lifetime
- 1987-09-23 KR KR1019870010532A patent/KR930009475B1/ko not_active IP Right Cessation
- 1987-10-15 MY MYPI87002927A patent/MY102712A/en unknown
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043512A (ja) * | 2000-07-28 | 2002-02-08 | Mitsubishi Electric Corp | パワーモジュール |
US6529062B2 (en) | 2000-07-28 | 2003-03-04 | Mitsubishi Denki Kabushiki Kaisha | Power module |
DE10113967B4 (de) * | 2000-07-28 | 2008-08-21 | Mitsubishi Denki K.K. | Leistungsmodule |
WO2002095824A1 (fr) * | 2001-05-18 | 2002-11-28 | Sanyo Electric Co., Ltd. | Composant a source de puissance |
US6861732B2 (en) | 2001-05-18 | 2005-03-01 | Sanyo Electric Co., Ltd. | Power source circuit device |
JP2008060597A (ja) * | 2001-05-18 | 2008-03-13 | Sanyo Electric Co Ltd | 電源回路装置 |
JP4651652B2 (ja) * | 2001-05-18 | 2011-03-16 | 三洋電機株式会社 | 電源回路装置 |
JP2008016822A (ja) * | 2006-06-05 | 2008-01-24 | Denso Corp | 負荷駆動装置 |
JP2009054850A (ja) * | 2007-08-28 | 2009-03-12 | Renesas Technology Corp | 半導体装置 |
WO2010084550A1 (ja) * | 2009-01-22 | 2010-07-29 | サンケン電気株式会社 | 半導体モジュール及びその制御方法 |
JP2010171169A (ja) * | 2009-01-22 | 2010-08-05 | Sanken Electric Co Ltd | 半導体モジュール及びその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
KR930009475B1 (ko) | 1993-10-04 |
MY102712A (en) | 1992-09-30 |
EP0262530B1 (de) | 1993-06-23 |
KR880004580A (ko) | 1988-06-07 |
US4947234A (en) | 1990-08-07 |
DE3786314D1 (de) | 1993-07-29 |
EP0262530A1 (de) | 1988-04-06 |
JP2566207B2 (ja) | 1996-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2566207B2 (ja) | 半導体デバイス | |
US5726481A (en) | Power semiconductor device having a temperature sensor | |
JPH07202126A (ja) | 半導体装置 | |
US5221850A (en) | Conductivity-modulating mosfet | |
US7791139B2 (en) | Integrated circuit including a semiconductor assembly in thin-SOI technology | |
KR950010112A (ko) | 반도체 보호회로 및 그 장치 | |
US5583367A (en) | Monolithic integrated sensor circuit in CMOS technology | |
US5349227A (en) | Semiconductor input protective device against external surge voltage | |
TWI276228B (en) | Protective element and semiconductor device using the same | |
KR970072376A (ko) | 절연기판상의 반도체 장치 및 그 보호 회로 | |
US6809393B1 (en) | Level shifter | |
JP2001284589A (ja) | 制御回路内蔵絶縁ゲート半導体装置 | |
JP2000299634A (ja) | 交流用スイッチングデバイス | |
US6084270A (en) | Semiconductor integrated-circuit device having n-type and p-type semiconductor conductive regions formed in contact with each other | |
JP3211871B2 (ja) | 入出力保護回路 | |
JP3271435B2 (ja) | 半導体集積回路装置 | |
JP4049472B2 (ja) | 半導体装置 | |
JPH04321773A (ja) | 自動車用パワー集積回路 | |
JP3186300B2 (ja) | 半導体装置 | |
US5432369A (en) | Input/output protection circuit | |
JP3108125B2 (ja) | 半導体集積回路 | |
JPH0454978B2 (ja) | ||
JPS627160A (ja) | 半導体装置 | |
JP2713496B2 (ja) | 半導体装置 | |
JPH11177023A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |