KR920018772A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR920018772A KR920018772A KR1019920004574A KR920004574A KR920018772A KR 920018772 A KR920018772 A KR 920018772A KR 1019920004574 A KR1019920004574 A KR 1019920004574A KR 920004574 A KR920004574 A KR 920004574A KR 920018772 A KR920018772 A KR 920018772A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- negative
- semiconductor memory
- potential
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1 실시예에 관한 DRAM의 일부를 도시하는 회로도,
제2도는 제1도중 메모리 셀 구조의 한 예를 도시하는 단면도,
제3도는 제1도의 DRAM의 메모리 셀의 전압 스트레스 시험시에 있어서의 타이밍 파형을 도시하는 도면.
Claims (11)
- 행렬상으로 배치된 다이나믹형의 메모리 셀(MC)과, 동일 행의 메모리 셀에 접속되는 워드선(WL)과, 동일열의 메모리 셀에 접속되는 비트선(BL)과, 전압 스트레스 시험시에 상기 메모리 셀의 커패시터의 플레이트 전극(11b)에 소정의 부전위를 인가할 수 있는 부전압 인가 수단(20)을 구비하는 것을 특징으로 하는 반도체 기억 장치.
- 제1항에 있어서, 상기 부전위의 부위 직류 전압인 것을 특징으로 하는 반도체 기억 장치.
- 제1항에 있어서, 상기 부전위는 부극성의 펄스 전압인 것을 특징으로 하는 반도체 기억 장치.
- 제2항 또는 제3항에 있어서, 상기 부전위는 상기 커패시터에 전하 축적 전극 또는 이것에 연결되는 불순물 확산층(52)과 반도체 기판(50)과의 접합의 순방향 전압 강하보다도 큰 절대치를 갖는 것을 특징으로 하는 반도체 기억 장치.
- 제1항에 있어서, 상기 부전압 수단은 전압 스트레스 시험시에 외부로부터 부전위의 직류 전압 또는 부극성의 펄스 전압이 공급되는 부전압 인가용 패드(21)를 구비하고, 이 부전압 인가용 패드가 상기 플레이트 전극에 접속되는 것을 특징으로 하는 반도체 기억 장치.
- 제1항에 있어서, 상기 부전압 인가 수단은 전압 스트레스 시험시에 제어 신호를 받아서 부전위의 직류 전압 또는 부극성의 펄스 전압을 발생하고 이 부전위의 직류 전압 또는 부극성의 펄스 전압을 상기 플레이트 전극에 공급하는 부전압 발생 회로(40)를 구비하는 것을 특징으로 하는 반도체 기억 장치.
- 제1항에 있어서, 상기 부전압 인가 수단은 추가로 전압 스트레스 시험시에 제어 신호를 받아서, 상기 메모리 셀의 캐패시터의 플레이트 전극에 플레이트 전위를 공급하기 위한 플레이트 전위 발생 회로(18)의 출력을 오프 상태로 제어하는 제어수단(22,23)을 구비하는 것을 특징으로 하는 반도체 기억 장치.
- 제6항 또는 제7항에 있어서, 상기 제어 신호는 전용의 패드(24), 또는 전용 단자를 통하여 외부로부터 입력되거나, 또는 임의의 단자에 통상 작동시에는 사용되지 않는 범위의 전압이 외부로부터 입력되므로써 생성되거나, 또는 통상 동작시에 사용되는 복수의 단자에 통상 동작시에는 사용되지 않는 순서 관계로 신호가 입력되므로써 생성되는 것을 특징으로 하는 반도체 기억 장치.
- 제5항에 있어서, 상기 부전압 인가용 패드는 복수개의 반도체 기억장치에서 공용되는 것을 특징으로 하는 반도체 기억 장치.
- 제8항에 있어서, 상기 패드는 복수개의 반도체 기억 장치에서 공용되는 것을 특징으로 하는 반도체 기억 장치.
- 제6항에 있어서, 상기 부전압 발생 회로는 복수개의 반도체 기억 장치에서 공용되는 것을 특징으로 하는 반도체 기억 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP91-059084 | 1991-03-22 | ||
JP3059084A JPH0760845B2 (ja) | 1991-03-22 | 1991-03-22 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920018772A true KR920018772A (ko) | 1992-10-22 |
KR960002010B1 KR960002010B1 (ko) | 1996-02-09 |
Family
ID=13103125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920004574A KR960002010B1 (ko) | 1991-03-22 | 1992-03-20 | 반도체 기억 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5317532A (ko) |
JP (1) | JPH0760845B2 (ko) |
KR (1) | KR960002010B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100372661B1 (ko) * | 1999-06-30 | 2003-02-17 | 주식회사 하이닉스반도체 | 직류 스트레스 인가 회로 및 이를 이용한 반도체 회로 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE40552E1 (en) | 1990-04-06 | 2008-10-28 | Mosaid Technologies, Inc. | Dynamic random access memory using imperfect isolating transistors |
JPH06243678A (ja) * | 1993-02-19 | 1994-09-02 | Hitachi Ltd | ダイナミック型ramとそのプレート電圧設定方法及び情報処理システム |
JPH0774318A (ja) * | 1993-09-06 | 1995-03-17 | Fujitsu Ltd | 半導体集積回路 |
US5508962A (en) * | 1994-06-29 | 1996-04-16 | Texas Instruments Incorporated | Apparatus and method for an active field plate bias generator |
US5500824A (en) * | 1995-01-18 | 1996-03-19 | Micron Technology, Inc. | Adjustable cell plate generator |
JP3710845B2 (ja) | 1995-06-21 | 2005-10-26 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5668483A (en) * | 1995-06-21 | 1997-09-16 | Micron Quantum Devices, Inc. | CMOS buffer having stable threshold voltage |
US5723990A (en) * | 1995-06-21 | 1998-03-03 | Micron Quantum Devices, Inc. | Integrated circuit having high voltage detection circuit |
US5760655A (en) * | 1995-06-21 | 1998-06-02 | Micron Quantum Devices, Inc. | Stable frequency oscillator having two capacitors that are alternately charged and discharged |
US5965902A (en) | 1995-09-19 | 1999-10-12 | Micron Technology | Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device |
US5657284A (en) | 1995-09-19 | 1997-08-12 | Micron Technology, Inc. | Apparatus and method for testing for defects between memory cells in packaged semiconductor memory devices |
US5793775A (en) * | 1996-01-26 | 1998-08-11 | Micron Quantum Devices, Inc. | Low voltage test mode operation enable scheme with hardware safeguard |
US5659511A (en) * | 1996-05-06 | 1997-08-19 | United Microelectronics Corporation | Method for measuring the current leakage of a dynamic random access memory capacitive junction |
JP3437719B2 (ja) * | 1996-07-24 | 2003-08-18 | 株式会社東芝 | アナログ・スイッチ回路 |
KR19980034731A (ko) * | 1996-11-08 | 1998-08-05 | 김영환 | 반도체 메모리 소자의 스트레스 테스트 장치 및 그 방법 |
US5898706A (en) * | 1997-04-30 | 1999-04-27 | International Business Machines Corporation | Structure and method for reliability stressing of dielectrics |
US5822258A (en) * | 1997-05-05 | 1998-10-13 | Micron Technology, Inc. | Circuit and method for testing a memory device with a cell plate generator having a variable current |
KR100281280B1 (ko) * | 1997-06-30 | 2001-03-02 | 김영환 | 반도체 메모리 소자의 셀 플레이트 전압 발생장치 |
FR2769744B1 (fr) * | 1997-10-15 | 2001-03-30 | Sgs Thomson Microelectronics | Circuit integre a memoire comprenant un circuit interne de generation d'une haute tension de programmation |
US6173424B1 (en) | 1997-12-31 | 2001-01-09 | Micron Technology, Inc. | Programmable pulse generator and method for using same |
JPH11260924A (ja) * | 1998-03-10 | 1999-09-24 | Mitsubishi Electric Corp | 半導体集積回路装置のテスト方法 |
US6327682B1 (en) * | 1999-03-22 | 2001-12-04 | Taiwan Semiconductor Manufacturing Company | Wafer burn-in design for DRAM and FeRAM devices |
JP3380852B2 (ja) * | 1999-04-13 | 2003-02-24 | 松下電器産業株式会社 | 半導体記憶装置 |
US6219270B1 (en) * | 1999-05-24 | 2001-04-17 | U.S. Philips Corporation | Integrated circuit having dynamic memory with boosted plateline |
US6219294B1 (en) * | 2000-01-13 | 2001-04-17 | Micron Technology, Inc. | Multiplexed noisy-quiet power busing for improved area efficiencies and pause performance in DRAM memories |
DE10026275A1 (de) * | 2000-05-26 | 2001-12-13 | Infineon Technologies Ag | Verfahren zum Testen einer Vielzahl von Wortleitungen einer Halbleiterspeicheranordnung |
US6910162B2 (en) * | 2003-05-12 | 2005-06-21 | Kingston Technology Corp. | Memory-module burn-in system with removable pattern-generator boards separated from heat chamber by backplane |
KR100575882B1 (ko) * | 2003-11-26 | 2006-05-03 | 주식회사 하이닉스반도체 | 번인 테스트용 내부 전압 발생 장치 |
JP2005259724A (ja) * | 2004-02-10 | 2005-09-22 | Fuji Photo Film Co Ltd | 発光素子の順方向電圧降下測定方法及び装置、並びに光源装置及びこれを用いた感熱プリンタ |
JP5564829B2 (ja) * | 2009-05-14 | 2014-08-06 | 富士通セミコンダクター株式会社 | 半導体記憶装置及びその制御方法 |
US8611164B2 (en) | 2011-08-01 | 2013-12-17 | International Business Machines Corporation | Device and method for detecting resistive defect |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4465973A (en) * | 1982-05-17 | 1984-08-14 | Motorola, Inc. | Pad for accelerated memory test |
JPS60157250A (ja) * | 1984-01-25 | 1985-08-17 | Mitsubishi Electric Corp | Mosダイナミツクramのスクリ−ニング方法 |
JPH0789433B2 (ja) * | 1985-11-22 | 1995-09-27 | 株式会社日立製作所 | ダイナミツク型ram |
US4751679A (en) * | 1986-12-22 | 1988-06-14 | Motorola, Inc. | Gate stress test of a MOS memory |
US5051995A (en) * | 1988-03-14 | 1991-09-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having a test mode setting circuit |
JP2653839B2 (ja) * | 1988-06-28 | 1997-09-17 | 王子製紙株式会社 | 粘着紙用剥離紙 |
-
1991
- 1991-03-22 JP JP3059084A patent/JPH0760845B2/ja not_active Expired - Fee Related
-
1992
- 1992-03-10 US US07/848,192 patent/US5317532A/en not_active Expired - Fee Related
- 1992-03-20 KR KR1019920004574A patent/KR960002010B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100372661B1 (ko) * | 1999-06-30 | 2003-02-17 | 주식회사 하이닉스반도체 | 직류 스트레스 인가 회로 및 이를 이용한 반도체 회로 |
Also Published As
Publication number | Publication date |
---|---|
JPH0760845B2 (ja) | 1995-06-28 |
KR960002010B1 (ko) | 1996-02-09 |
US5317532A (en) | 1994-05-31 |
JPH04293247A (ja) | 1992-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920018772A (ko) | 반도체 기억장치 | |
KR940017213A (ko) | 반도체 기억장치 | |
KR920013456A (ko) | 반도체 기억장치 | |
JP2768172B2 (ja) | 半導体メモリ装置 | |
KR930024162A (ko) | 반도체 기억 장치 | |
KR940020423A (ko) | 다이나믹형ram, 다이나믹형ram의 플레이트전압설정방법 및 정보처리시템 dynamic ram, dynamic ram plate voltage setting method, and information processing system | |
KR970067772A (ko) | 반도체 기억장치 | |
KR890004334A (ko) | 반도체 기억장치 | |
KR910005314A (ko) | 반도체 기억장치 | |
KR940001163A (ko) | 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치 | |
KR920013455A (ko) | 반도체 장치 | |
US4644184A (en) | Memory clock pulse generating circuit with reduced peak current requirements | |
JPH04225277A (ja) | 半導体記憶装置 | |
KR960012006A (ko) | 계층화된 내부전위에 응답하여 동작하는 반도체 기억장치 | |
KR900019019A (ko) | 고밀도 반도체 메모리장치의 전원 공급전압 변환회로 | |
US5278797A (en) | Semiconductor memory device capable of executing non-periodic refreshing operations | |
KR920013457A (ko) | 반도체 기억장치 | |
KR870009385A (ko) | 반도체 집적회로 장치 | |
KR930005017A (ko) | 반도체 dram 장치 | |
KR870004450A (ko) | 반도체 기억장치 | |
US5936910A (en) | Semiconductor memory device having burn-in test function | |
KR940006146A (ko) | 반도체 다이내믹 억세스 메모리 디바이스 | |
KR920020720A (ko) | 소비 전류를 증가시키지 않고 검사용이성을 개량한 동적 랜덤 억세스 메모리 디바이스 | |
KR920013454A (ko) | 반도체 기억장치 | |
KR910020731A (ko) | 반도체장치 및 그 번인방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070131 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |