KR920008768A - 반도체기억장치 - Google Patents

반도체기억장치 Download PDF

Info

Publication number
KR920008768A
KR920008768A KR1019910017788A KR910017788A KR920008768A KR 920008768 A KR920008768 A KR 920008768A KR 1019910017788 A KR1019910017788 A KR 1019910017788A KR 910017788 A KR910017788 A KR 910017788A KR 920008768 A KR920008768 A KR 920008768A
Authority
KR
South Korea
Prior art keywords
word line
memory device
semiconductor memory
test
signal
Prior art date
Application number
KR1019910017788A
Other languages
English (en)
Other versions
KR960001300B1 (ko
Inventor
야수히로 훗타
Original Assignee
쓰지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰지 하루오, 샤프 가부시끼가이샤 filed Critical 쓰지 하루오
Publication of KR920008768A publication Critical patent/KR920008768A/ko
Application granted granted Critical
Publication of KR960001300B1 publication Critical patent/KR960001300B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 개략적으로 설명하는 회로도,
제2도는 본 발명의 제2실시예를 개략적으로 설명하는 회로도,
제3도는 본 발명의 제3실시예를 개략적으로 설명하는 회로도.

Claims (9)

  1. 병렬로 배열되는 복수의 워드선과, 그리고 상기 워드선을 각각 구동하는 워드선 구동수단을 포함하는 반도체 기억장치에 있어서, 테스트 신호를 수신하고 그리고 출력신호를 생성하는 워드선 테스트 수단을 포함하고, 상기 출력신호의 레벨은 상기 테스트신호가 활성일때는 high 그리고 상기 테스트 신호가 비활성일때는 low로 되고, 상기 워드선 구동수단의 사전선택된 상기 테스트 수단의 출력에 결합되고, 그리고 대응워드선이 구동되지 않을때 상기 출력신호를 상기 대응워드선에 적용하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 사전선택 워드선 구동수단은 홀수워드선에 접속된 것인 반도체메모리장치.
  3. 제1항에 있어서, 상기 사전선택 워드선 구동수단은 짝수워드선에 접속된 것인 반도체메모리장치.
  4. 병렬로 배열되는 복수의 비트선을 포함하는 반도체 기억장치에 있어서, 테스트신호를 수신하고, 상기 테스트신호가 활성일때, 제1출력신호는 상기 비트선의 홀수것에 그리고 제2출력신호는 상기 비트선의 짝수것에 적용하는 비트선 테스트 수단을 포함하고, 상기 제1과 제2출력신호는 서로 레벨에서 다른 반도체 기억장치.
  5. 제4항에 있어서, 상기 비트선 테스트 수단은 상기 테스트신호가 활성일때, 상기 비트선 테스트수단을 상기 비트선에 접속하는 스위치 수단을 포함하는 반도체메모리장치.
  6. 병렬로 배열되는 복수의 워드선과, 병렬로 배열되는 복수의 비트선과, 그리고 상기 워드선을 각각 구동하는 워드선 구동수단을 포함하는 반도체 기억장치에 있어서, 테스트신호를 수신하고, 그리고 출력신호를 생성하는 워드선 테스트수단을 포함하고, 상기 출력신호의 레벨은 상기 테스트신호가 활성일때 high이고 상기 테스트신호가 비활성일때는 low이고, 테스트신호를 수신하고, 상기 테스트신호가 활성일때, 제1출력신호는 상기 비트선의 홀수것에 그리고 제2출력신호는 상기 비트선의 짝수에 적용하는, 비트테스트 수단을 포함하고, 상기 제1과 제2출력신호는 서로 레벨에서 다르고, 상기 워드선 구동수단의 사전선택된 것을 상기 테스트 수단의 출력에 결합되고, 그리고 대응워드선이 구동되지 않을때, 상기 출력신호를 상기 대응워드선에 적용하는 반도체기억장치.
  7. 제6항에 있어서, 상기 사전선택된 워드선 구동수단은 홀수 워드선에 접속된 것인 반도체 기억장치.
  8. 제6항에 있어서, 상기 사전선택된 워드선 구동수단은 짝수 워드선에 접속된 것인 반도체 기억장치.
  9. 제6항에 있어서, 상기 비트선 테스트수단은 상기 테스트신호가 활성일때, 상기 비트선 테스트수단을 상기 비트선에 접속하는 스위치수단을 포함하는 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019910017788A 1990-10-11 1991-10-10 반도체기억장치 KR960001300B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-274803 1990-10-11
JP2274803A JP2647546B2 (ja) 1990-10-11 1990-10-11 半導体記憶装置のテスト方法

Publications (2)

Publication Number Publication Date
KR920008768A true KR920008768A (ko) 1992-05-28
KR960001300B1 KR960001300B1 (ko) 1996-01-25

Family

ID=17546787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910017788A KR960001300B1 (ko) 1990-10-11 1991-10-10 반도체기억장치

Country Status (6)

Country Link
US (1) US5331594A (ko)
EP (1) EP0480752B1 (ko)
JP (1) JP2647546B2 (ko)
KR (1) KR960001300B1 (ko)
DE (1) DE69124562T2 (ko)
TW (1) TW218935B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2793427B2 (ja) * 1992-04-08 1998-09-03 株式会社東芝 半導体装置
JP2978329B2 (ja) * 1992-04-21 1999-11-15 三菱電機株式会社 半導体メモリ装置及びそのビット線の短絡救済方法
DE4223532A1 (de) * 1992-07-17 1994-01-20 Philips Patentverwaltung Schaltungsanordnung zum Prüfen der Adressierung wenigstens einer Matrix
US5428621A (en) * 1992-09-21 1995-06-27 Sundisk Corporation Latent defect handling in EEPROM devices
JP3164939B2 (ja) * 1993-04-27 2001-05-14 富士通株式会社 記憶装置の試験回路を備えた装置
DE69326329T2 (de) * 1993-06-28 2000-04-13 St Microelectronics Srl Speicherzellen-Stromleseverfahren in Mikrosteuergerät
JP3354231B2 (ja) * 1993-09-29 2002-12-09 三菱電機エンジニアリング株式会社 半導体装置
KR950015768A (ko) * 1993-11-17 1995-06-17 김광호 불휘발성 반도체 메모리 장치의 배선단락 검출회로 및 그 방법
KR0122100B1 (ko) * 1994-03-10 1997-11-26 김광호 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법
KR0135231B1 (ko) * 1994-08-23 1998-04-22 김주용 고속 테스트 기능을 갖는 메모리 소자
US5610866A (en) * 1994-10-31 1997-03-11 Sgs-Thomson Microelectronics, Inc. Circuit structure and method for stress testing of bit lines
US5623925A (en) * 1995-06-05 1997-04-29 Cmed, Inc. Virtual medical instrument for performing medical diagnostic testing on patients
JP3734853B2 (ja) * 1995-06-27 2006-01-11 株式会社ルネサステクノロジ 半導体記憶装置
DE19612441C2 (de) * 1996-03-28 1998-04-09 Siemens Ag Schaltungsanordnung mit einer Testschaltung
US6072719A (en) 1996-04-19 2000-06-06 Kabushiki Kaisha Toshiba Semiconductor memory device
US5781557A (en) * 1996-12-31 1998-07-14 Intel Corporation Memory test mode for wordline resistive defects
FR2771840B1 (fr) * 1997-11-28 2003-06-27 Sgs Thomson Microelectronics Memoire rom testable en consommation statique
KR19990084215A (ko) * 1998-04-03 1999-12-06 윤종용 반도체 메모리 장치의 라인-브리지 차단 회로
DE69937559T2 (de) * 1999-09-10 2008-10-23 Stmicroelectronics S.R.L., Agrate Brianza Nicht-flüchtige Speicher mit Erkennung von Kurzschlüssen zwischen Wortleitungen
US6407953B1 (en) * 2001-02-02 2002-06-18 Matrix Semiconductor, Inc. Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays
US6388927B1 (en) * 2001-02-23 2002-05-14 Cypress Semiconductor Corp. Direct bit line-bit line defect detection test mode for SRAM
US6768685B1 (en) 2001-11-16 2004-07-27 Mtrix Semiconductor, Inc. Integrated circuit memory array with fast test mode utilizing multiple word line selection and method therefor
US6778449B2 (en) * 2002-07-01 2004-08-17 International Business Machines Corporation Method and design for measuring SRAM array leakage macro (ALM)
US7765153B2 (en) * 2003-06-10 2010-07-27 Kagi, Inc. Method and apparatus for verifying financial account information
US6992939B2 (en) * 2004-01-26 2006-01-31 Micron Technology, Inc. Method and apparatus for identifying short circuits in an integrated circuit device
US7053647B2 (en) * 2004-05-07 2006-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of detecting potential bridging effects between conducting lines in an integrated circuit
KR100902052B1 (ko) * 2007-08-13 2009-06-15 주식회사 하이닉스반도체 워드 라인 테스트 방법
JP2009076176A (ja) * 2007-09-25 2009-04-09 Toshiba Corp 不揮発性半導体記憶装置
TWI534819B (zh) * 2014-07-31 2016-05-21 常憶科技股份有限公司 於靜態電流測試下檢測全域字元線缺陷
US9330783B1 (en) * 2014-12-17 2016-05-03 Apple Inc. Identifying word-line-to-substrate and word-line-to-word-line short-circuit events in a memory block
US9390809B1 (en) 2015-02-10 2016-07-12 Apple Inc. Data storage in a memory block following WL-WL short
US9529663B1 (en) 2015-12-20 2016-12-27 Apple Inc. Detection and localization of failures in 3D NAND flash memory
US9996417B2 (en) 2016-04-12 2018-06-12 Apple Inc. Data recovery in memory having multiple failure modes
US10755787B2 (en) 2018-06-28 2020-08-25 Apple Inc. Efficient post programming verification in a nonvolatile memory
US10762967B2 (en) 2018-06-28 2020-09-01 Apple Inc. Recovering from failure in programming a nonvolatile memory
US10936455B2 (en) 2019-02-11 2021-03-02 Apple Inc. Recovery of data failing due to impairment whose severity depends on bit-significance value
US10915394B1 (en) 2019-09-22 2021-02-09 Apple Inc. Schemes for protecting data in NVM device using small storage footprint
US11550657B1 (en) 2021-09-01 2023-01-10 Apple Inc. Efficient programming schemes in a nonvolatile memory

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57105897A (en) * 1980-12-23 1982-07-01 Fujitsu Ltd Semiconductor storage device
US4393475A (en) * 1981-01-27 1983-07-12 Texas Instruments Incorporated Non-volatile semiconductor memory and the testing method for the same
JPS592299A (ja) * 1982-06-29 1984-01-07 Fujitsu Ltd フイ−ルドプログラマブル素子
JPS62114200A (ja) * 1985-11-13 1987-05-25 Mitsubishi Electric Corp 半導体メモリ装置
US4685086A (en) * 1985-11-14 1987-08-04 Thomson Components-Mostek Corp. Memory cell leakage detection circuit
JPS62120700A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 半導体記憶装置
JPS63177400A (ja) * 1987-01-19 1988-07-21 Hitachi Ltd 半導体メモリ
JPS63244400A (ja) * 1987-03-16 1988-10-11 シーメンス・アクチエンゲゼルシヤフト メモリセルの検査回路装置および方法
JP2609211B2 (ja) * 1987-03-16 1997-05-14 シーメンス・アクチエンゲゼルシヤフト メモリセルの検査回路装置および方法
JPH01109921A (ja) * 1987-10-23 1989-04-26 Ricoh Co Ltd プログラマブルロジックアレイ
JPH01134799A (ja) * 1987-11-20 1989-05-26 Sony Corp メモリ装置
JPH01243291A (ja) * 1988-03-25 1989-09-27 Hitachi Ltd メモリ回路
JPH01276500A (ja) * 1988-04-27 1989-11-07 Hitachi Ltd 半導体記憶装置
JPH01296500A (ja) * 1988-05-23 1989-11-29 Mitsubishi Electric Corp 半導体記憶装置
JPH02249196A (ja) * 1989-03-22 1990-10-04 Hitachi Ltd 半導体記憶装置
JPH03137900A (ja) * 1989-07-27 1991-06-12 Nec Corp 不揮発性半導体メモリ
JP2601931B2 (ja) * 1990-04-06 1997-04-23 株式会社東芝 半導体不揮発性メモリ装置

Also Published As

Publication number Publication date
US5331594A (en) 1994-07-19
JPH04149900A (ja) 1992-05-22
DE69124562D1 (de) 1997-03-20
DE69124562T2 (de) 1997-08-14
EP0480752A2 (en) 1992-04-15
KR960001300B1 (ko) 1996-01-25
EP0480752A3 (en) 1993-02-24
EP0480752B1 (en) 1997-02-05
JP2647546B2 (ja) 1997-08-27
TW218935B (ko) 1994-01-11

Similar Documents

Publication Publication Date Title
KR920008768A (ko) 반도체기억장치
KR850003610A (ko) 반도체 메모리 장치
KR850004684A (ko) 반도체 기억 장치
KR860002870A (ko) 집적회로 장치
KR910010529A (ko) 시프트 레지스터 장치
KR860002866A (ko) 반도체 집적회로장치
KR870009384A (ko) 반도체 기억 장치
KR920001552A (ko) 반도체 메모리 장치의 다중 비트 병렬 테스트방법
KR880011797A (ko) 반도체 기억장치
KR950009279A (ko) 메모리 시험을 실시하는 반도체 메모리 장치
KR880000966A (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치
KR880000960A (ko) 반도체 메모리
KR910008730A (ko) 반도체 기억장치
KR970051456A (ko) Dq 채널 수를 감소시킬 수 있는 반도체 메모리장치
KR970023404A (ko) 계층적 비트라인 구조를 갖는 반도체 메모리 장치
KR910014945A (ko) 반도체기억장치
KR850002641A (ko) 시프트 레지스터
KR920003314A (ko) 반도체 메모리장치
KR910014940A (ko) 반도체 기억장치
KR960042745A (ko) 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치
KR960012016A (ko) 신호 변환 장치를 갖고 있는 어드레스 입력버퍼
KR970049243A (ko) 반도체 메모리 디바이스의 구분방법
KR940018985A (ko) 테스트 회로를 갖는 반도체 메모리 장치(Semiconductor Memory Device Having Test Circuit)
KR920006970A (ko) 반도체 메모리를 위한 시리얼 선택회로
KR860007666A (ko) 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101223

Year of fee payment: 16

EXPY Expiration of term