DE69326329T2

DE69326329T2 - Speicherzellen-Stromleseverfahren in Mikrosteuergerät

Info

Publication number: DE69326329T2
Application number: DE69326329T
Authority: DE
Inventors: Saverio Pezzini
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1993-06-28
Filing date: 1993-06-28
Publication date: 2000-04-13
Anticipated expiration: 2013-06-29
Also published as: EP0632464B1; US5491662A; JP3542637B2; JPH07141320A; DE69326329D1; EP0632464A1

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Messen des Stroms von Mikrocontroller- Speicherzellen sowie ein System zum Durchführen eines derartigen Verfahrens.
Die meisten einfachen Speicher (die in einem Chip integriert sind, welcher nur den Speicher umfaßt) sehen Pins zum Messen des Stroms der Zellen vor, wobei im Meßschritt direkt eine Spannung von ungefähr 1 V angelegt wird, um den Strom jeder Zelle zu messen. Ein derartiges Verfahren ist extrem nützlich, um einen Speicher zu prüfen und zu entwickeln.
Gegenwärtig kann das oben genannte Verfahren jedoch nicht auf Mikrocontroller mit nichtflüchtigen EPROM- oder Flash-EEPROM-Speichern angewendet werden, weil es allgemein unmöglich ist, die zahlreichen zusätzlich erforderlichen Pins vorzusehen oder die Zellenlesefunktion unter Verwendung der auf dem Mikrocontroller vorhandenen Pins durchzuführen, welche bereits diverse Funktionen vorsehen. Außerdem kann dieselbe Speicherkonfiguration verwendet werden, um verschiedene Mikrocontroller mit unterschiedlicher Struktur zu entwickeln, so daß eine Lösung, die für einen Mikrocontroller geeignet ist, nicht notwendigerweise für andere geeignet ist.
EP-A-0 318 363 gibt ein Verfahren zum Lesen des Stroms von Zellen eines EEPROMS an, welches folgende Schritte umfaßt: Anlegen einer Stromlesespannung an einer Programmierungsspannung-Versorgungsleitung des Speichers; Durchführen eines Schreibbefehls für eine vorbestimmten Zelle; und Messen des Stromflusses durch die vorbestimmte Zelle, wobei die Stromlesespannung einen kleineren Wert als eine Schreibspannung aufweist und nicht ausreicht, um in die Zelle zu schreiben.
Der Artikel "A 512-kb Flash EEPROM Embedded in a 32-b Microcontroller" von Kuo et al., IEICE TRANSACTIONS, vol. E75-C, no. 4, April 1992, Tokyo, JO, pp. 472-479 gibt die allgemeine Architektur eines Mikrocontrollers in Übereinstimmung mit dem Oberbegriff der Ansprüche 1 und 4 an.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren anzugeben, das die oben genannten Nachteile beseitigt und das ein direktes Lesen des Stroms auch von integrierten Speicherzellen eines Mikrocontrollers ermöglicht.
In Übereinstimmung mit der vorliegenden Erfindung ist deshalb ein Verfahren zum Messen des Stroms von Mikrocontroller-Speicherzellen nach Anspruch 1 angegeben.
In Übereinstimmung mit der vorliegenden Erfindung ist weiterhin ein System mit einem Mikrocontroller nach Anspruch 4 angegeben.
Im folgenden werden zwei bevorzugte, die vorliegende Erfindung nicht einschränkende Ausführungsformen der vorliegenden Erfindung beispielhaft mit Bezug auf die beigefügten Zeichnungen beschrieben. Es zeigen:
Fig. 1 ein Blockdiagramm der Architektur einer ersten Ausführungsform des Mikrocontrollers in Übereinstimmung mit der vorliegenden Erfindung,
Fig. 2 ein Blockdiagramm einer Variation des Mikrocontrollers von Fig. 1.
Der in Fig. 1 durch das Bezugszeichen 1 angegebene Mikrocontroller umfaßt im wesentlichen eine Mikrocontroller-Verarbeitungseinheit 2, eine Speichermatrix 3 und eine Speicheradreß-, Versorgungs- und Steuerlogikeinheit 4 einschließlich eines Speichersteuerregisters 5, wobei nicht insbesondere mit der vorliegenden Erfindung in Zusammenhang stehende Teile hier nicht berücksichtigt werden.
Die Verarbeitungseinheit 2 kann eine bekannte Konfiguration aufweisen, weshalb hier auf eine Beschreibung derselben verzichtet wird. Die Speichermatrix 3 ist ein nichtflüchtiger EPROM, EEPROM oder Flash-EEPROM, welcher eine Anzahl von Paaren von Zellen 7, 8 umfaßt, die in Reihen und Spalten angeordnet sind und mit entsprechenden Wortleitungen WL und Bitleitungen DBL, RBL verbunden sind. Die Wortleitungen WL sind mit einer Adreßdecodierungsstufe 10 verbunden, die wiederum über einen Adreßbus 11 mit einer Verarbeitungseinheit 2 verbunden ist. Die Bitleitungen umfassen eine Anzahl von Datenbitleitungen DBL0 ... DBLn und eine Anzahl von Referenzbitleitungen RBL0 ... RBLm, die miteinander verbunden und jeweils mit den Zellen 7 (jede speichert ein Elementarelement oder ein Bit) und mit den Zellen 8 verbunden sind, welche die Referenzzellen bilden und allgemein aus jungfräulichen Zellen bestehen, d. h. aus Zellen, die noch nie beschrieben oder gelöscht wurden. Auf bekannte Weise weist jede Zelle 7, 8 einen Steueranschluß (Gateanschluß), der mit einer entsprechenden Wortleitung WL verbunden ist, einen Drainanschluß, der mit einer entsprechenden Daten- oder Referenzbitleitung DBL, RBL verbunden ist, und einen geerdeten Sourceanschluß auf.
Jedes Paar aus einer Datenbitleitung DBL und einer Referenzbitleitung RBL ist an einem Ende mit einem Sensorverstärker 12 verbunden, dessen Ausgang mit der Datenausgabeleitung 13 eines Datenausgabebusses DOB verbunden ist, der mit der Verarbeitungseinheit 2 verbunden ist. Das andere Ende jedes Paars der Bitleitungen DBL, RBL ist mit einer Logikeinheit 4 verbunden. Insbesondere ist jede Datenbitleitung DBL mit einem Anschluß eines Schalttransistors 15 verbunden, von dem ein anderer Anschluß einen Knoten 19 definiert, der über eine Versorgungsleitung 16 und einen durch einen MOS-Transistor gebildeten Schalter 17 mit einem Pin 18 verbunden ist, an dem die Programmierungsspannung Vpp angelegt wird. Der Steueranschluß des den Schalter 17 definierenden Transistors ist über eine Schreibaktivierungsleitung W-EN mit einer Verarbeitungseinheit 2 verbunden.
Der Steueranschluß des Schalttransistors 15 ist mit dem Ausgang einer UND-Schaltung 20 mit zwei Eingängen verbunden, deren einer Eingang mit einer Datenaktivierungsleitung E-EN verbunden ist und deren anderen Eingang über einen Inverter 21 mit der Leitung 22 eines Dateneingabebusses DIB verbunden ist. Die Datenaktivierungsleitung D-EN ist mit dem Steuerregister 5 verbunden, das den Logikpegel des Signals auf der Datenaktivierungsleitung D-EN auf der Basis des Inhalts einer Zelle 23 bestimmt, während der Dateneingabebus DIB mit der Verarbeitungseinheit 2 verbunden ist.
Jede Referenzbitleitung RBL ist mit einem Anschluß eines entsprechenden Schalttransistors 25 verbunden, während der andere Anschluß mit dem Knoten 19 und damit mit der Versorgungsleitung 16 verbunden ist. Der Steueranschluß des Schalttransistors 25 ist mit dem Ausgang einer UND-Schaltung 26 mit zwei Eingängen verbunden, deren einer Eingang mit dem Ausgang des Inverters 21 verbunden ist und deren anderer Eingang mit einer Referenzaktivierungsleitung REF-EN verbunden ist, die mit einer Zelle 27 des Steuerregisters 5 verbunden ist.
Fig. 1 zeigt auch die programmierbare Spannungsversorgung 30 sowie ein Amperemeter oder ein anderes Strommeßelement 31, die beide extern zum Mikrocontroller 1 vorgesehen und aus weiter unten erläuterten Gründen mit dem Pin 18 verbunden sind.
Um den Strom der Zellen 7, 8 beim Prüfen oder Entwickeln des Mikrocontrollers 1 zu messen, wird im wesentlichen die bereits zum Programmieren der Zellen vorgesehene Steuerlogik 4 verwendet, wobei der einzige Unterschied im Hinzufügen einer Zelle (27) im Steuerregister 5, des Schalttransistors 25 und der UND-Schaltung 26 besteht, um auch eine Messung des Stroms der Referenzzelle zu ermöglichen.
Das Programmieren eines Speicherwortes (eine Gruppe von Zellen 7 ist mit derselben Wortleitung WL verbunden) beinhaltet zuerst das Löschen aller Wortzellen (d. h. aller Zellen, die eine logische "1" speichern) und dann das Schreiben einer logischen "0" in die durch den Dateneingabebus DIB und die Bitleitungen DBL angegebenen Wortzellen, indem eine hohe Spannung (z. B. 5,5 bis 7 V) am Drainanschluß der Zellen angelegt wird.
Der Strom einer bestimmten Zelle 7 oder 8 wird in der gleichen Weise gemessen, wobei jedoch die am Drainanschluß der Zelle zum Messen angelegte Spannung viel niedriger ist (typischerweise 1 V) als die Programmierungsspannung. Eine Zelle wird also durch das Schreiben eines Datenzellen- oder Referenzzellen-Lesebits in die Zellen 23, 27 des Steuerregisters 5 gemessen, wobei ein bestimmtes Paar von Zellen mit Hilfe der Wortleitungen und des Dateneingabebusses ausgewählt wird, eine Spannung von 1 V an dem Programmierungspin 18 angelegt wird und ein Schreibbefehl durchgeführt wird (d. h. ein hoher Logikpegel auf der Leitung W-EN erzeugt und der Transistor 17 angeschaltet wird). Zum Beispiel wird die Datenzelle, die dem Bit N.0 eines 8-Bit-Wortes der Adresse 2412 entspricht, einfach gelesen, indem das Datenzellen-Aktivierungsbit (logische "1") in die Zelle 23 des Steuerregisters 5 geschrieben wird, das Deaktivierungsbit ("0") in die Zelle 27 geschrieben wird, eine Spannung von 1 V am Pin 18 angelegt wird (durch eine entsprechende Regulierungsversorgung 30) und ein Schreibbefehl mit der Adresse 2412 und den Daten 01111111 durchgeführt wird. Als Ergebnis werden die mit der Wortleitung der Adresse 2412 verbundenen Zellen aktiviert; die Leitung 22 präsentiert für das erste Bit eine logische "0", die durch den Inverter 21 invertiert wird, und in einer logischen "1" am Eingang der UND-Schaltung 20 resultiert, um den mit der Datenbitleitung DBL0 verbundenen Schalttransistor 15 zu steuern; der andere Eingang der UND-Schaltung 20 ist hoch, weil er mit der Datenaktivierungsleitung D-EN verbunden ist, die mit dem Register 23 verbunden ist; der mit DBL0 verbundene Transistor 15 ist on, so daß DBL0 mit 1 V versorgt werden kann; und die ausgewählte Zelle wird mit Strom versorgt, der durch den Amperemeter 31 gemessen werden kann.
Umgekehrt wird die Referenzzelle mit derselben oben angegebenen Adresse bis auf die Zelle des Steuerregisters 5 in derselben Weise gelesen. In diesem Fall wird tatsächlich eine logische "1" in der Zelle 27 und nicht in der Zelle 23 gespeichert, um die Referenz- Aktivierungsleitung REF-EN, die UND-Schaltung 26 und den Schalttransistor 25 zu aktivieren.
Wenn der Vpp-Pin 18 nicht verwendet werden kann (z. B. weil er bereits als Reset-Pin verwendet wird), dann kann die oben angegeben Konfiguration wie in Fig. 2 gezeigt und im folgenden beschrieben modifiziert werden.
Der Mikrocontroller 1' in Fig. 1 ist im wesentlichen mit dem Mikrocontroller 1 in Fig. 1 identisch, so daß Teile, die in beiden Mikrocontrollern gleich sind, durch dieselben Bezugszeichen angegeben sind und hier nicht weiter beschrieben werden.
Der Mikrocontroller 1' weist einen weiteren sogenannten ADMA-Pin 35 auf (ADMA = Analog Direct Memory Access = analoger Direktspeicherzugriff) auf, der mit der programmierbaren Spannungsquelle 30 und einem Amperemeter 31 und weiterhin über einen gesteuerten Schalter 36, der durch einen MOS-Transistor gebildet wird, mit einer Versorgungsleitung 16 verbunden ist, wobei der Steueranschluß des MOS-Transistors über eine Leseaktivierungsleitung A-EN mit einer Zelle 38 des Steuerregisters 5' verbunden ist. Bis auf die hinzugefügte Leseaktivierungszelle 38, ist das Steuerregister 5' mit dem Steuerregister 5 in Fig. 1 identisch.
Der Zellenstrom der Speichermatrix 3 des Mikrocontrollers 1' wird in derselben bereits oben mit Bezug auf Fig. 1 beschriebenen Weise gelesen, wobei jedoch beim Schreiben des Datenzellen- oder Referenzzellen-Lesebits in die Zellen 23, 27 auch in die ADMA-Leseaktivierungszelle 38 geschrieben wird. Wenn also eine Spannung von 1 V am Pin 35 angelegt wird (und nicht am Pin 18), dann wird eine Schreiboperation an der angegebenen Adresse durchgeführt, wobei die erforderliche Zelle über das Amperemeter 31 gelesen wird.
Die Vorteile des Verfahrens in Übereinstimmung mit der vorliegenden Erfindung werden aus der vorstehenden Beschreibung deutlich. Insbesondere ermöglicht das Verfahren das Lesen der Speicherzellen eines Mikrocontrollers und damit ein Prüfen von Zellen, das bisher nur bei Zellen von einfachen Speichern möglich war. Das Lesen erfordert nicht das Hinzufügen einer großen Anzahl von Pins. Wenn im schlimmsten Fall keiner der Pins auf dem integrierten Bauelement zum Durchführen der Lesefunktion verfügbar ist, dann ist nur ein zusätzlicher Pin (der ADMA-Pin 35) erforderlich. Außerdem ist sehr wenig zusätzlicher Raum zum Implementieren der Lesefunktion erforderlich, wobei lediglich das mögliche Hinzufügen eines dezidierten ADMA-Pins und einer ADMA-Aktivierungszelle sowie das Hinzufügen des Referenzbitleitung-Schalttransistors 25 und der Referenzzell-Auswahlzelle 27 erforderlich sind. Schließlich beinhaltet das Verfahren in Übereinstimmung mit der vorliegenden Erfindung keine wesentliche Änderung der bestehenden Prozeduren des Mikrocontrollers, da das direkte Lesen des Stroms, wie bereits festgestellt, im wesentlichen nicht mehr als eine Schreiboperation erfordert, vor der lediglich das ADMA-Aktivierungsbit und das Datenzellen- oder Referenzzellen-Leseaktivierungs gesetzt werden müssen, was als Teil von anderen Befehlen des Mikrocontrollers durchgeführt werden kann.
Dem Fachmann sollte deutlich sein, daß Änderungen an dem Verfahren und an der Architektur, die im vorstehenden beschrieben und dargestellt sind, vorgenommen werden können, ohne daß dadurch der Erfindungsumfang der vorliegenden Erfindung verlassen wird. Insbesondere wenn ein zusätzlicher Pin vorgesehen wird oder wenn zumindest nicht der Programmierungspin Vpp zum Durchführen der Stromlesefunktion verwendet wird, dann kann das gezeigte Steuerregister 5' durch eine komplexere Stufe ersetzt werden, die ein Register zum Speichern von nur zwei Direktlesebits (zusätzlich zu den für die anderen Funktionen des Speichers 3 erforderlichen Bits) und eine Logikeinheit mit zum Beispiel einem Multiplexer für die ADMA-Leseaktivierung umfaßt, um die Daten- oder Referenzzelle für dasselbe Speicherwortbit aktiviert.
Außerdem kann die am Gateanschluß der Zellen zum Lesen angelegte Spannung auch niedriger als die Schreibspannung und zum Beispiel gleich der Versorgungsspannung Vcc des Mikrocontrollers sein, wobei die Verarbeitungseinheit 2 (die in den gezeigten Konfigurationen die Schreibsteuerlogik umfaßt) in diesem Fall in Abhängigkeit davon, ob ein Schreibbefehl oder ein direktes Lesen durchgeführt werden soll, die Schreibspannung Vpp (z. B. 12 V) oder die Direktlesespannung (z. B. die Versorgungsspannung Vcc = 5 V) anlegt.

Claims

1. Verfahren zum Messen des Stroms von Zellen (7, 8) eines Speichers (3), der Teil eines Mikrocontrollers (1, 1') ist und eine Speichermatrix (3) mit Datenzellen (7) und Referenzzellen (8) umfaßt, dadurch gekennzeichnet, daß das Verfahren folgende Schritte umfaßt:

selektives Aktivieren einer Datenaktivierungsleitung (D-EN) oder einer Referenzaktivierungsleitung (REF-EN), um eine Programmierungsspannung-Versorgungsleitung (16) selektiv mit einer vorbestimmten Daten- oder Referenzzelle (7, 8) zu verbinden, deren Strom gemessen werden soll,

Anlegen einer Strommeßspannung an der Programmierungsspannung-Versorgungsleitung (16) des Speichers (3), wobei die Strommeßspannung einen niedrigeren Wert als eine Schreibspannung aufweist und nicht ausreicht, um in eine Zelle zu schreiben,

Durchführen eines Schreibbefehls für die vorbestimmte Daten- oder Referenzzelle (7, 8) des Speichers, und

Messen des Stromflusses durch die vorbestimmte Daten- oder Referenzzelle.

2. Verfahren nach Anspruch 1 für einen Mikrocontroller (1) mit einem Programmierungspin (18), dadurch gekennzeichnet, daß der Schritt zum Anlegen einer Stromlesespannung einen Schritt zum Anlegen der Stromlesespannung an dem Programmierungspin (18) umfaßt, wobei der Schritt zum Durchführen eines Schreibbefehls einen Schritt zum Aktivieren eines Schreibschalters (17) umfaßt, der zwischen dem Programmierungspin und der Programmierungsspannung-Versorgungsleitung (16) geschaltet ist, und wobei der Schritt zum Messen des Stromflusses einen Schritt zum Messen des Stromflusses durch den Programmierungspin umfaßt.

3. Verfahren nach Anspruch 1 für einen Mikrocontroller (1') mit einem Programmierungspin (18) und einem Direktspeicherzugriffspin (35), dadurch gekennzeichnet, daß der Schritt zum Anlegen einer Stromlesespannung einen Schritt zum Anlegen der Stromlese spannung an dem Direktspeicherzugriffspin (35) umfaßt, wobei der Schritt zum Durchführen eines Schreibbefehls einen Schritt zum Aktivieren eines Schreibschalters (26) umfaßt, der zwischen dem Direktspeicherzugriffspin (35) und dem Programmierungsspannung-Versorgungsleitung (16) geschaltet ist, und wobei der Schritt zum Messen des Stromflusses einen Schritt zum Messen des Stromflusses durch den Direktspeicherzugriffspin umfaßt.

4. System mit einem Mikrocontroller (1, 1') einschließlich einer Speichermatrix (3) mit einer Vielzahl von Datenzellen (7) und Referenzzellen (8), die mit einer entsprechenden Datenbitleitung (DBL) und einer entsprechenden Referenzbitleitung (RBL) verbunden sind, wobei die Datenbitleitung (DBL) mit einer Programmierungsspannung-Versorgungsleitung (16) verbunden ist, wobei der Mikrocontroller weiterhin eine Steuerlogikeinheit (4) einschließlich einer Schreibeinrichtung (W-EN, 16-22) zum Schreiben in vorbestimmten Zellen des Speichers umfaßt,

gekennzeichnet durch eine Spannungserzeugungseinrichtung (30) und eine Stromfeststellungseinrichtung (31), die mit der Programmierungsspannung-Versorgungsleitung (30) verbunden werden können, wobei die Spannungserzeugungseinrichtung (30) eine Strommeßspannung erzeugt, die einen niedrigeren Wert als eine Schreibspannung aufweist und nicht ausreicht, um in eine Zelle zu schreiben, und wobei die Stromfeststellungseinrichtung (31) direkt den Stromfluß in einer ausgewählten Daten- oder Referenzzelle (7, 8) feststellt, und dadurch gekennzeichnet, daß die Steuerlogikeinheit (4) weiterhin umfaßt:

einen ersten und einen zweiten Schalttransistor (15, 25), der zwischen die Programmierungsspannung-Versorgungsleitung (16) und die Datenbitleitung (DBL) bzw. die Referenzbitleitung (RBL) geschaltet ist,

eine Datenaktivierungsleitung (D-EN) und eine Referenzaktivierungsleitung (REF- EN), die jeweils mit einem Steueranschluß des ersten und des zweiten Schalttransistors (15, 25) verbunden sind, und

eine Einrichtung (5, 20, 23, 26, 27) zum selektiven Aktivieren der Datenaktivierungsleitung (D-EN) oder der Referenzaktivierungsleitung (REF-EN) um selektiv die Programmierungsspannung-Vesorgungsleitung (16) mit einer vorbestimmten Datenzelle (7) oder Referenzzelle (8) zu verbinden.

5. System nach Anspruch 4, dadurch gekennzeichnet, daß die Einrichtung (5, 20, 23, 26, 27) zum selektiven Aktivieren umfaßt: ein erstes Logikgatter (20) mit einem Ausgang, der mit dem Steueranschluß des ersten Schalttransistors (15) verbunden ist, einem ersten Eingang, der mit der Datenaktivierungsleitung (D-EN) verbunden ist, und einem zweiten Eingang, der mit einer Datenadreßleitung (22) verbunden ist, ein zweites Logikgatter (26) mit einem Ausgang, der mit dem Steueranschluß des zweiten Schalttransistors (25) verbunden ist, einem ersten Eingang, der mit der Referenzaktivierungsleitung (REF-EN) verbunden ist, und einem zweiten Eingang, der mit der Datenadreßleitung (22) verbunden ist, ein Speicherelement (23, 27), das mit den Daten- und Referenzaktivierungsleitungen (D-EN, REF-EN) verbunden ist, um Aktivierungsdaten zu speichern und um selektiv die Daten- oder die Referenzaktivierungsleitung (D-EN, REF-EN) zu aktivieren.

6. System nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der Mikrocontroller (1) einen Programmierungspin (18) umfaßt und daß die Spannungserzeugungseinrichtung (30) und die Stromfeststellungseinrichtung (31) mit dem Programmierungspin verbunden sind.

7. System nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der Mikrocontroller (1') einen Programmierungspin (18) und einen Direktspeicherzugriffspin (35) umfaßt und daß die Spannungserzeugungseinrichtung (30) und die Stromfeststellungseinrichtung (31) mit dem Direktspeicherzugriffspin (35) verbunden sind.

8. System nach Anspruch 7, dadurch gekennzeichnet, daß die Steuerlogikeinheit (4) Speicherelemente (38) umfaßt, die mit einem Direktleseaktivierungsschalter (36) verbunden sind, der zwischen den Direktspeicherzugriffspin (35) und die Programmspannung-Versorgungsleitung (16) geschaltet ist.