KR920001534A - 반도체기억장치 - Google Patents

반도체기억장치 Download PDF

Info

Publication number
KR920001534A
KR920001534A KR1019910010341A KR910010341A KR920001534A KR 920001534 A KR920001534 A KR 920001534A KR 1019910010341 A KR1019910010341 A KR 1019910010341A KR 910010341 A KR910010341 A KR 910010341A KR 920001534 A KR920001534 A KR 920001534A
Authority
KR
South Korea
Prior art keywords
semiconductor memory
input
data
control signal
memory elements
Prior art date
Application number
KR1019910010341A
Other languages
English (en)
Other versions
KR960006877B1 (ko
Inventor
도시유끼 고가와
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR920001534A publication Critical patent/KR920001534A/ko
Application granted granted Critical
Publication of KR960006877B1 publication Critical patent/KR960006877B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Memory System (AREA)

Abstract

내용 없음

Description

반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 한 실시예의 개략 블럭도.
제2도는 제1도에 표시한 메모리셀 주변부의 전기회로도.
제3도는 제1도에 표시한 연산블럭의 구체적인 전기회로도.

Claims (1)

  1. 복수의 반도체기억소자, 상기 복수의 반도체 기억소자의 어드레스를 지정하기 위한 어드레스 신호가 입력되는 어드레스 신호 입력단자, 상기 복수의 반도체 기억소자에 기억하기 위한 기록 데이터와 연산 커맨드 데이터가 입력되고 아울러 상기 복수의 반도체 기억소자로부터 판독된 데이터가 출력되는 데어터 입출력단자, 상기 복수의 반도체 기억소자의 데어터를 기록 또는 판독하기 위한 제1및 제2의 제어신호가 입력되는 제1및 제2의 제어신호 입력단자, 상기 데이터 입출력단자에 입력딘 연산커맨드 데이터를 일시 기억하는 일시 기억수단 및, 상기 제1의 제어신호 입력단자에 입력된 제1의 제어신호의 레벨의 변화에 응하고 상기 데이터 입출력 단자에 입력된 연산커맨드 데이터를 상기 일시 기억 수단에 일시 기억시켜 상기 제2의 제어신호 입력단자에 입력된 제2의 제어신호의 레벨의 변화에 응하고, 상기 일시 기억수단에 기억되어 있는 연산커맨드 데이터에 따라서 상기 데이터 입력단자에 입력된 데이터와 상기 복수의 반도체 기억소자로부터 판독된 데이터를 연산 실행수단을 구비한 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910010341A 1990-06-21 1991-06-21 반도체기억장치 KR960006877B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2165214A JPH0457284A (ja) 1990-06-21 1990-06-21 半導体記憶装置
JP2-165214 1990-06-21

Publications (2)

Publication Number Publication Date
KR920001534A true KR920001534A (ko) 1992-01-30
KR960006877B1 KR960006877B1 (ko) 1996-05-23

Family

ID=15808018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010341A KR960006877B1 (ko) 1990-06-21 1991-06-21 반도체기억장치

Country Status (4)

Country Link
US (1) US5579506A (ko)
JP (1) JPH0457284A (ko)
KR (1) KR960006877B1 (ko)
DE (1) DE4120290C2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3192081B2 (ja) * 1996-02-28 2001-07-23 日本電気株式会社 半導体記憶装置
KR100624960B1 (ko) * 2004-10-05 2006-09-15 에스티마이크로일렉트로닉스 엔.브이. 반도체 메모리 장치 및 이의 패키지 및 이를 이용한메모리 카드
JP4846306B2 (ja) 2005-09-09 2011-12-28 富士通セミコンダクター株式会社 半導体記憶装置及びそれを用いた半導体集積回路システム並びに半導体記憶装置の制御方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425616A (en) * 1979-11-06 1984-01-10 Frederick Electronic Corporation High-speed time share processor
US4392200A (en) * 1980-01-28 1983-07-05 Digital Equipment Corporation Cached multiprocessor system with pipeline timing
US4488258A (en) * 1982-09-20 1984-12-11 Allen-Bradley Programmable controller with control program comments
CA1257400A (en) * 1985-05-21 1989-07-11 Akihiro Sera Input/output control system
JPH0816882B2 (ja) * 1985-06-17 1996-02-21 株式会社日立製作所 半導体記憶装置
US4805137A (en) * 1987-01-08 1989-02-14 United Technologies Corporation Bus controller command block processing system

Also Published As

Publication number Publication date
DE4120290C2 (de) 1995-03-16
JPH0457284A (ja) 1992-02-25
DE4120290A1 (de) 1992-01-09
US5579506A (en) 1996-11-26
KR960006877B1 (ko) 1996-05-23

Similar Documents

Publication Publication Date Title
KR860002148A (ko) 반도체 집적회로 장치
KR910010534A (ko) 반도체 기억장치의 용장회로
KR880004479A (ko) 다이나믹형 반도체기억장치
KR860003556A (ko) 인터럽트 제어 시스템
KR880013168A (ko) 반도체 기억장치
KR860003551A (ko) 기 억 회 로
KR920010622A (ko) 반도체집적회로장치
KR920022307A (ko) 판독 전용 반도체 메모리 장치
KR910015999A (ko) 반도체 메모리장치
KR880009304A (ko) Eprom내장 마이크로 컴퓨터
KR910008730A (ko) 반도체 기억장치
KR950025777A (ko) 반도체메모리장치
KR920010624A (ko) 반도체기억장치
KR900013621A (ko) 반도체장치
KR870010549A (ko) 반도체 기억장치
KR910005322A (ko) 용장 메모리 셀을 갖는 반도체 메모리 장치
KR880004376A (ko) 반도체 기억장치
KR920017115A (ko) 반도체기억장치
KR910005463A (ko) 정보를 일시적으로 유지할 수 있는 불휘발성 메모리 셀을 포함하는 집적회로
KR910010308A (ko) Eeprom의 에러정정회로
KR920001534A (ko) 반도체기억장치
KR920003314A (ko) 반도체 메모리장치
KR920018752A (ko) 반도체 기억장치
KR930005199A (ko) 반도체 기억장치
KR910006852A (ko) 메모리 제어 시스템 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee