KR860003556A - 인터럽트 제어 시스템 - Google Patents

인터럽트 제어 시스템 Download PDF

Info

Publication number
KR860003556A
KR860003556A KR1019850008069A KR850008069A KR860003556A KR 860003556 A KR860003556 A KR 860003556A KR 1019850008069 A KR1019850008069 A KR 1019850008069A KR 850008069 A KR850008069 A KR 850008069A KR 860003556 A KR860003556 A KR 860003556A
Authority
KR
South Korea
Prior art keywords
interrupt
control system
modules
central processing
processing unit
Prior art date
Application number
KR1019850008069A
Other languages
English (en)
Other versions
KR890005052B1 (ko
Inventor
쇼지 니시오까
Original Assignee
사바 쇼오이찌
가부시끼 가이샤 도오시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사바 쇼오이찌, 가부시끼 가이샤 도오시바 filed Critical 사바 쇼오이찌
Publication of KR860003556A publication Critical patent/KR860003556A/ko
Application granted granted Critical
Publication of KR890005052B1 publication Critical patent/KR890005052B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음

Description

인터럽트 제어시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본발명의 인터럽트 제어시스템의 일실시예를 나타내는 블록도.
제4도는 제3도에 표시된 입출력장치(3)(4)에 내장된 인터럽트 제어부의 상세한 블록도.
제5도는 제3도에 표시된 실시예에 있어서 시스템 어드레스 공간을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 중앙처리장치 2 : 주기억장치
3, 4 : 제1, 제2입출력장치 5 : 데이터버스
6 : 어드레스버스 7 : 기록스트로브신호
8 : 독출스트로브신호 9 : 인터럽트 요구신호
10 : 인터럽트제어부 11 : 인터럽트프리셋트 플립플롭
12 : 앤드게이트 13 : 인터럽트수신 플로플롭
14 : 자기어드레스 검출회로 15 : 인터럽트 프리셋트플래그 셋트신호
16 : 인터럽트 프리셋트플래그 출력신호
17, 18 : 출력신호 19 : 디코더
20 : 디코드출력신호 IS-TBL : 인터럽트상태 테이블
A, B : 입출력장치

Claims (1)

  1. 중앙처리장치와 주기억장치 및 복수의 모듈이 공통버스를 통해 접속되고, 또 상기 각 복수의 모듈과 중앙처리 장치가 인터럽트요구선로를 통해 와이어드 OR접속된 정보처리시스템에서의 인터럽트 제어 시스템에 있어서, 상기 복수의 모듈에서의 인터럽트 상태를 각 모듈에 대응하여 기억하는 인터럽트 상태 테이블을 구비하고 있는 주기억장치와, 상기 중앙처리장치에 대해 인터럽트를 걸 경우 상기 인터럽트 요구선로를 활성화하는 동시에 스스로 고유한 인터럽트플래그를 상기 인터럽트상태 테이블로 셋트시키는 수단을 갖는 복수의 모듈 및, 능동상태에 인터럽트 요구선로에 응답하고 인터럽트상태 테이블을 폴링하며 인터럽트 요구를 시작하는 모듈을 인식하는 중앙처리장치(1)를 구비하여서 된 인터럽트 제어시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850008069A 1984-10-30 1985-10-30 인터럽트 제어시스템 KR890005052B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59228529A JPS61107456A (ja) 1984-10-30 1984-10-30 割込制御方式
JP59-228529 1984-10-30

Publications (2)

Publication Number Publication Date
KR860003556A true KR860003556A (ko) 1986-05-26
KR890005052B1 KR890005052B1 (ko) 1989-12-08

Family

ID=16877838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850008069A KR890005052B1 (ko) 1984-10-30 1985-10-30 인터럽트 제어시스템

Country Status (3)

Country Link
US (1) US4799148A (ko)
JP (1) JPS61107456A (ko)
KR (1) KR890005052B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428799B1 (ko) * 2001-09-04 2004-04-28 엘지전자 주식회사 폴링방식에 의한 하드웨어 인터럽트 처리 방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0792782B2 (ja) * 1985-09-30 1995-10-09 富士通株式会社 処理実行システム
JPH01126751A (ja) * 1987-11-11 1989-05-18 Fujitsu Ltd グルーピング装置
US5129064A (en) * 1988-02-01 1992-07-07 International Business Machines Corporation System and method for simulating the I/O of a processing system
DE8904936U1 (de) * 1989-04-19 1989-06-01 Force Computers GmbH, 8012 Ottobrunn Computer mit einer Mehrzahl von steckbaren Baugruppen
US5218678A (en) * 1989-11-17 1993-06-08 Digital Equipment Corporation System and method for atomic access to an input/output device with direct memory access
US5138709A (en) * 1990-04-11 1992-08-11 Motorola, Inc. Spurious interrupt monitor
US5584028A (en) * 1990-05-14 1996-12-10 At&T Global Information Solutions Company Method and device for processing multiple, asynchronous interrupt signals
US5265255A (en) * 1990-09-24 1993-11-23 International Business Machines Corp. Personal computer system with interrupt controller
US5613128A (en) * 1990-12-21 1997-03-18 Intel Corporation Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller
US5542076A (en) * 1991-06-14 1996-07-30 Digital Equipment Corporation Method and apparatus for adaptive interrupt servicing in data processing system
US5548762A (en) * 1992-01-30 1996-08-20 Digital Equipment Corporation Implementation efficient interrupt select mechanism
US5307466A (en) * 1992-04-30 1994-04-26 International Business Machines Corporation Distributed programmable priority arbitration
JPH06100998B2 (ja) * 1992-10-02 1994-12-12 インターナショナル・ビジネス・マシーンズ・コーポレイション データ転送制御用インターフェース回路
US5471618A (en) * 1992-11-30 1995-11-28 3Com Corporation System for classifying input/output events for processes servicing the events
US5414858A (en) * 1992-12-11 1995-05-09 International Business Machines Corporation System and method for dynamically varying between interrupt and polling to service requests of computer peripherals
CA2123447C (en) * 1993-09-20 1999-02-16 Richard L. Arndt Scalable system interrupt structure for a multiprocessing system
US5568643A (en) * 1993-10-12 1996-10-22 Sony Corporation Efficient interrupt control apparatus with a common interrupt control program and control method thereof
US5740199A (en) * 1994-03-23 1998-04-14 Motorola Inc. High speed wire-or communication system and method therefor
US5671421A (en) * 1994-12-07 1997-09-23 Intel Corporation Serial interrupt bus protocol
GB9509626D0 (en) * 1995-05-12 1995-07-05 Sgs Thomson Microelectronics Processor interrupt control
FR2737590B1 (fr) * 1995-08-03 1997-10-17 Sgs Thomson Microelectronics Dispositif de gestion d'interruptions
KR100360472B1 (ko) * 1995-10-26 2003-02-14 삼성전자 주식회사 컴퓨터시스템의인터럽트확장장치
US7043584B2 (en) * 1997-02-18 2006-05-09 Thomson Licensing Interrupt prioritization in a digital disk apparatus
US6704830B1 (en) 2000-01-05 2004-03-09 Tektronix, Inc. Apparatus for wire-or bus expansion between two instrument chassis
US20020188813A1 (en) * 2001-05-04 2002-12-12 Hugo Cheung On-chip hardware breakpoint generator with comprehensive memory operation detection
US20040148441A1 (en) * 2003-01-20 2004-07-29 Fanuc Ltd. Device and method for transmitting wired or signal between two systems
TWI255404B (en) * 2004-12-03 2006-05-21 Hon Hai Prec Ind Co Ltd System and method for dynamically allocating addresses to devices connected to an integrated circuit bus
JP4893427B2 (ja) * 2006-06-30 2012-03-07 株式会社デンソー マイクロコンピュータシステム
CN111400210B (zh) * 2020-03-10 2022-05-06 苏州盛科通信股份有限公司 一种集中式MACsec包处理芯片的中断处理方法及装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1397438A (en) * 1971-10-27 1975-06-11 Ibm Data processing system
JPS553735B2 (ko) * 1972-03-29 1980-01-26
US3836889A (en) * 1973-03-23 1974-09-17 Digital Equipment Corp Priority interruption circuits for digital computer systems
JPS5346542B2 (ko) * 1973-09-28 1978-12-14
JPS5133530A (ja) * 1974-08-30 1976-03-22 Yokogawa Electric Works Ltd Deetabasuseigyohoshiki
JPS5247649A (en) * 1975-10-15 1977-04-15 Toshiba Corp Interruption processing method
JPS5812611B2 (ja) * 1975-10-15 1983-03-09 株式会社東芝 デ−タテンソウセイギヨホウシキ
JPS5372541A (en) * 1976-12-10 1978-06-28 Nec Corp Interruption control system
US4217638A (en) * 1977-05-19 1980-08-12 Tokyo Shibaura Electric Co., Ltd. Data-processing apparatus and method
DE3170828D1 (en) * 1980-07-08 1985-07-11 Thomson Csf Mat Tel Method and apparatus for arbitrating between a plurality of sub-systems
US4420806A (en) * 1981-01-15 1983-12-13 Harris Corporation Interrupt coupling and monitoring system
US4495569A (en) * 1982-06-28 1985-01-22 Mitsubishi Denki Kabushiki Kaisha Interrupt control for multiprocessor system with storage data controlling processor interrupted by devices
JPS5999521A (ja) * 1982-11-29 1984-06-08 Toshiba Corp インタフエ−ス回路
IT1193650B (it) * 1983-01-31 1988-07-21 Honeywell Inf Systems Apparato di interruzione ad affidabilita' accresciuta

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428799B1 (ko) * 2001-09-04 2004-04-28 엘지전자 주식회사 폴링방식에 의한 하드웨어 인터럽트 처리 방법

Also Published As

Publication number Publication date
US4799148A (en) 1989-01-17
KR890005052B1 (ko) 1989-12-08
JPS61107456A (ja) 1986-05-26
JPH0326865B2 (ko) 1991-04-12

Similar Documents

Publication Publication Date Title
KR860003556A (ko) 인터럽트 제어 시스템
KR860002148A (ko) 반도체 집적회로 장치
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR860006743A (ko) 데이타 처리 시스템
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR880003252A (ko) 마이크로 프로세서
KR890015142A (ko) 다이렉트 메모리 액세스 제어장치
KR840005593A (ko) 모노리식(monolithic) 반도체 메모리
KR880013073A (ko) 메모리 시스템
KR910008730A (ko) 반도체 기억장치
KR970071302A (ko) 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법
KR840001410A (ko) 프로그램 가능 논리장치
JPS648580A (en) Memory device for electronic equipment
KR960025011A (ko) 메모리장치의 데이타 입출력 감지회로
KR910006852A (ko) 메모리 제어 시스템 및 방법
KR910006855A (ko) 인터럽트 제어회로
KR900002193A (ko) 마이크로 프로세서
KR920006870A (ko) 데이터 처리장치
KR920001534A (ko) 반도체기억장치
SU1615719A1 (ru) Устройство дл обслуживани запросов
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템
KR970023423A (ko) 반도체 메모리장치의 워드라인 구동방법
KR910012969A (ko) 양방향 병렬포트
JPS5659339A (en) Input/output control unit
KR900010554A (ko) 마이크로 프로세서의 폭주감시 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19931207

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee