KR910015999A - 반도체 메모리장치 - Google Patents
반도체 메모리장치 Download PDFInfo
- Publication number
- KR910015999A KR910015999A KR1019900020094A KR900020094A KR910015999A KR 910015999 A KR910015999 A KR 910015999A KR 1019900020094 A KR1019900020094 A KR 1019900020094A KR 900020094 A KR900020094 A KR 900020094A KR 910015999 A KR910015999 A KR 910015999A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- signal
- interval
- generating means
- response
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명이 한 실시예를 표시하는 비디오 RMA의 블럭도, 제4도는 제1도에 표시한 카운터부 및 모드디코더부의 회로도, 제7도는 제1도에 표시한 시리얼디코더부의 회로도, 제8도는 제1도에 표시한 센스앰프부, 시리얼 레지스터부 및 시리얼버스라인이 일부의 회로도.
Claims (1)
- 스토아된 데이터신호를 시리얼하게 출력할 수 있는 반도체 메모리장치이고, 데이터신호를 스토아하기 위한 복수의 메모리셀을 포함하는 메모리셀 어레이와, 외부적으로 부여되는 클럭신호에 응답하여 상기 메모리셀을 순차적으로 지정하기 위한 내부어드레스신호를 발생하는 어드레스발생수단과, 상기 어드레스 발생수단에 의하여 발생된 내부어드레스 신호에 응답하여 지정된 메모리셀에 스토아된 데이터신호를 판독하는 판독수단과, 상기 어드레스발생수단에 의하여 발생되는 어드레스값의 간격을 지정하는 간격지정신호를 외부로부터 받는 수단과, 부여된 간격지정신호에 응답하여 상기 어드레스 발생수단에 발생되는 어드레스값의 간격을 제어하는 간격제어수단과를 포함하는 반도체 메모리장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-32791 | 1990-02-13 | ||
| JP2032791A JPH03237680A (ja) | 1990-02-13 | 1990-02-13 | 半導体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910015999A true KR910015999A (ko) | 1991-09-30 |
| KR940000612B1 KR940000612B1 (ko) | 1994-01-26 |
Family
ID=12368676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900020094A KR940000612B1 (ko) | 1990-02-13 | 1990-12-07 | 반도체메모리장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5566124A (ko) |
| JP (1) | JPH03237680A (ko) |
| KR (1) | KR940000612B1 (ko) |
| DE (1) | DE4104095C2 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3636497B2 (ja) * | 1995-02-27 | 2005-04-06 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP2746222B2 (ja) * | 1995-08-31 | 1998-05-06 | 日本電気株式会社 | 半導体記憶装置 |
| KR0164805B1 (ko) * | 1995-12-22 | 1999-02-01 | 김광호 | 버스트 모드를 지원하는 내부 컬럼 어드레스 발생 회로 |
| JPH09180435A (ja) * | 1995-12-28 | 1997-07-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5987578A (en) * | 1996-07-01 | 1999-11-16 | Sun Microsystems, Inc. | Pipelining to improve the interface of memory devices |
| US5691956A (en) * | 1996-07-17 | 1997-11-25 | Chang; Edward C. M. | Memory with fast decoding |
| JP3183184B2 (ja) * | 1996-08-09 | 2001-07-03 | 日本電気株式会社 | クロック同期型半導体記憶装置 |
| US6360307B1 (en) | 1998-06-18 | 2002-03-19 | Cypress Semiconductor Corporation | Circuit architecture and method of writing data to a memory |
| JP3248617B2 (ja) * | 1998-07-14 | 2002-01-21 | 日本電気株式会社 | 半導体記憶装置 |
| US20020194343A1 (en) * | 2001-02-28 | 2002-12-19 | Kishan Shenoi | Measurement of time-delay, time-delay-variation, and cell transfer rate in ATM networks |
| US7554589B2 (en) | 2004-08-20 | 2009-06-30 | Micron Technology, Inc. | Redundancy in column parallel or row architectures |
| US7054218B2 (en) * | 2004-08-26 | 2006-05-30 | Intel Corporation | Serial memory address decoding scheme |
| US7962698B1 (en) | 2005-10-03 | 2011-06-14 | Cypress Semiconductor Corporation | Deterministic collision detection |
| JP5731730B2 (ja) * | 2008-01-11 | 2015-06-10 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体記憶装置及びその半導体記憶装置を含むデータ処理システム |
| US7797595B2 (en) | 2008-06-18 | 2010-09-14 | On-Chip Technologies, Inc. | Serially decoded digital device testing |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072020A (ja) * | 1983-09-29 | 1985-04-24 | Nec Corp | デュアルポ−トメモリ回路 |
| FR2554952B1 (fr) * | 1983-11-15 | 1989-04-28 | Telecommunications Sa | Procede et systeme d'adressage pour memoire dynamique |
| US4667313A (en) * | 1985-01-22 | 1987-05-19 | Texas Instruments Incorporated | Serially accessed semiconductor memory with tapped shift register |
| JPS61267148A (ja) * | 1985-05-22 | 1986-11-26 | Hitachi Ltd | 記憶回路 |
| JPH03260995A (ja) * | 1990-03-12 | 1991-11-20 | Matsushita Electron Corp | 半導体記憶装置 |
-
1990
- 1990-02-13 JP JP2032791A patent/JPH03237680A/ja active Pending
- 1990-12-07 KR KR1019900020094A patent/KR940000612B1/ko not_active IP Right Cessation
-
1991
- 1991-02-11 DE DE4104095A patent/DE4104095C2/de not_active Expired - Fee Related
-
1993
- 1993-10-27 US US08/141,716 patent/US5566124A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03237680A (ja) | 1991-10-23 |
| KR940000612B1 (ko) | 1994-01-26 |
| DE4104095A1 (de) | 1991-08-14 |
| DE4104095C2 (de) | 1996-01-11 |
| US5566124A (en) | 1996-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940010097A (ko) | 반도체 메모리 장치 | |
| KR920013462A (ko) | 반도체 기억장치 | |
| KR910015999A (ko) | 반도체 메모리장치 | |
| KR870010551A (ko) | 다이나믹 ram | |
| KR890005993A (ko) | 프로그래블 로직디바이스 | |
| KR880013168A (ko) | 반도체 기억장치 | |
| KR890015157A (ko) | 고속 디지탈 신호처리 프로세서 | |
| KR940007884A (ko) | 반도체 장치 | |
| KR920701981A (ko) | 디지틀 음원장치 및 그에 이용되는 외부메모리 카트리지 | |
| KR920013472A (ko) | 반도체 기억장치 | |
| KR910001771A (ko) | 반도체 메모리 장치 | |
| KR960005605A (ko) | 반도체 기억장치 | |
| KR860009422A (ko) | 기억회로 | |
| KR920010622A (ko) | 반도체집적회로장치 | |
| KR920022307A (ko) | 판독 전용 반도체 메모리 장치 | |
| KR960042730A (ko) | 반도체기억장치 | |
| KR920017115A (ko) | 반도체기억장치 | |
| KR920010624A (ko) | 반도체기억장치 | |
| KR910020728A (ko) | 반도체 기억장치의 데이터버스 클램프회로 | |
| KR870000700A (ko) | 반도체 기억 장치 | |
| KR880013070A (ko) | 디지탈 신호처리장치 | |
| KR920003314A (ko) | 반도체 메모리장치 | |
| KR920007187A (ko) | 반도체 기억장치 | |
| KR970008168A (ko) | 듀얼 포트 ram | |
| KR900002311A (ko) | 캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090123 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |