KR920001174B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR920001174B1
KR920001174B1 KR1019880012647A KR880012647A KR920001174B1 KR 920001174 B1 KR920001174 B1 KR 920001174B1 KR 1019880012647 A KR1019880012647 A KR 1019880012647A KR 880012647 A KR880012647 A KR 880012647A KR 920001174 B1 KR920001174 B1 KR 920001174B1
Authority
KR
South Korea
Prior art keywords
wiring
semiconductor device
layer
wirings
film
Prior art date
Application number
KR1019880012647A
Other languages
English (en)
Other versions
KR890007386A (ko
Inventor
가츠야 오쿠무라
도시아키 이다카
리이치로 아오키
도시노리 신기
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR890007386A publication Critical patent/KR890007386A/ko
Application granted granted Critical
Publication of KR920001174B1 publication Critical patent/KR920001174B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체장치 및 그 제조방법
제1a도 내지 제1c도는 본 발명의 1실시예에 관한 반도체 장치의 제조방법을 도시해 놓은 제조공정도.
제2a도 내지 제2c도는 본 발명의 다른 실시예에 관한 반도체장치의 제조방법을 도시해 놓은 제조공정도.
제3도는 종래 반도체장치를 도시해 놓은 단면도.
제4도는 제1 및 제2Al 배선의 도통확률을 도시해 놓은 선도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 제1Al배선
13 : 층간절연막 14 : 제2Al배선
15 : 접속구멍 16 : 알루미나층
17 : Ti막 17A : TiN막
18,18A : 합금층
[배경설명 및 적용분야]
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 특히 다층배선구조를 갖는 반도체장치 및 그 제조방법에 관한 것이다.
종래 반도체장치의 다층배선구조를 제3도를 가지고 설명하면, 반도체기판(1)상에 제1Al배선(2)이 형성되면서 이 제1Al배선(2)를 덮어지도록 실리콘산화막을 주성분으로 하는 층간절연막(3)이 형성되어 있고, 이 층간절연막(3)상의 제2Al배선(4)과 상기 제1Al배선(2)을 전기적으로 접속시키기 위해 이 층간절연막(3)에 접속구멍(contact hole;5)이 뚫려 도통되어져 있다.
이 도통확률은 제4도에 도시된 바와같이 접속구멍(5)의 지름이 미세해지게 되면 급격하게 저하되는데, 이 도면에 있어 흰점을 잇는 선 ①은 스퍼터엣칭(sputter eching)한 다음에 제2Al배선(4)을 퇴적시킨 경우의 것이고, 검은점을 잇는 선 ②은 스퍼터엣칭을 하지 않는 경우의 것이다.
따라서, 상기 검은점을 잇는 선 ②으로 부터 알 수 있듯이 그 지름이 1㎛에서는 거의 도통되지 않게 된다. 즉 도통확률이 99.9% 이하로 되므로, 이렇게 지름 1㎛에서 거의 도통되지 않은 이유는 접속구멍(5)을 뚫어 제2Al배선(4)을 형성시킬 때까지 접속구멍(5)을 매개로 노출시킨 제1Al배선(2)의 표면에 알루미나층이 형성되어 버려, 그 알루미나층위에 제2배선층인 Al막을 퇴적시켜도 도통이 되지 않기 때문인 것이다. 그러나 접속구멍(5)의 지름이 크게 된다면 알루미나층에 바늘구멍(pin hole)이라든지 균열등과 같은 결함이 존재하게 되므로 이들 결함을 통해 도통이 이루어지게 된다. 이를 감안해서 종래 반도체장치는 제1Al배선(2)상의 알루미나층을 제거하기 위해 Ar 이온으로 스퍼터엣칭을 실시한 다음, 대기에 노출시키지 않고 동일진공중에서 제2Al배선(4)을 퇴적시켰다. 그에 따라 접속구멍(5)이 1㎛ 지름으로 있어도 도통확률은 99.99% 전후로 되는 것이 가능하게 되었다(제4도 ① 참조).
그러나 더욱 더 도통확률을 향상시킬 목적으로 스퍼터엣칭방법이 여러가지로 개량되었고, 그에 따라 도통확률은 개선되었지만 새로운 문제가 발생하게 되었다. 즉 제1Al배선(2)이 게이트전극에 접속되어 있는 경우 상기 스퍼터엣칭을 위한 다량의 Ar이온이 접속구멍(5)을 통해 조사(照射)됨으로써, 게이트산화막이 대전(帶電)에 의해 파괴되어 버린다는 것이 판명됐다. 따라서, 반도체장치가 미세화되어 게이트산화막이 얇아 지게 된다면 점점 더 이 이온조사에 따른 손상이 커다란 문제로 되고 있다.
이와같이 종래 Ar 이온으 스퍼터엣칭에 의해 Al배선면상의 접속구멍으로 뚫려지는 부분의 알루미나층을 제거하는 방법에서는 게이트산화막이 파괴되어 버리는 등, 반도체장치에 손상을 주게 된다고 하는 문제가 있었다.
[발명의 목적]
이에 본 발명은 상기와 같은 문제를 해결하기 위해 발명된 것으로, 반도체 장치에 손상을 주지 않고 상기 알루미나층을 파괴한다든지 제거할 수 있도록 된 반도체장치 및 그 제조방법을 제공함에 그 목적이 있다.
[발명의 구성]
상기와 같은 목적을 달성하기 위한 본 발명 반도체장치는, 제1배선성에 층간절연막을 매개로 제2배선을 형성시키고, 상기 제1 및 제2배선을 상기 층간절연막에 뚫려진 접속구멍을 통해 도통시키도록 된 반도체장치에 있어서, 상기 제1 및 제2배선사이에 그들 배선을 도통시키기 위한 상기 제1배선상의 고저항산화층을 고산화성금속에 의해 환원시킨 도통금속층을 구비해서 구성된 것을 그 특징으로 한다.
또 상기와 같은 목적을 달성시키기 위한 본 발명 반도체장치의 제조방법은, 제1배선상에 층간절연막을 매개로 제2배선을 형성시키고, 상기 제1 및 제2배선을 상기 층간절연막에 뚫려진 접속구멍을 통해 도통시켜 주도록 된 반도체장치의 제조방법에 있어서, 상기 제1배선의 표면중 상기 접속구멍에 노출된 고저항산화층을 갖는 부분에 고산화성금속을 퇴적시키는 공정과, 상기 고저항산화층을 상기 고산화성금속에 의해 환원됨으로 도통금속층을 형성시키는 공정을 구비해서 이루어진 것을 그 특징으로 한다.
[작용]
이렇게 구성된 본 발명 반도체장치에 있어서는, 층간 절연막의 접속구멍을 매개로 제1 및 제2배선을 도통시킴에 대해 제1배선상의 고저항산화층을 고산화성금속으로 환원시킨 도통금속층을 형성시키므로 그 도통금속층으로 도통시키고 있다. 이와같이 제1배선상의 고저항산화층을 고산화성금속으로 환원시키도록 함으로써, 제1 및 제2배선이 높은 정밀도로 확실한 도통이 이루어지게 된다.
또 본 발명 반도체장치의 제조방법에 있어서는, 제1배선의 표면중 접속구멍에 노출되는 고저항산화층을 갖는 부분에 고산화성금속이 퇴적된다. 그러나 고저항산화층이 고산화성금속에 의해 환원되고, 그 환원에 의해 제1 및 제2배선을 확실하게 도통시키는 도통금속층이 형성되게 된다.
[실시예]
제1a도 내지 제1c도를 가지고 본 발명의 1 실시예를 상세히 설명한다.
제1a도에 도시된 바와 같이 반도체기판(Si;11)상에 제1Al배선(12)이 형성되어 있고, 이 제1Al배선(12)을 덮도록 실리콘산화막을 주성분으로 하는 층간절연막(13)이 형성되어 이 층간절연막(13)에 접속구멍(15)이 형성되어 있다. 이 접속구멍(15)의 저부에는 80~100Å정도의 알루미나층(16)이 존재하고 있다.
제1b도에 도시된 바와 같이 상기 알루미나층(16) 및 층간절연막(13)상에 Ti막(17)을 500Å 두께로 스퍼터링법에 의해 퇴적시키고, 대기에 노출시키지 않고서 제2배선층으로서의 제2Al배선(14)을 상기와 마찬가지로 스퍼터링법에 의해 1㎛ 두께로 퇴적시킨다. 이어 상기 제2Al배선(14)과 Ti막(17)을 소망의 배선패턴으로 형성시킨 다음, 이와같이 된 중간단계의 반도체 장치에 대해 450℃로 N2와 H2로되는 포오밍가스(forming gas)중에서 30분간 열처리를 실시했다. 그에따라 제1c도에 도시된 바와같이 제1 및 제2Al배선(12)(14)의 접합부분에 합금층(18)이 형성되게 된다. 이 합금층(18)은 Ti막(17)이 알루미늄층(16)을 환원시켜 Ti와 알루미늄 및 산소로 이루어지도록 된 것으로서, 이 합금층(18)에 의해 제1 및 제2Al배선(13)(14)의 도통성이 현저하게 향상되게 된다.
상기 실시예에서는 제2Al배선(14)을 퇴적시킨 다음 열처리를 실시했었지만, Ti막(17)을 퇴적시킨 다음 제2Al배선(14)을 퇴적시키기 전에 진공중에서 열처리를 해도 좋다. 또 Ti막(17)를 퇴적시키는 도중에 기판은 도를 높혀줌으로서 알루미나층(16)과의 반응을 촉진시켜 열처리를 생략해도 좋다.
또 상기 실시예에서는 Ti막(17)을 이용했으나, 그 이외에 Hf와 V, Mg, Li 및 Ni등과 같은 산화력이 강한 금속이라든지 이들의 합금 또는 이들을 포함한 합금을 이용할 수도 있게 된다.
상기 실시예에 따라 접속구멍(15)으로서 1㎛인 경우에 대해 실험을 하였던 바, 이는 제1 및 제2Al배선(12)(14)간의 도통확률로서 99.99% 이상이 얻을 수 있었다. 또 100Å두께의 게이트산화막이 파괴되었는지를 점검했지만 전혀 파괴되지 않았음을 알 수 있었다.
그리고 앞에서 설명한 알루미나층(16)이 얇아지면서 Ti막(17)이 남아 있게 되는 경우에는 이 Ti막(17)이 반도체기판(11)의 실리콘과 반응해서 얼로이스파이크(allo spike)를 형성시킴으로써 PN접합리이크를 발생시키는 일이 있게 된다. 그 때문에 제1Al배선(12)과 실리콘의 반도체기판(11)사이에 알루미늄과 반도체기판(Si)과의 반응을 방지하는 장벽층으로 TiN층이라던가 W층을 개재시킬 수도 있게 된다.
제2a도 내지 제2c도는 상기 TiN층(17A)을 장벽층으로 이용한 경우의 실시예를 나타낸 것으로, 제2a도는 제1a도와 마찬가지인 중간단계의 반도체장치를 나타낸다. 그 반도체장치에 대해 제2b도에 도시된 바와같이 Ti층(17)과 TiN층(17A)을 스퍼터링법에 의해 대기에 노출시키지 않고 순차적으로 퇴적시킨 다음, 제2Al배선(14)을 스퍼터링법에 의해 퇴적시킨다.
이어 상기 제2Al배선(14)과 TiN층(17A) 및 Ti층(17)을 소망의 배선패턴으로 형성시킨 다음, 이와같이 된 중간단계의 반도체장치에 대해 450℃로 N2와 H2로 이루어지는 포오밍가스중에서 30분간 열처리를 실시했다. 그에 따라 제2c도에 도시된 바와같이 제1 및 제2Al배선(12)(14)의 접합부분에 합금층(18A)이 형성된다. 이 합금층(18A)은 Ti막(17)이 알루미늄층(16)을 환원시켜 Ti와 알루미늄 및 산소로 이루어진 것으로 구성되어, 이 합금층(18A)에 의해 제1 및 제2Al배선(12)(14)의 도통성이 현저히 향상시켜지게 된다.
상기 실시예에서는 제1Al배선(12)상에 직접적으로 TiN막(17A)을 퇴적시키지 않고 Ti막(17)을 매개로 퇴적시키고 있다. 그 때문에 제1Al배선(12)과 TiN막(17A)의 경게면에 N2가 개재되어 접촉저항이 증대하는 것이 회피되게 된다. 또 TiN막(17A)밑에 Ti막(17)을 배치하도록 됨으로써 TiN막(17A)과 층간절연막(SiO2;13)의 부착강도가 증대되게 되고, 또 TiN막(17A)을 제2Al배선(14)밑에 배치되도록 함으로써 전자이동(electromigration)이라든지 열이동(thermal-migration)에 대한 내성이 향상된다. 또 제1Al배선(12)상에 MO층을 존재시킬 경우에는 횡힐록크(Horizontal hillock)가 형성되기 때문에 바람직스럽지 못하고, 또 이와같은 2층구조로 된 것은 엣칭이 곤란할 뿐만 아니라 아프터 콜로죤도 발생되기 쉽다는 난점이 있지만, 상기 실시예에서는 이와같이 난점은 일어나지 않는다.
[발명의 효과]
상기한 바와같이 본 발명 반도체장치에 의하면, 중간절연막의 접속구멍을 매개로 제1 및 제2배선을 도통시킴에 대해 제1배선의 표면에서 고저항산화층을 고산화성 금속으로 환원시키고, 그 환원에 의해 생성된 도통금속층에 의해 도통시키도록 됨으로써 반도체장치에 이온엣칭에 다른 손상을 주는 일 없이 제1 및 제2배선을 확실히 도통시킬 수 있게 된다.
또 본 발명 반도체장치의 제조방법에 의하면, 제1배선층 및 제2배선층의 도통을 저해하는 제1배선표면의 고저항산화층을 고산화성금속으로 환원시켜 도통금속층을 형성시킬 수 있어, 그 도통금속층에 의해 반도체장치에 손상을 주지 않고 제1 및 제2배선을 확실히 도통시킬 수 있게 된다.

Claims (2)

  1. 제1배선(12)상에 층간절연막(13)을 매개로 제2배선(14)이 형성되면서 이들 제1 및 제2배선(12)(14)이 상기층간절연막(13)에 뚫려진 접속구멍(15)을 통해 도통시켜지도록 된 반도체장치에 있어서, 상기 제1 및 제2배선(12)(14)사이에 이들 배선을 도통시키기 위한 상기 제1배선(12)상의 고저항산화층(16)이 고산화성금속(17;17,17A)에 의해 환원시켜진 도통금속층(18;18A)으로 이루어진 것을 특징으로 하는 반도체 장치.
  2. 제1배선(12)상에 층간절연막(13)을 매개로 제2배선(14)이 형성되면서 이들 제1 및 제2배선(12)(14)이 상기 층간절연막(13)에 뚫려진 접속구멍(15)을 통해 도통시켜지도록된 반도체장치를 제조하는 방법에 있어서, 상기 제1배선(12)의 표면중 상기 접속구멍(15)에 노출되는 고저항산화층(16)을 갖는 부분에 고산화성금속(17;17,17A)을 퇴적시키는 공정과, 상기 고저항산화층(16)을 상기 고산화성금속(17;17,17A)에 의해 환원시켜 줌으로 도통금속층(18;18A)을 형성시키는 공정을 구비해서 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
KR1019880012647A 1987-10-02 1988-09-29 반도체장치 및 그 제조방법 KR920001174B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP87-249329 1987-10-02
JP62249329A JPH0719841B2 (ja) 1987-10-02 1987-10-02 半導体装置

Publications (2)

Publication Number Publication Date
KR890007386A KR890007386A (ko) 1989-06-19
KR920001174B1 true KR920001174B1 (ko) 1992-02-06

Family

ID=17191388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880012647A KR920001174B1 (ko) 1987-10-02 1988-09-29 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US4937652A (ko)
EP (1) EP0310108B1 (ko)
JP (1) JPH0719841B2 (ko)
KR (1) KR920001174B1 (ko)
DE (1) DE3853392T2 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273937A (en) * 1988-01-08 1993-12-28 Kabushiki Kaisha Toshiba Metal semiconductor device and method for producing the same
JPH0274039A (ja) * 1988-09-09 1990-03-14 Texas Instr Japan Ltd 電子回路装置
JPH038359A (ja) * 1989-06-06 1991-01-16 Fujitsu Ltd 半導体装置の製造方法
JPH03142934A (ja) * 1989-10-30 1991-06-18 Mitsubishi Electric Corp 半導体集積回路装置の配線接続構造
US5365110A (en) * 1989-11-07 1994-11-15 Kabushiki Kaisha Toshiba Semiconductor device with multi-layered wiring structure
KR930000309B1 (ko) * 1989-11-22 1993-01-15 삼성전자 주식회사 반도체 장치의 제조방법
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
EP0430403B1 (en) * 1989-11-30 1998-01-07 STMicroelectronics, Inc. Method for fabricating interlevel contacts
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US5367179A (en) * 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
JPH088301B2 (ja) * 1990-06-07 1996-01-29 株式会社東芝 半導体装置の製造方法
JP2563652B2 (ja) * 1990-07-17 1996-12-11 株式会社東芝 半導体装置及びその製造方法
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
US5155063A (en) * 1990-10-09 1992-10-13 Nec Corporation Method of fabricating semiconductor device including an al/tin/ti contact
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
KR920010759A (ko) * 1990-11-16 1992-06-27 원본미기재 저 저항 접점을 제조하는 방법
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
JP3099406B2 (ja) * 1991-04-05 2000-10-16 ヤマハ株式会社 集積回路の多層配線構造
JPH0575061A (ja) * 1991-09-13 1993-03-26 Oki Electric Ind Co Ltd 半導体記憶装置の配線構造
US5200359A (en) * 1991-10-03 1993-04-06 Micron Technology, Inc. Method of decreasing contact resistance between a lower elevation aluminum layer and a higher elevation electrically conductive layer
JPH05206134A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置とその製造方法
JPH05275540A (ja) * 1992-03-28 1993-10-22 Yamaha Corp 集積回路装置
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
GB9219267D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
GB9219281D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
DE69319993T2 (de) * 1992-09-22 1998-12-10 Sgs Thomson Microelectronics Methode zur Herstellung eines Metallkontaktes
US5365111A (en) * 1992-12-23 1994-11-15 Advanced Micro Devices, Inc. Stable local interconnect/active area silicide structure for VLSI applications
US6690044B1 (en) 1993-03-19 2004-02-10 Micron Technology, Inc. Approach to avoid buckling BPSG by using an intermediate barrier layer
JP3401843B2 (ja) * 1993-06-21 2003-04-28 ソニー株式会社 半導体装置における多層配線の形成方法
JP3599199B2 (ja) * 1994-08-31 2004-12-08 富士通株式会社 多層配線を有する半導体装置の製造方法
US5686761A (en) * 1995-06-06 1997-11-11 Advanced Micro Devices, Inc. Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology
US5899724A (en) * 1996-05-09 1999-05-04 International Business Machines Corporation Method for fabricating a titanium resistor
US5913146A (en) * 1997-03-18 1999-06-15 Lucent Technologies Inc. Semiconductor device having aluminum contacts or vias and method of manufacture therefor
US6274486B1 (en) * 1998-09-02 2001-08-14 Micron Technology, Inc. Metal contact and process
JP3277909B2 (ja) * 1999-02-08 2002-04-22 日本電気株式会社 半導体装置及びその製造方法
JP2002223014A (ja) * 2001-01-26 2002-08-09 Denso Corp 磁気検出装置
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
KR100573897B1 (ko) * 2003-12-30 2006-04-26 동부일렉트로닉스 주식회사 반도체 제조 방법
JP6040904B2 (ja) * 2013-09-27 2016-12-07 豊田合成株式会社 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53121490A (en) * 1977-03-31 1978-10-23 Toshiba Corp Semiconductor device
EP0042926A1 (en) * 1980-07-01 1982-01-06 Rockwell International Corporation Aluminum to aluminum ohmic contacts, multilevel interconnections
JPS57208161A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Semiconductor device
GB2135123B (en) * 1983-02-10 1987-05-20 Rca Corp Multi-level metallization structure for semiconductor device and method of making same
JPS59198734A (ja) * 1983-04-25 1984-11-10 Mitsubishi Electric Corp 多層配線構造
JPS605560A (ja) * 1983-06-23 1985-01-12 Fujitsu Ltd 半導体装置
US4507852A (en) * 1983-09-12 1985-04-02 Rockwell International Corporation Method for making a reliable ohmic contact between two layers of integrated circuit metallizations
US4845543A (en) * 1983-09-28 1989-07-04 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device

Also Published As

Publication number Publication date
EP0310108B1 (en) 1995-03-22
EP0310108A3 (en) 1991-02-06
JPH0191438A (ja) 1989-04-11
KR890007386A (ko) 1989-06-19
EP0310108A2 (en) 1989-04-05
DE3853392T2 (de) 1995-09-07
DE3853392D1 (de) 1995-04-27
JPH0719841B2 (ja) 1995-03-06
US4937652A (en) 1990-06-26

Similar Documents

Publication Publication Date Title
KR920001174B1 (ko) 반도체장치 및 그 제조방법
KR940010520B1 (ko) 반도체장치 및 그 제조방법
KR100303221B1 (ko) 반도체 장치
JPH0226055A (ja) 半導体装置の製造方法
JP2821157B2 (ja) 配線形成方法
JPH05299418A (ja) 半導体装置の製造方法
JPH0653335A (ja) 半導体装置の製造方法
KR100387761B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100303796B1 (ko) 반도체장치의금속배선형성방법
KR100265968B1 (ko) 반도체장치의비아콘택형성방법
JPH04196251A (ja) 半導体装置
KR100240268B1 (ko) 반도체 장치의 알루미늄 합금 배선 형성방법
JP3096551B2 (ja) 半導体装置の製造方法
KR0168163B1 (ko) 반도체 소자의 금속배선 형성방법
KR100247645B1 (ko) 반도체 소자의 금속 배선 방법
JPH06326105A (ja) 半導体装置の積層配線構造
JP3731497B2 (ja) 半導体装置及びその作製方法
JPS63293861A (ja) 半導体装置の製造方法
KR19980033832A (ko) 반도체 장치 제조방법
KR19980057021A (ko) 반도체 장치의 장벽 금속막 형성방법
JPS5989437A (ja) 半導体装置の製造方法
JPH04346230A (ja) 集積回路の製造方法
JPS61113259A (ja) 半導体装置の製造方法
JP2000252355A (ja) 半導体装置の製造方法
JPS61134024A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030130

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee