JP3599199B2 - 多層配線を有する半導体装置の製造方法 - Google Patents
多層配線を有する半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3599199B2 JP3599199B2 JP20703194A JP20703194A JP3599199B2 JP 3599199 B2 JP3599199 B2 JP 3599199B2 JP 20703194 A JP20703194 A JP 20703194A JP 20703194 A JP20703194 A JP 20703194A JP 3599199 B2 JP3599199 B2 JP 3599199B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- forming
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/927—Electromigration resistant metallization
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、多層配線を有する半導体装置及びその製造方法に関し、特に、下層配線として高融点金属を使用した多層配線形成技術に関する。
【０００２】
【従来の技術】
従来の半導体装置においては、ＡｌまたはＡｌ合金を主体とした積層配線が用いられていた。例えば、Ｔｉ層の上にＴｉＮ層とＡｌ合金層を積層したＡｌ／ＴｉＮ／Ｔｉ積層構造、Ｔｉ層の上にＡｌ合金を積層したＡｌ／Ｔｉ積層構造が用いられていた。特に、下層配線には、一般的にＡｌ／ＴｉＮ／Ｔｉ積層構造が用いられていた。
【０００３】
半導体装置の微細化が進むにつれて、特に下層配線において配線幅、コンタクトホール径等が縮小化してきた。これらパターンが微細化すると、Ａｌ配線を流れる電流密度が増大し、Ａｌ配線のエレクトロマイグレーションによる抵抗の増大及び断線が発生しやすくなる。このため、半導体装置の信頼性の低下が懸念されるようになってきた。
【０００４】
さらに、微細化によるストレスマイグレーション耐性等の劣化による配線の信頼性に対する懸念が増大してきた。
上記問題点を解決するため、下層配線としてＡｌの代わりに高融点金属のタングステン（Ｗ）を用いる技術が注目されている。
【０００５】
図９は、従来のＡｌを使用した多層配線構造と同様の構造を有し、下層配線としてＷ層を使用した場合の多層配線基板の断面を示す。シリコン基板５０の上にボロンリンシリケートガラス（ＢＰＳＧ）膜５１が形成されている。ＢＰＳＧ膜５１表面の所定の領域にＴｉ層５２、ＴｉＮ層５３、Ｗ層５４がこの順序で積層された下層配線が形成されている。
【０００６】
下層配線及びＢＰＳＧ膜５１を覆うように層間絶縁膜５５が形成されている。層間絶縁膜５５には、下層配線と電気的接続をとるためのコンタクトホールが設けられている。層間絶縁膜５５の上には、Ｔｉ層５６、Ａｌ合金層５７の積層構造からなる上層配線が形成されており、上層配線は、層間絶縁膜５５に設けられたコンタクトホールを介して下層配線と接続されている。
【０００７】
【発明が解決しようとする課題】
図９に示す多層配線構造では、上層配線形成後のパッシベーション膜の形成あるいはアニール時の熱により、Ａｌ合金層５７とＷ層５４とがＴｉ層５６を介して反応し、接触抵抗が増加するという問題がある。
【０００８】
本発明の目的は、下層配線として高融点金属を使用し、上層配線形成後の熱処理においても上層配線と下層配線との接触抵抗の増大を抑制することができる多層配線形成技術を提供することである。
【００１０】
【課題を解決するための手段】
本発明の一観点によると、絶縁表面上に、高融点金属を主成分として含む第１の配線を形成する工程と、前記第１の配線を覆う層間絶縁膜を形成し、前記第１の配線の表面のうち所定の領域が露出するように前記層間絶縁膜にビアホールを形成するビアホール形成工程と、少なくとも前記ビアホールの底面に露出した前記第１の配線の表面に、前記第１の配線の主成分である高融点金属及びＡｌの双方と異なり、かつ双方と反応しにくい材料からなるバリア層を形成するバリア層形成工程と、前記バリア層表面を酸化し、酸化表面層を形成するバリア層表面酸化工程と、前記層間絶縁膜及び前記酸化表面層の上にＡｌを主成分として含む第２の配線層を形成する第２の配線層形成工程とを含み、前記バリア層形成工程は、前記層間絶縁膜及び第１の配線の表面を加熱し、該表面温度が５０〜２００℃のときにＴｉＮ層の堆積を開始し、該ＴｉＮ層の堆積終了時には、該ＴｉＮ層表面の温度が４００〜６００℃となるように温度制御しつつ、少なくとも前記ビアホールの底面に露出した前記第１の配線の表面にＴｉＮ層を堆積する工程を含む半導体装置の製造方法が提供される。
【００１１】
【作用】
高融点金属からなる下層配線とその上に形成される上層配線との界面に、どちらの配線材料とも反応しにくい材料からなるバリア層を形成することにより、バリア層材料と上下層配線材料との反応による各層の接触抵抗の増加を防止することができる。
【００１２】
バリア層の上に上層配線となるＡｌ合金層を形成する前に、バリア層表面に薄い酸化層を形成する。バリア層上に直接Ａｌ合金層を形成すると、上層配線のエレクトロマイグレーション耐性が劣化するが、バリア層表面に酸化層を形成しておくことによりエレクトロマイグレーション耐性の劣化を防止することができる。
【００１３】
【実施例】
図１、図２を参照して本発明の実施例による多層配線の形成方法について説明する。なお、各工程毎の説明のため、適宜、図３〜図７を参照しつつ説明する。
【００１４】
図１（Ａ）は、下層配線となる積層を形成した基板断面を示す。シリコン基板１の表面に層間絶縁膜としてのＢＰＳＧ膜２が形成されている。なお、図には示さないが、シリコン基板１表面の他の領域には、半導体素子が形成されている。
【００１５】
ＢＰＳＧ膜２が形成された基板表面に、厚さ２０ｎｍのＴｉ層３、厚さ５０ｎｍのＴｉＮ層４をこの順序に形成する。次に、ＴｉＮ層４の全面に原料ガスとしてＷＦ６ 、還元性ガスとしてＨ２ を使用し、ＣＶＤ（化学気相成長法）により厚さ３５０ｎｍのＷ層５を形成する。
【００１６】
図１（Ｂ）に示すように、フォトリソグラフィにより、Ｗ層５、ＴｉＮ層４及びＴｉ層３を所定の領域を残してエッチングし、下層配線を形成する。
図１（Ｃ）に示すように、下層配線及びＢＰＳＧ膜２表面を覆うように、厚さ７００〜９００ｎｍの層間絶縁膜６を形成する。層間絶縁膜６は、反応ガスとしてＳｉＨ４ とＮ２ Ｏを用いプラズマＣＶＤによって形成された厚さ１００ｎｍのＳｉＯＮ膜と、反応ガスとしてＯ３ とＴＥＯＳ（テトラエチルオルソシリケート）を用いＣＶＤによって形成された厚さ６００〜８００ｎｍのノンドープＳｉＯ２ 膜の２層から構成される。
【００１７】
次に、層間絶縁膜６の下層配線上の所定の領域に、下層配線と上層配線とを接続するためのビアホールを形成する。
図１（Ｄ）に示すように、Ｗ層５の露出した表面のプレクリーン処理を行う。プレクリーン処理は、Ａｒを用いたスパッタエッチにより、Ｗ層５の表面を厚さ３０〜５０ｎｍエッチングすることにより行う。通常のプレクリーン処理では、１０ｎｍ程度のエッチングで十分であるが、３０〜５０ｎｍエッチングすることにより、層間絶縁膜６がエッチングされる厚さも厚くなるため、ビアホール開口面の周囲はなだらかな形状になる。
【００１８】
図２（Ａ）に示すように、層間絶縁膜６とビアホール底面に露出したＷ層５の表面を覆うように、窒素雰囲気中でＴｉターゲットを用いたリアクティブスパッタリングにより厚さ１００ｎｍのＴｉＮ層７を形成する。ＴｉＮ層７の成膜は、基板温度５００℃で行う。次に、Ｎ２ 雰囲気中で、温度４５０℃で３０分間熱処理を行い、ＴｉＮ層表面を僅かに酸化する。これにより、ＴｉＮ層７の表面に薄いＴｉＮ酸化表面層８が形成される。
【００１９】
ＴｉＮ層７を基板温度５００℃でリアクティブスパッタにより形成する場合には、基板温度が上昇する前にＴｉＮの成膜を開始することが好ましい。以下、ＴｉＮ成膜の好ましい開始時期について図３を参照して説明する。
【００２０】
図３は、層間絶縁膜６からのデガス量の時間変化を示す。横軸は基板の温度上昇開始からの時間を単位秒で表し、縦軸は層間絶縁膜６からのデガス量を任意目盛りで表す。温度上昇開始当初は、デガス量は少なく、時間の増加とともに増加する。特に、温度上昇開始から約１０秒経過後、デガス量の増加が大きくなる。デガス量は、温度上昇開始から約３０秒後に最大となり、それ以後はしだいに減少する。
【００２１】
層間絶縁膜からガスが放出されると、プレクリーン処理を行ったＷ層５の表面がガスにより汚染される。このため、Ｗ層５とＴｉＮ層７との接触抵抗が増大する。接触抵抗の増大を抑制するためには、層間絶縁膜６からのデガス量が増加する前にＴｉＮ層７の堆積を開始すればよい。図３から、温度上昇開始後１０秒以内にＴｉＮ層７の堆積を開始すればよいことがわかる。これを基板温度で表せば、２００℃以下のときにＴｉＮ層７の堆積を開始すればよいことになる。
【００２２】
また、基板加熱の十分な効果を得るためには、温度上昇開始から５秒以上経過してＴｉＮ層の堆積を開始することが好ましい。これを基板温度で表せば、５０℃以上のときにＴｉＮ層７の堆積を開始すればよいことになる。なお、堆積終了時でのＴｉＮ層表面の温度は、４００〜６００℃、さらには５００℃程度となることが好ましい。
【００２３】
次に、ＴｉＮ層７を形成した後、表面をわずかに酸化する理由について説明する。
図４は、ＴｉＮ層あるいはＴｉ層上に形成したＡｌ配線の抵抗の時間変化を示す。横軸は電流を流し始めてからの経過時間を表し、縦軸はＡｌ配線の抵抗を任意目盛りで表す。なお、Ａｌ配線の幅は０．７μｍ、厚さは０．８μｍ、電流密度は２〜３ＭＡ／ｃｍ２ 、基板温度は２００℃である。
【００２４】
図中、曲線ｐ１は、Ａｌ配線をＴｉ／ＴｉＮ層上に形成した場合、曲線ｑ１は、ＴｉＮ層を形成し、ＴｉＮ層表面を大気にさらした後Ａｌ配線を形成した場合、曲線ｒ１は、ＴｉＮ層を形成した後、大気にさらすことなく連続してＡｌ配線を形成した場合を示す。
【００２５】
曲線ｐ１、ｑ１で示すように、Ａｌ配線をＴｉ／ＴｉＮ層上に形成した場合及びＴｉＮ層表面を大気にさらした後Ａｌ配線を形成した場合には、通電開始当初わずかに抵抗が増加するが、その後は、ほとんど抵抗の増加は見られない。これに対し、曲線ｒ１で示すように、ＴｉＮ層形成後連続してＡｌ配線を形成した場合には、電流を流し始めてから約５００時間経過すると、抵抗の増加率が大きくなる。これは、Ａｌ配線のエレクトロマイグレーションにより抵抗が増加するためと考えられる。
【００２６】
従って、Ａｌ配線の抵抗の増加を抑制するためには、ＴｉＮ層形成後、大気にさらすかまたは熱処理を行うことにより、表面をわずかに酸化することが好ましい。なお、Ｔｉ／ＴｉＮ層上にＡｌ配線を形成する方法については、後に他の実施例で説明する。
【００２７】
図２（Ｂ）に示すように、ＴｉＮ酸化表面層８の上にＡｌ合金層９を形成する。以下、Ａｌ合金層９の形成方法について説明する。
まず、ＴｉＮ層７の表面を酸化した後、基板を５００℃に加熱しデガスを行う。これにより、ＴｉＮ層表面に吸着していた水分を除去することができる。
【００２８】
図５（Ａ）は、デガスを行うための加熱装置を示す。処理容器２０の底面にほぼ平坦な上面を有するサセプタ２４が配置されている。サセプタ２４の内部にはヒータ２３が収納されている。サセプタ２４の上面のほぼ中央部には、処理容器２０内にガスを導入するためのガス配管２２が開口している。また、処理容器２０には、ガス排気用配管２５が設けられており内部のガスを排気することができる。
【００２９】
サセプタ２４の上面からわずか上方に、上面とほぼ平行に処理基板２１を配置する。ヒータ２３でサセプタ２４の上面を加熱しながら、ガス配管２２からＡｒガスを導入する。Ａｒガスはサセプタ２４と処理基板２１との間隙を流れ、サセプタ２４によって加熱される。この間隙部の圧力は、１〜２０Ｔｏｒｒ程度とすることが好ましい。加熱されたＡｒガスにより処理基板表面が所望の温度まで加熱される。
【００３０】
図５（Ｂ）は、処理基板表面の温度変化を示す。横軸は加熱開始からの時間を単位秒で表し、縦軸は処理基板表面の温度を任意目盛りで表す。曲線ｐ２は、図５（Ａ）に示す方法で加熱した場合を示す。曲線ｑ２は、ランプ加熱により加熱した場合を示す。なお、曲線ｒ２は表面にＴｉＮ層が形成されていない基板をランプ加熱した場合を示す。曲線ｑ２、ｒ２で示すようにランプ加熱の場合、表面にＴｉＮ層が形成されていない場合には効果があるが、ＴｉＮ層が形成されている場合には加熱の効果が少なく、所望の温度まで加熱するために長時間を要する。
【００３１】
これに対し、図５（Ａ）に示すように、基板裏面に沿ってＡｒガスを流しながら、ガスを媒介として加熱すると、ＴｉＮ層の有無に関係なく所望の温度まで比較的短時間に加熱することができる。加熱開始から約４０秒後にほぼ所望の温度に達する。図５（Ａ）に示す方法の場合、加熱を開始してから約６０秒間デガスを行うことが好ましい。なお、十分な水分のデガスを行うためには、ＴｉＮ層表面の温度を２５０〜５００℃とすることが好ましい。
【００３２】
このように、Ａｌ合金層９を形成する前にＴｉＮ層７、ＴｉＮ酸化表面層８のデガスを十分行うことにより、後の熱処理工程でＡｌ合金層９が陥没することを防止することができる。
【００３３】
図６は、ＴｉＮ層７、ＴｉＮ酸化表面層８のデガスを十分行わなかった場合の積層構造の断面図を示す。
図６（Ａ）に示すように、図２（Ａ）までと同様の工程により層間絶縁膜６、ＴｉＮ層７、ＴｉＮ酸化表面層８が形成されている。ＴｉＮ酸化表面層８の上に、デガスを行わないでＡｌ合金層９を形成する。さらに、Ａｌ合金層９の上にリンシリケートガラス（ＰＳＧ）膜１０を形成する。
【００３４】
図６（Ｂ）に示すように、ＰＳＧ膜１０の上にパッシベーション膜としてＳｉＮ膜１１を形成する。このとき、Ａｌ合金層９の一部が陥没し、陥没部１２が発生する。これは、ＴｉＮ層７、ＴｉＮ酸化表面層８表面に吸着された水分が原因と考えられる。Ａｌ合金層９を形成する前に十分デガスを行うことにより、このような陥没の発生を防止することができる。
【００３５】
デガスが完了した後、図５（Ａ）に示すサセプタ２４の温度を５０〜２００℃、さらに好ましくは１００℃としてＡｒガスを流し、基板を５０〜２００℃まで冷却する。その後、基板温度約３５０℃の条件で、堆積速度１０ｎｍ／ｓで厚さ０．４〜０．５μｍのＡｌ合金層を堆積し、その後、堆積速度２０ｎｍ／ｓで全体の厚さが０．８〜１．０μｍとなるまでＡｌ合金層を堆積する。この時、前半の堆積時には、サセプタのＡｒガスを流さず、基板温度の上昇を抑制する。また、前半の堆積速度を後半の堆積速度よりも遅くすることによっても、基板温度の上昇を抑制することができる。なお、Ａｌ合金層は、Ａｌに０．１％のＣｕと０．１５％のＴｉが含有されたものである。
【００３６】
このように、約５００℃でＴｉＮ酸化膜表面層８のデガスを行なった後、Ａｌ合金層堆積時に基板温度を３００〜４００℃程度とすることが好ましい。基板温度を３００〜４００℃としてＡｌ合金層を堆積することにより、Ａｌ合金層のステップカバレージ率を改善することができる。
【００３７】
図７は、温度５００℃程度でＡｌ合金層９を形成した場合の積層構造の断面図を示す。５００℃程度の比較的高温の基板表面に付着したＡｌ原子群は、その表面積を小さくしようとして球状になる。このため、図７に示すようにビアホール内に堆積したＡｌ合金層９の表面に凹凸が生じ、ステップカバレージ率が悪くなる。Ａｌ合金層９を形成する前に基板温度を３００〜４００℃程度とすることにより、Ａｌ合金層９の表面を滑らかにすることができる。
【００３８】
このように、Ａｌ合金層９、ＴｉＮ酸化表面層８、ＴｉＮ層７からなる上層配線積層構造を形成する。
図２（Ｃ）は、上層配線の上にパッシベーション膜を形成した積層配線構造の断面図を示す。
【００３９】
まず、Ａｌ合金層９を形成した後、上層配線を形成すべき領域をレジストパターンで覆い、レジストパターンをマスクとしてＡｌ合金層９、ＴｉＮ酸化表面層８、ＴｉＮ層７をエッチングする。次に、厚さ０．２μｍのＰＳＧ膜１０を全面に形成する。その後、ＰＳＧ膜形成時のダメージを回復するために４５０℃で３０分程度フォーミングガス雰囲気中で熱処理を行う。フォーミングガスとしては、例えば、Ｎ２ ガスに３％のＨ２ ガスが含まれた混合ガスを用いる。熱処理後、厚さ１．０μｍのＳｉＮ膜１１を形成する。このように、ＰＳＧ膜１０とＳｉＮ膜１１の２層からなるパッシベーション膜を形成する。
【００４０】
このように形成された図２（Ｃ）に示す積層配線構造においては、Ｗ層５とＡｌ合金層９との間にＴｉＮ層７が形成されているため、ＷとＡｌとの反応による接触抵抗の増加を防止することができる。また、既に述べたように、ＴｉＮ層７を形成する際に、層間絶縁膜６からのデガス量が増加する前にＴｉＮ層の堆積を開始することにより、Ｗ層５とＴｉＮ層７との接触抵抗の増加を防止することができる。
【００４１】
さらに、ＴｉＮ層７の表面をわずかに酸化することにより、その上に形成するＡｌ合金層９のエレクトロマイグレーション耐性を向上することができる。
なお、図４の曲線ｒ１で示すように、ＴｉＮ層上にＡｌ合金層を連続して形成する方法は、Ａｌ合金層のエレクトロマイグレーション耐性が悪くなるというデメリットはあるが、Ａｌ合金層とＷ層との間にＴｉＮ層が形成されているため、ＡｌとＷとの反応による抵触抵抗の増加を防止するという点では同様の効果が期待できる。
【００４２】
また、Ｗ層５とＴｉＮ層７との間にＴｉ層を設けてもよい。例えば、図１（Ｄ）に示すように、Ｗ層５の露出した表面のプレクリーン処理を行なった後、基板温度２００〜３００℃で厚さ１０〜５０ｎｍのＴｉ層、基板温度２００〜４００℃で厚さ５０〜１５０ｎｍのＴｉＮ層をこの順番に堆積する。
【００４３】
続いて、ＴｉＮ層表面を酸化することなく、図２（Ｂ）で説明した方法と同様にＡｌ合金層を堆積する。
ＴｉＮ層の下にＴｉ層を形成することにより、Ａｌ合金層のエレクトロマイグレーション耐性を向上することができる。これは、Ｔｉ層の存在により、Ａｌ合金層の（１１１）配向が強まるためと考えられる。この方法ではＡｌ合金層堆積前にＴｉＮ層表面を酸化する必要がないため、図１、図２に示した方法に比べて工程数削減の効果がある。
【００４４】
Ａｌ合金層９の形成前にＴｉＮ層７のデガスを十分行うことにより、Ａｌ合金層９の陥没を防止することができる。また、Ａｌ合金層９を３５０℃程度の比較的低温で堆積することにより、Ａｌ合金層９のステップカバレージ率を向上することができる。
【００４５】
次に、図８を参照して本発明の他の実施例について説明する。
図８（Ａ）は、他の実施例による多層配線構造の断面図を示す。シリコン基板１の表面に形成されたＢＰＳＧ膜２の上に図１（Ａ）〜（Ｄ）の工程と同様の方法で、Ｗ層５、ＴｉＮ層４、Ｔｉ層３の３層からなる下層配線層、及び層間絶縁膜６を形成する。
【００４６】
ビアホール底面に露出したＷ層５の表面を前述のプレクリーン処理した後、図２（Ａ）の工程と同様の条件で厚さ１００ｎｍのＴｉＮ層７を形成する。次に、基板温度を１００℃としスパッタリングにより、厚さ３０ｎｍのＴｉ層１３を形成する。Ｔｉ層１３の上に基板温度を１００℃に維持したまま、その他の条件は図２（Ｂ）の工程と同様の条件でＡｌ合金層９を形成する。なお、Ｔｉ層１３及びＡｌ合金層９の形成開始時の基板温度は、５０〜２００℃でもよい。
【００４７】
図８（Ａ）に示す多層配線構造においても、Ｗ層５とＡｌ合金層９との間にＴｉＮ層７が形成されているため、ＷとＡｌとの反応による接触抵抗の増加を防止することができる。また、Ａｌ合金層９とＴｉＮ層７との間にＴｉ層１３が挟まれているため、図４の曲線ｐ１で示すように上層配線のエレクトロマイグレーションによる抵抗の増加を抑制することができる。
【００４８】
なお、図８（Ａ）の多層配線構造においては、Ａｌ合金層９とＴｉ層１３との界面におけるＡｌとＴｉとの反応が問題になる。ＡｌとＴｉが反応しＡｌ３ Ｔｉ合金が形成されると、Ａｌ合金層９の実効的な膜厚が薄くなりシート抵抗が増加する。このシート抵抗の増加はＡｌ合金層９のＴｉ濃度の減少、あるいはＡｌ合金層９形成後に行う熱処理温度の低温化により抑制することが可能である。
【００４９】
図８（Ｂ）は、上層配線層のシート抵抗の時間変化を示す。横軸は熱処理時間、縦軸はシート抵抗を、それぞれ任意目盛りで表す。曲線ｐ３は、Ａｌ合金層９としてＡｌに０．１％のＣｕと０．１５％のＴｉを混入したＡｌ合金を使用した場合、曲線ｑ３は、Ａｌに０．１％のＣｕと０．０５％のＴｉを混入したＡｌ合金を使用した場合のシート抵抗の変化を示す。
【００５０】
曲線ｐ３、ｑ３の場合、共に熱処理開始当初は、熱処理時間の増加に伴ってシート抵抗は増加する。所定の時間が経過するとシート抵抗の増加は飽和し、それ以上熱処理を行ってもシート抵抗はほぼ一定の値を維持する。この一定の値までの増加量は、Ｔｉ層１３の厚さにより決まる。このように、シート抵抗の熱処理時間に対する変化は同様の傾向を示すが、Ａｌ合金中のＴｉ濃度を０．０５％としたときには、曲線ｑ３で示すように、Ｔｉ濃度を０．１５％としたときに比べてシート抵抗が小さい。これは、Ｔｉ濃度を減少させたＡｌ合金の抵抗率が小さいためと考えられる。Ｔｉ濃度の減少の効果を得るためには、Ｔｉ濃度を０．１％以下とすることが好ましい。
【００５１】
図８（Ｂ）の曲線ｒ３は、曲線ｑ３の場合と同一組成のＡｌ合金層を形成し、その後、より低い温度で熱処理を行った場合のシート抵抗の変化を示す。熱処理温度が低いと、熱処理時間に対するシート抵抗の増加は緩やかになる。このため、熱処理温度を低下することにより、シート抵抗の増加を抑制することができる。
【００５２】
シート抵抗の増加抑制の効果を十分得るためには、上層配線形成後の熱処理の温度を４００℃程度以下とすることが好ましい。例えば、上層配線の上に形成するパッシベーション膜堆積時の基板温度、リード線取り出し用のパッドを露出させるためのパッシベーション膜エッチング後の熱処理温度等を４００℃程度以下とすることが好ましい。
【００５３】
Ａｌ合金層９を形成後、Ａｌ合金層９の上に上層配線層をパターニングする際の露光光の反射防止膜として厚さ３０〜１００ｎｍのＴｉＮ層１４を形成する。このように、Ａｌ合金層９は、下側のＴｉ層１３とＴｉＮ層７からなるバリアメタル層と、上側の反射防止用のＴｉＮ層１４に挟まれた構造となる。
【００５４】
バリアメタル層としてのＴｉＮ層７は、成膜温度５００℃、作動ガスとしてＡｒとＮ２ の混合ガスを用いたリアクティブスパッタリングにより形成する。このとき、ＴｉＮ層７の抵抗率を小さくするために、成膜温度は高い方が好ましい。また、混合ガス全流量に対するＮ２ ガスの流量比は、７０〜１００％、さらには８０％程度が好ましい。Ｎ２ ガスの流量比を８０％程度とすると、形成されるＴｉＮ層は（２００）配向する傾向が強くなる。（２００）配向することにより、グレインサイズが大きくなり、表面がより平坦になる。さらには、高密度化しやすく抵抗率の低減を図ることができる。
【００５５】
これに対して、Ａｌ合金層９の上に形成される反射防止用のＴｉＮ層１４は、成膜温度を２００〜３００℃とし、ＴｉＮ層７と同様に作動ガスとしてＡｒとＮ２ の混合ガスを用いたリアクティブスパッタリングにより形成する。このとき、Ｎ２ ガスの流量比をＴｉＮ層７の形成の場合と同様に８０％程度とすると、窒素原子が下地のＡｌと反応してＡｌＮが形成される。このため、ＴｉＮ層１４とＡｌ合金層９との接触抵抗が大きくなる。ＡｌＮの形成を防止するためには、ＡｒとＮ２ の混合ガス全流量に対するＮ２ ガスの流量比を４０〜６０％、さらには５０％程度とすることが好ましい。
【００５６】
また、Ａｌ合金層９の上に、さらに３層目の配線を形成する場合にも２層目の配線と同様の方法により配線層を形成することができる。すなわち、２層目配線の反射防止用ＴｉＮ層１４上に、バリアメタル層、Ａｌ合金層及び反射防止用ＴｉＮ層からなる３層目の配線を形成することができる。２層目配線表面に反射防止用ＴｉＮ層１４がある場合の３層目配線のバリアメタル層は、２層目配線と３層目配線との接触抵抗を少なくするために必要となる。
【００５７】
上記実施例では、高融点金属配線上のバリアメタル層としてＴｉＮを用いた場合について説明したが、下層配線の主成分であるＷと、上層配線の主成分であるＡｌとの双方と反応しにくい材料であればその他の金属あるいは金属化合物を使用してもよい。例えば、ＴｉＷ、Ｗ、Ｔａ等を使用してもよい。
【００５８】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
上記実施例から以下の付記に示された発明が導き出される。
（付記１） 絶縁表面上に形成され、高融点金属を主成分として含む第１の配線と、
前記第１の配線を覆うように形成され、所定の領域にコンタクトホールが設けられた層間絶縁膜と、
前記第１の配線の上面のうち前記コンタクトホールが設けられた領域で前記第１の配線に電気的に接続するように形成され、Ａｌを主成分として含む第２の配線と、
前記第１の配線と前記第２の配線とが電気的に接続される界面に配置され、前記第１の配線の主成分である高融点金属及びＡｌの双方と異なり、かつ双方と実質的に反応しない材料からなるバリア層と
を有する半導体装置。（１）
（付記２） 絶縁表面上に形成され、高融点金属を主成分として含む第１の配線と、
前記第１の配線を覆うように形成され、所定の領域に、開口面の周囲がなだらかな形状をしたコンタクトホールが設けられた層間絶縁膜と、
前記第１の配線の上面のうち前記コンタクトホールが設けられた領域で前記第１の配線に電気的に接続するように形成され、Ａｌを主成分として含む第２の配線と、
前記第１の配線と前記第２の配線とが電気的に接続される界面に配置され、前記１の配線の主成分である高融点金属及びＡｌの双方と異なり、かつ双方と実質的に反応しない材料からなるバリア層と
を有する半導体装置。（２）
（付記３） 前記バリア層は、ＴｉＮ層、ＴｉＷ層、Ｗ層、Ｔａ層からなる群から選ばれた少なくとも１つの層から構成される付記１乃至２記載の半導体装置。（３）
（付記４） さらに、前記バリア層と前記第２の配線との界面に形成され、前記バリア層の表面を酸化して形成した酸化表面層を含む付記１乃至３記載の半導体装置。（４）
（付記５） 前記バリア層が、ＴｉＮ層からなる付記４記載の半導体装置。
（付記６） 前記バリア層のＴｉＮ層が、（２００）配向する傾向が強くなるように形成されてなる付記５記載の半導体装置。
（付記７） 前記バリア層は、Ｔｉ層とその上に形成されたＴｉＮ層を含む少なくとも２層から構成されている付記１乃至３記載の半導体装置。（５）
（付記８） 前記バリア層は、ＴｉＮ層であり、
さらに、前記バリア層と前記第２の配線との界面に形成されたＴｉ層を有し、
前記第２の配線は、Ｔｉ濃度が０．１％以下である付記１乃至４記載の半導体装置。（６）
（付記９）絶縁表面上に、高融点金属を主成分として含む第１の配線を形成する工程と、
前記第１の配線を覆う層間絶縁膜を形成し、前記第１の配線の表面のうち所定の領域が露出するように前記層間絶縁膜にビアホールを形成するビアホール形成工程と、
少なくとも前記ビアホールの底面に露出した前記第１の配線の表面に、前記第１の配線の主成分である高融点金属及びＡｌの双方と異なり、かつ双方と反応しにくい材料からなるバリア層を形成するバリア層形成工程と、
前記バリア層表面を酸化し、酸化表面層を形成するバリア層表面酸化工程と、
前記層間絶縁膜及び前記酸化表面層の上にＡｌを主成分として含む第２の配線層を形成する第２の配線層形成工程と
を含む半導体装置の製造方法。（７）
（付記１０） さらに、前記バリア層表面酸化工程の後、前記第２の配線層形成工程前に、少なくとも前記バリア層を２５０〜５００℃の温度に加熱しバリア層表面に吸着したガスを放出するデガス工程を含む付記９記載の半導体装置の製造方法。（８）
（付記１１） さらに、前記第２の配線層形成工程は前記バリア層表面を３００〜４００℃にして前記第２の配線を形成する付記１０記載の半導体装置の製造方法。（９）
（付記１２） 絶縁表面上に、高融点金属を主成分として含む第１の配線を形成する工程と、
前記第１の配線を覆う層間絶縁膜を形成し、前記第１の配線の表面のうち所定の領域が露出するように前記層間絶縁膜にビアホールを形成するビアホール形成工程と、
少なくとも前記ビアホールの底面に露出した前記第１の配線の表面に、ＴｉＮからなるバリア層を形成するバリア層形成工程と、
少なくとも前記バリア層表面に、Ｔｉ層を形成するＴｉ層形成工程と、
前記層間絶縁膜及び前記Ｔｉ層の上に、Ａｌを主成分として含み、Ｔｉ濃度が０．１％以下である第２の配線層を形成する第２の配線層形成工程と
を含む半導体装置の製造方法。（１０）
（付記１３） 前記Ｔｉ層形成工程は、前記第１の配線の表面温度が５０〜２００℃でＴｉ層を形成し、
前記第２の配線層形成工程は、前記Ｔｉ層形成工程とほぼ同じ温度で前記第２の配線を形成する
付記１２記載の半導体装置の製造方法。（１１）
（付記１４） 前記バリア層形成工程は、前記層間絶縁膜及び第１の配線の表面を加熱し、該表面温度が５０〜２００℃のときにＴｉＮ層の堆積を開始し、該ＴｉＮ層の堆積終了時には、該ＴｉＮ層表面の温度が４００〜６００℃となるように温度制御しつつ、少なくとも前記ビアホールの底面に露出した前記第１の配線の表面にＴｉＮ層を堆積する付記９乃至１３のいずれかに記載の半導体装置の製造方法。（１２）
（付記１５） 絶縁表面上に、高融点金属を主成分として含む第１の配線を形成する工程と、
前記第１の配線を覆う層間絶縁膜を形成し、前記第１の配線の表面のうち所定の領域が露出するように前記層間絶縁膜にビアホールを形成するビアホール形成工程と、
少なくとも前記ビアホールの底面に露出した前記第１の配線の表面に、Ｔｉ層を形成する工程と、
少なくとも前記Ｔｉ層表面に、ＴｉＮからなるバリア層を形成するバリア層形成工程と、
前記層間絶縁膜及び前記バリア層の上に、Ａｌを主成分として含む第２の配線層を形成する第２の配線層形成工程と
を含む半導体装置の製造方法。（１３）
（付記１６） さらに、ビアホール形成工程の後に、Ａｒを用いたスパッタエッチングにより、前記ビアホール底面に露出した前記第１の配線の表面及び前記層間絶縁膜の表面を３０〜５０ｎｍエッチングする工程を含む付記９乃至１５記載の半導体装置の製造方法。（１４）
（付記１７） さらに、前記第２の配線層の表面に、反応ガスとしてＡｒとＮ２ を含む混合ガスを用い、混合ガスの流量に対するＮ２ ガスの流量比が４０〜６０％の条件でリアクティブスパッタリングによりＴｉＮ層を形成する工程を含む
付記９乃至１６記載の半導体装置の製造方法。（１５）
（付記１８） さらに、前記第２の配線層を部分的にエッチングして所定のパターンの第２の配線を形成する工程と、
前記第２の配線を覆うように、４００℃以下の温度でパッシベーション膜を形成する工程を含む付記９乃至１７記載の半導体装置の製造方法。（１６）
【００５９】
【発明の効果】
以上説明したように、本発明によれば、高融点金属を用いた下層配線と、その上に形成される上層配線との接触抵抗の増加を抑制することができ、半導体装置の信頼性及び性能の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例による多層配線形成方法を説明するための多層配線構造の断面図である。
【図２】本発明の実施例による多層配線形成方法を説明するための多層配線構造の断面図である。
【図３】図１（Ｄ）に示す多層配線構造基板を加熱したときの、層間絶縁膜からのデガス量の時間変化を示すグラフである。
【図４】ＴｉＮ層上に連続してＡｌ合金層を形成した場合、ＴｉＮ層を一旦大気にさらした後Ａｌ合金層を形成した場合、またはＴｉ／ＴｉＮ積層構造上にＡｌ合金層を形成した場合に、積層配線に通電したときの、抵抗の時間変化を示すグラフである。
【図５】本発明の実施例で使用したデガス処理装置の概略断面図、及びこのデガス処理装置を使用して基板を加熱した場合の基板の温度変化を示すグラフである。
【図６】ＴｉＮ層上に形成したＡｌ合金層の陥没の様子を示すための積層構造の断面図である。
【図７】ＴｉＮ層の酸化表面上に比較的高温でＡｌ合金層を形成した場合の多層配線構造の断面図である。
【図８】本発明の他の実施例による多層配線構造の断面図、及びこの多層配線構造が形成された基板を熱処理した場合の上層配線層のシート抵抗の時間変化を示すグラフである。
【図９】従来例による多層配線構造の断面図である。
【符号の説明】
１ シリコン基板
２ ＢＰＳＧ膜
３ Ｔｉ層
４ ＴｉＮ層
５ Ｗ層
６ 層間絶縁膜
７ ＴｉＮ層
８ ＴｉＮ酸化表面層
９ Ａｌ合金層
１０ ＰＳＧ膜
１１ ＳｉＮ膜
１２ 陥没部
１３ Ｔｉ層
１４ 反射防止用ＴｉＮ層
２０ 処理容器
２１ 処理基板
２２ ガス導入配管
２３ ヒータ
２４ サセプタ
２５ ガス排気用配管
５０ シリコン基板
５１ ＢＰＳＧ膜
５２ Ｔｉ層
５３ ＴｉＮ層
５４ Ｗ層
５５ 層間絶縁膜
５６ Ｔｉ層
５７ Ａｌ合金層
【産業上の利用分野】
本発明は、多層配線を有する半導体装置及びその製造方法に関し、特に、下層配線として高融点金属を使用した多層配線形成技術に関する。
【０００２】
【従来の技術】
従来の半導体装置においては、ＡｌまたはＡｌ合金を主体とした積層配線が用いられていた。例えば、Ｔｉ層の上にＴｉＮ層とＡｌ合金層を積層したＡｌ／ＴｉＮ／Ｔｉ積層構造、Ｔｉ層の上にＡｌ合金を積層したＡｌ／Ｔｉ積層構造が用いられていた。特に、下層配線には、一般的にＡｌ／ＴｉＮ／Ｔｉ積層構造が用いられていた。
【０００３】
半導体装置の微細化が進むにつれて、特に下層配線において配線幅、コンタクトホール径等が縮小化してきた。これらパターンが微細化すると、Ａｌ配線を流れる電流密度が増大し、Ａｌ配線のエレクトロマイグレーションによる抵抗の増大及び断線が発生しやすくなる。このため、半導体装置の信頼性の低下が懸念されるようになってきた。
【０００４】
さらに、微細化によるストレスマイグレーション耐性等の劣化による配線の信頼性に対する懸念が増大してきた。
上記問題点を解決するため、下層配線としてＡｌの代わりに高融点金属のタングステン（Ｗ）を用いる技術が注目されている。
【０００５】
図９は、従来のＡｌを使用した多層配線構造と同様の構造を有し、下層配線としてＷ層を使用した場合の多層配線基板の断面を示す。シリコン基板５０の上にボロンリンシリケートガラス（ＢＰＳＧ）膜５１が形成されている。ＢＰＳＧ膜５１表面の所定の領域にＴｉ層５２、ＴｉＮ層５３、Ｗ層５４がこの順序で積層された下層配線が形成されている。
【０００６】
下層配線及びＢＰＳＧ膜５１を覆うように層間絶縁膜５５が形成されている。層間絶縁膜５５には、下層配線と電気的接続をとるためのコンタクトホールが設けられている。層間絶縁膜５５の上には、Ｔｉ層５６、Ａｌ合金層５７の積層構造からなる上層配線が形成されており、上層配線は、層間絶縁膜５５に設けられたコンタクトホールを介して下層配線と接続されている。
【０００７】
【発明が解決しようとする課題】
図９に示す多層配線構造では、上層配線形成後のパッシベーション膜の形成あるいはアニール時の熱により、Ａｌ合金層５７とＷ層５４とがＴｉ層５６を介して反応し、接触抵抗が増加するという問題がある。
【０００８】
本発明の目的は、下層配線として高融点金属を使用し、上層配線形成後の熱処理においても上層配線と下層配線との接触抵抗の増大を抑制することができる多層配線形成技術を提供することである。
【００１０】
【課題を解決するための手段】
本発明の一観点によると、絶縁表面上に、高融点金属を主成分として含む第１の配線を形成する工程と、前記第１の配線を覆う層間絶縁膜を形成し、前記第１の配線の表面のうち所定の領域が露出するように前記層間絶縁膜にビアホールを形成するビアホール形成工程と、少なくとも前記ビアホールの底面に露出した前記第１の配線の表面に、前記第１の配線の主成分である高融点金属及びＡｌの双方と異なり、かつ双方と反応しにくい材料からなるバリア層を形成するバリア層形成工程と、前記バリア層表面を酸化し、酸化表面層を形成するバリア層表面酸化工程と、前記層間絶縁膜及び前記酸化表面層の上にＡｌを主成分として含む第２の配線層を形成する第２の配線層形成工程とを含み、前記バリア層形成工程は、前記層間絶縁膜及び第１の配線の表面を加熱し、該表面温度が５０〜２００℃のときにＴｉＮ層の堆積を開始し、該ＴｉＮ層の堆積終了時には、該ＴｉＮ層表面の温度が４００〜６００℃となるように温度制御しつつ、少なくとも前記ビアホールの底面に露出した前記第１の配線の表面にＴｉＮ層を堆積する工程を含む半導体装置の製造方法が提供される。
【００１１】
【作用】
高融点金属からなる下層配線とその上に形成される上層配線との界面に、どちらの配線材料とも反応しにくい材料からなるバリア層を形成することにより、バリア層材料と上下層配線材料との反応による各層の接触抵抗の増加を防止することができる。
【００１２】
バリア層の上に上層配線となるＡｌ合金層を形成する前に、バリア層表面に薄い酸化層を形成する。バリア層上に直接Ａｌ合金層を形成すると、上層配線のエレクトロマイグレーション耐性が劣化するが、バリア層表面に酸化層を形成しておくことによりエレクトロマイグレーション耐性の劣化を防止することができる。
【００１３】
【実施例】
図１、図２を参照して本発明の実施例による多層配線の形成方法について説明する。なお、各工程毎の説明のため、適宜、図３〜図７を参照しつつ説明する。
【００１４】
図１（Ａ）は、下層配線となる積層を形成した基板断面を示す。シリコン基板１の表面に層間絶縁膜としてのＢＰＳＧ膜２が形成されている。なお、図には示さないが、シリコン基板１表面の他の領域には、半導体素子が形成されている。
【００１５】
ＢＰＳＧ膜２が形成された基板表面に、厚さ２０ｎｍのＴｉ層３、厚さ５０ｎｍのＴｉＮ層４をこの順序に形成する。次に、ＴｉＮ層４の全面に原料ガスとしてＷＦ６ 、還元性ガスとしてＨ２ を使用し、ＣＶＤ（化学気相成長法）により厚さ３５０ｎｍのＷ層５を形成する。
【００１６】
図１（Ｂ）に示すように、フォトリソグラフィにより、Ｗ層５、ＴｉＮ層４及びＴｉ層３を所定の領域を残してエッチングし、下層配線を形成する。
図１（Ｃ）に示すように、下層配線及びＢＰＳＧ膜２表面を覆うように、厚さ７００〜９００ｎｍの層間絶縁膜６を形成する。層間絶縁膜６は、反応ガスとしてＳｉＨ４ とＮ２ Ｏを用いプラズマＣＶＤによって形成された厚さ１００ｎｍのＳｉＯＮ膜と、反応ガスとしてＯ３ とＴＥＯＳ（テトラエチルオルソシリケート）を用いＣＶＤによって形成された厚さ６００〜８００ｎｍのノンドープＳｉＯ２ 膜の２層から構成される。
【００１７】
次に、層間絶縁膜６の下層配線上の所定の領域に、下層配線と上層配線とを接続するためのビアホールを形成する。
図１（Ｄ）に示すように、Ｗ層５の露出した表面のプレクリーン処理を行う。プレクリーン処理は、Ａｒを用いたスパッタエッチにより、Ｗ層５の表面を厚さ３０〜５０ｎｍエッチングすることにより行う。通常のプレクリーン処理では、１０ｎｍ程度のエッチングで十分であるが、３０〜５０ｎｍエッチングすることにより、層間絶縁膜６がエッチングされる厚さも厚くなるため、ビアホール開口面の周囲はなだらかな形状になる。
【００１８】
図２（Ａ）に示すように、層間絶縁膜６とビアホール底面に露出したＷ層５の表面を覆うように、窒素雰囲気中でＴｉターゲットを用いたリアクティブスパッタリングにより厚さ１００ｎｍのＴｉＮ層７を形成する。ＴｉＮ層７の成膜は、基板温度５００℃で行う。次に、Ｎ２ 雰囲気中で、温度４５０℃で３０分間熱処理を行い、ＴｉＮ層表面を僅かに酸化する。これにより、ＴｉＮ層７の表面に薄いＴｉＮ酸化表面層８が形成される。
【００１９】
ＴｉＮ層７を基板温度５００℃でリアクティブスパッタにより形成する場合には、基板温度が上昇する前にＴｉＮの成膜を開始することが好ましい。以下、ＴｉＮ成膜の好ましい開始時期について図３を参照して説明する。
【００２０】
図３は、層間絶縁膜６からのデガス量の時間変化を示す。横軸は基板の温度上昇開始からの時間を単位秒で表し、縦軸は層間絶縁膜６からのデガス量を任意目盛りで表す。温度上昇開始当初は、デガス量は少なく、時間の増加とともに増加する。特に、温度上昇開始から約１０秒経過後、デガス量の増加が大きくなる。デガス量は、温度上昇開始から約３０秒後に最大となり、それ以後はしだいに減少する。
【００２１】
層間絶縁膜からガスが放出されると、プレクリーン処理を行ったＷ層５の表面がガスにより汚染される。このため、Ｗ層５とＴｉＮ層７との接触抵抗が増大する。接触抵抗の増大を抑制するためには、層間絶縁膜６からのデガス量が増加する前にＴｉＮ層７の堆積を開始すればよい。図３から、温度上昇開始後１０秒以内にＴｉＮ層７の堆積を開始すればよいことがわかる。これを基板温度で表せば、２００℃以下のときにＴｉＮ層７の堆積を開始すればよいことになる。
【００２２】
また、基板加熱の十分な効果を得るためには、温度上昇開始から５秒以上経過してＴｉＮ層の堆積を開始することが好ましい。これを基板温度で表せば、５０℃以上のときにＴｉＮ層７の堆積を開始すればよいことになる。なお、堆積終了時でのＴｉＮ層表面の温度は、４００〜６００℃、さらには５００℃程度となることが好ましい。
【００２３】
次に、ＴｉＮ層７を形成した後、表面をわずかに酸化する理由について説明する。
図４は、ＴｉＮ層あるいはＴｉ層上に形成したＡｌ配線の抵抗の時間変化を示す。横軸は電流を流し始めてからの経過時間を表し、縦軸はＡｌ配線の抵抗を任意目盛りで表す。なお、Ａｌ配線の幅は０．７μｍ、厚さは０．８μｍ、電流密度は２〜３ＭＡ／ｃｍ２ 、基板温度は２００℃である。
【００２４】
図中、曲線ｐ１は、Ａｌ配線をＴｉ／ＴｉＮ層上に形成した場合、曲線ｑ１は、ＴｉＮ層を形成し、ＴｉＮ層表面を大気にさらした後Ａｌ配線を形成した場合、曲線ｒ１は、ＴｉＮ層を形成した後、大気にさらすことなく連続してＡｌ配線を形成した場合を示す。
【００２５】
曲線ｐ１、ｑ１で示すように、Ａｌ配線をＴｉ／ＴｉＮ層上に形成した場合及びＴｉＮ層表面を大気にさらした後Ａｌ配線を形成した場合には、通電開始当初わずかに抵抗が増加するが、その後は、ほとんど抵抗の増加は見られない。これに対し、曲線ｒ１で示すように、ＴｉＮ層形成後連続してＡｌ配線を形成した場合には、電流を流し始めてから約５００時間経過すると、抵抗の増加率が大きくなる。これは、Ａｌ配線のエレクトロマイグレーションにより抵抗が増加するためと考えられる。
【００２６】
従って、Ａｌ配線の抵抗の増加を抑制するためには、ＴｉＮ層形成後、大気にさらすかまたは熱処理を行うことにより、表面をわずかに酸化することが好ましい。なお、Ｔｉ／ＴｉＮ層上にＡｌ配線を形成する方法については、後に他の実施例で説明する。
【００２７】
図２（Ｂ）に示すように、ＴｉＮ酸化表面層８の上にＡｌ合金層９を形成する。以下、Ａｌ合金層９の形成方法について説明する。
まず、ＴｉＮ層７の表面を酸化した後、基板を５００℃に加熱しデガスを行う。これにより、ＴｉＮ層表面に吸着していた水分を除去することができる。
【００２８】
図５（Ａ）は、デガスを行うための加熱装置を示す。処理容器２０の底面にほぼ平坦な上面を有するサセプタ２４が配置されている。サセプタ２４の内部にはヒータ２３が収納されている。サセプタ２４の上面のほぼ中央部には、処理容器２０内にガスを導入するためのガス配管２２が開口している。また、処理容器２０には、ガス排気用配管２５が設けられており内部のガスを排気することができる。
【００２９】
サセプタ２４の上面からわずか上方に、上面とほぼ平行に処理基板２１を配置する。ヒータ２３でサセプタ２４の上面を加熱しながら、ガス配管２２からＡｒガスを導入する。Ａｒガスはサセプタ２４と処理基板２１との間隙を流れ、サセプタ２４によって加熱される。この間隙部の圧力は、１〜２０Ｔｏｒｒ程度とすることが好ましい。加熱されたＡｒガスにより処理基板表面が所望の温度まで加熱される。
【００３０】
図５（Ｂ）は、処理基板表面の温度変化を示す。横軸は加熱開始からの時間を単位秒で表し、縦軸は処理基板表面の温度を任意目盛りで表す。曲線ｐ２は、図５（Ａ）に示す方法で加熱した場合を示す。曲線ｑ２は、ランプ加熱により加熱した場合を示す。なお、曲線ｒ２は表面にＴｉＮ層が形成されていない基板をランプ加熱した場合を示す。曲線ｑ２、ｒ２で示すようにランプ加熱の場合、表面にＴｉＮ層が形成されていない場合には効果があるが、ＴｉＮ層が形成されている場合には加熱の効果が少なく、所望の温度まで加熱するために長時間を要する。
【００３１】
これに対し、図５（Ａ）に示すように、基板裏面に沿ってＡｒガスを流しながら、ガスを媒介として加熱すると、ＴｉＮ層の有無に関係なく所望の温度まで比較的短時間に加熱することができる。加熱開始から約４０秒後にほぼ所望の温度に達する。図５（Ａ）に示す方法の場合、加熱を開始してから約６０秒間デガスを行うことが好ましい。なお、十分な水分のデガスを行うためには、ＴｉＮ層表面の温度を２５０〜５００℃とすることが好ましい。
【００３２】
このように、Ａｌ合金層９を形成する前にＴｉＮ層７、ＴｉＮ酸化表面層８のデガスを十分行うことにより、後の熱処理工程でＡｌ合金層９が陥没することを防止することができる。
【００３３】
図６は、ＴｉＮ層７、ＴｉＮ酸化表面層８のデガスを十分行わなかった場合の積層構造の断面図を示す。
図６（Ａ）に示すように、図２（Ａ）までと同様の工程により層間絶縁膜６、ＴｉＮ層７、ＴｉＮ酸化表面層８が形成されている。ＴｉＮ酸化表面層８の上に、デガスを行わないでＡｌ合金層９を形成する。さらに、Ａｌ合金層９の上にリンシリケートガラス（ＰＳＧ）膜１０を形成する。
【００３４】
図６（Ｂ）に示すように、ＰＳＧ膜１０の上にパッシベーション膜としてＳｉＮ膜１１を形成する。このとき、Ａｌ合金層９の一部が陥没し、陥没部１２が発生する。これは、ＴｉＮ層７、ＴｉＮ酸化表面層８表面に吸着された水分が原因と考えられる。Ａｌ合金層９を形成する前に十分デガスを行うことにより、このような陥没の発生を防止することができる。
【００３５】
デガスが完了した後、図５（Ａ）に示すサセプタ２４の温度を５０〜２００℃、さらに好ましくは１００℃としてＡｒガスを流し、基板を５０〜２００℃まで冷却する。その後、基板温度約３５０℃の条件で、堆積速度１０ｎｍ／ｓで厚さ０．４〜０．５μｍのＡｌ合金層を堆積し、その後、堆積速度２０ｎｍ／ｓで全体の厚さが０．８〜１．０μｍとなるまでＡｌ合金層を堆積する。この時、前半の堆積時には、サセプタのＡｒガスを流さず、基板温度の上昇を抑制する。また、前半の堆積速度を後半の堆積速度よりも遅くすることによっても、基板温度の上昇を抑制することができる。なお、Ａｌ合金層は、Ａｌに０．１％のＣｕと０．１５％のＴｉが含有されたものである。
【００３６】
このように、約５００℃でＴｉＮ酸化膜表面層８のデガスを行なった後、Ａｌ合金層堆積時に基板温度を３００〜４００℃程度とすることが好ましい。基板温度を３００〜４００℃としてＡｌ合金層を堆積することにより、Ａｌ合金層のステップカバレージ率を改善することができる。
【００３７】
図７は、温度５００℃程度でＡｌ合金層９を形成した場合の積層構造の断面図を示す。５００℃程度の比較的高温の基板表面に付着したＡｌ原子群は、その表面積を小さくしようとして球状になる。このため、図７に示すようにビアホール内に堆積したＡｌ合金層９の表面に凹凸が生じ、ステップカバレージ率が悪くなる。Ａｌ合金層９を形成する前に基板温度を３００〜４００℃程度とすることにより、Ａｌ合金層９の表面を滑らかにすることができる。
【００３８】
このように、Ａｌ合金層９、ＴｉＮ酸化表面層８、ＴｉＮ層７からなる上層配線積層構造を形成する。
図２（Ｃ）は、上層配線の上にパッシベーション膜を形成した積層配線構造の断面図を示す。
【００３９】
まず、Ａｌ合金層９を形成した後、上層配線を形成すべき領域をレジストパターンで覆い、レジストパターンをマスクとしてＡｌ合金層９、ＴｉＮ酸化表面層８、ＴｉＮ層７をエッチングする。次に、厚さ０．２μｍのＰＳＧ膜１０を全面に形成する。その後、ＰＳＧ膜形成時のダメージを回復するために４５０℃で３０分程度フォーミングガス雰囲気中で熱処理を行う。フォーミングガスとしては、例えば、Ｎ２ ガスに３％のＨ２ ガスが含まれた混合ガスを用いる。熱処理後、厚さ１．０μｍのＳｉＮ膜１１を形成する。このように、ＰＳＧ膜１０とＳｉＮ膜１１の２層からなるパッシベーション膜を形成する。
【００４０】
このように形成された図２（Ｃ）に示す積層配線構造においては、Ｗ層５とＡｌ合金層９との間にＴｉＮ層７が形成されているため、ＷとＡｌとの反応による接触抵抗の増加を防止することができる。また、既に述べたように、ＴｉＮ層７を形成する際に、層間絶縁膜６からのデガス量が増加する前にＴｉＮ層の堆積を開始することにより、Ｗ層５とＴｉＮ層７との接触抵抗の増加を防止することができる。
【００４１】
さらに、ＴｉＮ層７の表面をわずかに酸化することにより、その上に形成するＡｌ合金層９のエレクトロマイグレーション耐性を向上することができる。
なお、図４の曲線ｒ１で示すように、ＴｉＮ層上にＡｌ合金層を連続して形成する方法は、Ａｌ合金層のエレクトロマイグレーション耐性が悪くなるというデメリットはあるが、Ａｌ合金層とＷ層との間にＴｉＮ層が形成されているため、ＡｌとＷとの反応による抵触抵抗の増加を防止するという点では同様の効果が期待できる。
【００４２】
また、Ｗ層５とＴｉＮ層７との間にＴｉ層を設けてもよい。例えば、図１（Ｄ）に示すように、Ｗ層５の露出した表面のプレクリーン処理を行なった後、基板温度２００〜３００℃で厚さ１０〜５０ｎｍのＴｉ層、基板温度２００〜４００℃で厚さ５０〜１５０ｎｍのＴｉＮ層をこの順番に堆積する。
【００４３】
続いて、ＴｉＮ層表面を酸化することなく、図２（Ｂ）で説明した方法と同様にＡｌ合金層を堆積する。
ＴｉＮ層の下にＴｉ層を形成することにより、Ａｌ合金層のエレクトロマイグレーション耐性を向上することができる。これは、Ｔｉ層の存在により、Ａｌ合金層の（１１１）配向が強まるためと考えられる。この方法ではＡｌ合金層堆積前にＴｉＮ層表面を酸化する必要がないため、図１、図２に示した方法に比べて工程数削減の効果がある。
【００４４】
Ａｌ合金層９の形成前にＴｉＮ層７のデガスを十分行うことにより、Ａｌ合金層９の陥没を防止することができる。また、Ａｌ合金層９を３５０℃程度の比較的低温で堆積することにより、Ａｌ合金層９のステップカバレージ率を向上することができる。
【００４５】
次に、図８を参照して本発明の他の実施例について説明する。
図８（Ａ）は、他の実施例による多層配線構造の断面図を示す。シリコン基板１の表面に形成されたＢＰＳＧ膜２の上に図１（Ａ）〜（Ｄ）の工程と同様の方法で、Ｗ層５、ＴｉＮ層４、Ｔｉ層３の３層からなる下層配線層、及び層間絶縁膜６を形成する。
【００４６】
ビアホール底面に露出したＷ層５の表面を前述のプレクリーン処理した後、図２（Ａ）の工程と同様の条件で厚さ１００ｎｍのＴｉＮ層７を形成する。次に、基板温度を１００℃としスパッタリングにより、厚さ３０ｎｍのＴｉ層１３を形成する。Ｔｉ層１３の上に基板温度を１００℃に維持したまま、その他の条件は図２（Ｂ）の工程と同様の条件でＡｌ合金層９を形成する。なお、Ｔｉ層１３及びＡｌ合金層９の形成開始時の基板温度は、５０〜２００℃でもよい。
【００４７】
図８（Ａ）に示す多層配線構造においても、Ｗ層５とＡｌ合金層９との間にＴｉＮ層７が形成されているため、ＷとＡｌとの反応による接触抵抗の増加を防止することができる。また、Ａｌ合金層９とＴｉＮ層７との間にＴｉ層１３が挟まれているため、図４の曲線ｐ１で示すように上層配線のエレクトロマイグレーションによる抵抗の増加を抑制することができる。
【００４８】
なお、図８（Ａ）の多層配線構造においては、Ａｌ合金層９とＴｉ層１３との界面におけるＡｌとＴｉとの反応が問題になる。ＡｌとＴｉが反応しＡｌ３ Ｔｉ合金が形成されると、Ａｌ合金層９の実効的な膜厚が薄くなりシート抵抗が増加する。このシート抵抗の増加はＡｌ合金層９のＴｉ濃度の減少、あるいはＡｌ合金層９形成後に行う熱処理温度の低温化により抑制することが可能である。
【００４９】
図８（Ｂ）は、上層配線層のシート抵抗の時間変化を示す。横軸は熱処理時間、縦軸はシート抵抗を、それぞれ任意目盛りで表す。曲線ｐ３は、Ａｌ合金層９としてＡｌに０．１％のＣｕと０．１５％のＴｉを混入したＡｌ合金を使用した場合、曲線ｑ３は、Ａｌに０．１％のＣｕと０．０５％のＴｉを混入したＡｌ合金を使用した場合のシート抵抗の変化を示す。
【００５０】
曲線ｐ３、ｑ３の場合、共に熱処理開始当初は、熱処理時間の増加に伴ってシート抵抗は増加する。所定の時間が経過するとシート抵抗の増加は飽和し、それ以上熱処理を行ってもシート抵抗はほぼ一定の値を維持する。この一定の値までの増加量は、Ｔｉ層１３の厚さにより決まる。このように、シート抵抗の熱処理時間に対する変化は同様の傾向を示すが、Ａｌ合金中のＴｉ濃度を０．０５％としたときには、曲線ｑ３で示すように、Ｔｉ濃度を０．１５％としたときに比べてシート抵抗が小さい。これは、Ｔｉ濃度を減少させたＡｌ合金の抵抗率が小さいためと考えられる。Ｔｉ濃度の減少の効果を得るためには、Ｔｉ濃度を０．１％以下とすることが好ましい。
【００５１】
図８（Ｂ）の曲線ｒ３は、曲線ｑ３の場合と同一組成のＡｌ合金層を形成し、その後、より低い温度で熱処理を行った場合のシート抵抗の変化を示す。熱処理温度が低いと、熱処理時間に対するシート抵抗の増加は緩やかになる。このため、熱処理温度を低下することにより、シート抵抗の増加を抑制することができる。
【００５２】
シート抵抗の増加抑制の効果を十分得るためには、上層配線形成後の熱処理の温度を４００℃程度以下とすることが好ましい。例えば、上層配線の上に形成するパッシベーション膜堆積時の基板温度、リード線取り出し用のパッドを露出させるためのパッシベーション膜エッチング後の熱処理温度等を４００℃程度以下とすることが好ましい。
【００５３】
Ａｌ合金層９を形成後、Ａｌ合金層９の上に上層配線層をパターニングする際の露光光の反射防止膜として厚さ３０〜１００ｎｍのＴｉＮ層１４を形成する。このように、Ａｌ合金層９は、下側のＴｉ層１３とＴｉＮ層７からなるバリアメタル層と、上側の反射防止用のＴｉＮ層１４に挟まれた構造となる。
【００５４】
バリアメタル層としてのＴｉＮ層７は、成膜温度５００℃、作動ガスとしてＡｒとＮ２ の混合ガスを用いたリアクティブスパッタリングにより形成する。このとき、ＴｉＮ層７の抵抗率を小さくするために、成膜温度は高い方が好ましい。また、混合ガス全流量に対するＮ２ ガスの流量比は、７０〜１００％、さらには８０％程度が好ましい。Ｎ２ ガスの流量比を８０％程度とすると、形成されるＴｉＮ層は（２００）配向する傾向が強くなる。（２００）配向することにより、グレインサイズが大きくなり、表面がより平坦になる。さらには、高密度化しやすく抵抗率の低減を図ることができる。
【００５５】
これに対して、Ａｌ合金層９の上に形成される反射防止用のＴｉＮ層１４は、成膜温度を２００〜３００℃とし、ＴｉＮ層７と同様に作動ガスとしてＡｒとＮ２ の混合ガスを用いたリアクティブスパッタリングにより形成する。このとき、Ｎ２ ガスの流量比をＴｉＮ層７の形成の場合と同様に８０％程度とすると、窒素原子が下地のＡｌと反応してＡｌＮが形成される。このため、ＴｉＮ層１４とＡｌ合金層９との接触抵抗が大きくなる。ＡｌＮの形成を防止するためには、ＡｒとＮ２ の混合ガス全流量に対するＮ２ ガスの流量比を４０〜６０％、さらには５０％程度とすることが好ましい。
【００５６】
また、Ａｌ合金層９の上に、さらに３層目の配線を形成する場合にも２層目の配線と同様の方法により配線層を形成することができる。すなわち、２層目配線の反射防止用ＴｉＮ層１４上に、バリアメタル層、Ａｌ合金層及び反射防止用ＴｉＮ層からなる３層目の配線を形成することができる。２層目配線表面に反射防止用ＴｉＮ層１４がある場合の３層目配線のバリアメタル層は、２層目配線と３層目配線との接触抵抗を少なくするために必要となる。
【００５７】
上記実施例では、高融点金属配線上のバリアメタル層としてＴｉＮを用いた場合について説明したが、下層配線の主成分であるＷと、上層配線の主成分であるＡｌとの双方と反応しにくい材料であればその他の金属あるいは金属化合物を使用してもよい。例えば、ＴｉＷ、Ｗ、Ｔａ等を使用してもよい。
【００５８】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
上記実施例から以下の付記に示された発明が導き出される。
（付記１） 絶縁表面上に形成され、高融点金属を主成分として含む第１の配線と、
前記第１の配線を覆うように形成され、所定の領域にコンタクトホールが設けられた層間絶縁膜と、
前記第１の配線の上面のうち前記コンタクトホールが設けられた領域で前記第１の配線に電気的に接続するように形成され、Ａｌを主成分として含む第２の配線と、
前記第１の配線と前記第２の配線とが電気的に接続される界面に配置され、前記第１の配線の主成分である高融点金属及びＡｌの双方と異なり、かつ双方と実質的に反応しない材料からなるバリア層と
を有する半導体装置。（１）
（付記２） 絶縁表面上に形成され、高融点金属を主成分として含む第１の配線と、
前記第１の配線を覆うように形成され、所定の領域に、開口面の周囲がなだらかな形状をしたコンタクトホールが設けられた層間絶縁膜と、
前記第１の配線の上面のうち前記コンタクトホールが設けられた領域で前記第１の配線に電気的に接続するように形成され、Ａｌを主成分として含む第２の配線と、
前記第１の配線と前記第２の配線とが電気的に接続される界面に配置され、前記１の配線の主成分である高融点金属及びＡｌの双方と異なり、かつ双方と実質的に反応しない材料からなるバリア層と
を有する半導体装置。（２）
（付記３） 前記バリア層は、ＴｉＮ層、ＴｉＷ層、Ｗ層、Ｔａ層からなる群から選ばれた少なくとも１つの層から構成される付記１乃至２記載の半導体装置。（３）
（付記４） さらに、前記バリア層と前記第２の配線との界面に形成され、前記バリア層の表面を酸化して形成した酸化表面層を含む付記１乃至３記載の半導体装置。（４）
（付記５） 前記バリア層が、ＴｉＮ層からなる付記４記載の半導体装置。
（付記６） 前記バリア層のＴｉＮ層が、（２００）配向する傾向が強くなるように形成されてなる付記５記載の半導体装置。
（付記７） 前記バリア層は、Ｔｉ層とその上に形成されたＴｉＮ層を含む少なくとも２層から構成されている付記１乃至３記載の半導体装置。（５）
（付記８） 前記バリア層は、ＴｉＮ層であり、
さらに、前記バリア層と前記第２の配線との界面に形成されたＴｉ層を有し、
前記第２の配線は、Ｔｉ濃度が０．１％以下である付記１乃至４記載の半導体装置。（６）
（付記９）絶縁表面上に、高融点金属を主成分として含む第１の配線を形成する工程と、
前記第１の配線を覆う層間絶縁膜を形成し、前記第１の配線の表面のうち所定の領域が露出するように前記層間絶縁膜にビアホールを形成するビアホール形成工程と、
少なくとも前記ビアホールの底面に露出した前記第１の配線の表面に、前記第１の配線の主成分である高融点金属及びＡｌの双方と異なり、かつ双方と反応しにくい材料からなるバリア層を形成するバリア層形成工程と、
前記バリア層表面を酸化し、酸化表面層を形成するバリア層表面酸化工程と、
前記層間絶縁膜及び前記酸化表面層の上にＡｌを主成分として含む第２の配線層を形成する第２の配線層形成工程と
を含む半導体装置の製造方法。（７）
（付記１０） さらに、前記バリア層表面酸化工程の後、前記第２の配線層形成工程前に、少なくとも前記バリア層を２５０〜５００℃の温度に加熱しバリア層表面に吸着したガスを放出するデガス工程を含む付記９記載の半導体装置の製造方法。（８）
（付記１１） さらに、前記第２の配線層形成工程は前記バリア層表面を３００〜４００℃にして前記第２の配線を形成する付記１０記載の半導体装置の製造方法。（９）
（付記１２） 絶縁表面上に、高融点金属を主成分として含む第１の配線を形成する工程と、
前記第１の配線を覆う層間絶縁膜を形成し、前記第１の配線の表面のうち所定の領域が露出するように前記層間絶縁膜にビアホールを形成するビアホール形成工程と、
少なくとも前記ビアホールの底面に露出した前記第１の配線の表面に、ＴｉＮからなるバリア層を形成するバリア層形成工程と、
少なくとも前記バリア層表面に、Ｔｉ層を形成するＴｉ層形成工程と、
前記層間絶縁膜及び前記Ｔｉ層の上に、Ａｌを主成分として含み、Ｔｉ濃度が０．１％以下である第２の配線層を形成する第２の配線層形成工程と
を含む半導体装置の製造方法。（１０）
（付記１３） 前記Ｔｉ層形成工程は、前記第１の配線の表面温度が５０〜２００℃でＴｉ層を形成し、
前記第２の配線層形成工程は、前記Ｔｉ層形成工程とほぼ同じ温度で前記第２の配線を形成する
付記１２記載の半導体装置の製造方法。（１１）
（付記１４） 前記バリア層形成工程は、前記層間絶縁膜及び第１の配線の表面を加熱し、該表面温度が５０〜２００℃のときにＴｉＮ層の堆積を開始し、該ＴｉＮ層の堆積終了時には、該ＴｉＮ層表面の温度が４００〜６００℃となるように温度制御しつつ、少なくとも前記ビアホールの底面に露出した前記第１の配線の表面にＴｉＮ層を堆積する付記９乃至１３のいずれかに記載の半導体装置の製造方法。（１２）
（付記１５） 絶縁表面上に、高融点金属を主成分として含む第１の配線を形成する工程と、
前記第１の配線を覆う層間絶縁膜を形成し、前記第１の配線の表面のうち所定の領域が露出するように前記層間絶縁膜にビアホールを形成するビアホール形成工程と、
少なくとも前記ビアホールの底面に露出した前記第１の配線の表面に、Ｔｉ層を形成する工程と、
少なくとも前記Ｔｉ層表面に、ＴｉＮからなるバリア層を形成するバリア層形成工程と、
前記層間絶縁膜及び前記バリア層の上に、Ａｌを主成分として含む第２の配線層を形成する第２の配線層形成工程と
を含む半導体装置の製造方法。（１３）
（付記１６） さらに、ビアホール形成工程の後に、Ａｒを用いたスパッタエッチングにより、前記ビアホール底面に露出した前記第１の配線の表面及び前記層間絶縁膜の表面を３０〜５０ｎｍエッチングする工程を含む付記９乃至１５記載の半導体装置の製造方法。（１４）
（付記１７） さらに、前記第２の配線層の表面に、反応ガスとしてＡｒとＮ２ を含む混合ガスを用い、混合ガスの流量に対するＮ２ ガスの流量比が４０〜６０％の条件でリアクティブスパッタリングによりＴｉＮ層を形成する工程を含む
付記９乃至１６記載の半導体装置の製造方法。（１５）
（付記１８） さらに、前記第２の配線層を部分的にエッチングして所定のパターンの第２の配線を形成する工程と、
前記第２の配線を覆うように、４００℃以下の温度でパッシベーション膜を形成する工程を含む付記９乃至１７記載の半導体装置の製造方法。（１６）
【００５９】
【発明の効果】
以上説明したように、本発明によれば、高融点金属を用いた下層配線と、その上に形成される上層配線との接触抵抗の増加を抑制することができ、半導体装置の信頼性及び性能の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例による多層配線形成方法を説明するための多層配線構造の断面図である。
【図２】本発明の実施例による多層配線形成方法を説明するための多層配線構造の断面図である。
【図３】図１（Ｄ）に示す多層配線構造基板を加熱したときの、層間絶縁膜からのデガス量の時間変化を示すグラフである。
【図４】ＴｉＮ層上に連続してＡｌ合金層を形成した場合、ＴｉＮ層を一旦大気にさらした後Ａｌ合金層を形成した場合、またはＴｉ／ＴｉＮ積層構造上にＡｌ合金層を形成した場合に、積層配線に通電したときの、抵抗の時間変化を示すグラフである。
【図５】本発明の実施例で使用したデガス処理装置の概略断面図、及びこのデガス処理装置を使用して基板を加熱した場合の基板の温度変化を示すグラフである。
【図６】ＴｉＮ層上に形成したＡｌ合金層の陥没の様子を示すための積層構造の断面図である。
【図７】ＴｉＮ層の酸化表面上に比較的高温でＡｌ合金層を形成した場合の多層配線構造の断面図である。
【図８】本発明の他の実施例による多層配線構造の断面図、及びこの多層配線構造が形成された基板を熱処理した場合の上層配線層のシート抵抗の時間変化を示すグラフである。
【図９】従来例による多層配線構造の断面図である。
【符号の説明】
１ シリコン基板
２ ＢＰＳＧ膜
３ Ｔｉ層
４ ＴｉＮ層
５ Ｗ層
６ 層間絶縁膜
７ ＴｉＮ層
８ ＴｉＮ酸化表面層
９ Ａｌ合金層
１０ ＰＳＧ膜
１１ ＳｉＮ膜
１２ 陥没部
１３ Ｔｉ層
１４ 反射防止用ＴｉＮ層
２０ 処理容器
２１ 処理基板
２２ ガス導入配管
２３ ヒータ
２４ サセプタ
２５ ガス排気用配管
５０ シリコン基板
５１ ＢＰＳＧ膜
５２ Ｔｉ層
５３ ＴｉＮ層
５４ Ｗ層
５５ 層間絶縁膜
５６ Ｔｉ層
５７ Ａｌ合金層
Claims (10)
- 絶縁表面上に、高融点金属を主成分として含む第１の配線を形成する工程と、
前記第１の配線を覆う層間絶縁膜を形成し、前記第１の配線の表面のうち所定の領域が露出するように前記層間絶縁膜にビアホールを形成するビアホール形成工程と、
少なくとも前記ビアホールの底面に露出した前記第１の配線の表面に、前記第１の配線の主成分である高融点金属及びＡｌの双方と異なり、かつ双方と反応しにくい材料からなるバリア層を形成するバリア層形成工程と、
前記バリア層表面を酸化し、酸化表面層を形成するバリア層表面酸化工程と、
前記層間絶縁膜及び前記酸化表面層の上にＡｌを主成分として含む第２の配線層を形成する第２の配線層形成工程と
を含み、前記バリア層形成工程は、前記層間絶縁膜及び第１の配線の表面を加熱し、該表面温度が５０〜２００℃のときにＴｉＮ層の堆積を開始し、該ＴｉＮ層の堆積終了時には、該ＴｉＮ層表面の温度が４００〜６００℃となるように温度制御しつつ、少なくとも前記ビアホールの底面に露出した前記第１の配線の表面にＴｉＮ層を堆積する工程を含む半導体装置の製造方法。 - 絶縁表面上に、高融点金属を主成分として含む第１の配線を形成する工程と、
前記第１の配線を覆う層間絶縁膜を形成し、前記第１の配線の表面のうち所定の領域が露出するように前記層間絶縁膜にビアホールを形成するビアホール形成工程と、
Ａｒを用いたスパッタエッチングにより、前記ビアホール底面に露出した前記第１の配線の表面及び前記層間絶縁膜の表面を３０〜５０ｎｍエッチングする工程と、
少なくとも前記ビアホールの底面に露出した前記第１の配線の表面に、前記第１の配線の主成分である高融点金属及びＡｌの双方と異なり、かつ双方と反応しにくい材料からなるバリア層を形成するバリア層形成工程と、
前記バリア層表面を酸化し、酸化表面層を形成するバリア層表面酸化工程と、
前記層間絶縁膜及び前記酸化表面層の上にＡｌを主成分として含む第２の配線層を形成する第２の配線層形成工程と
を含む半導体装置の製造方法。 - さらに、前記第２の配線層を部分的にエッチングして所定のパターンの第２の配線を形成する工程と、
前記第２の配線を覆うように、４００℃以下の温度でパッシベーション膜を形成する工程と
を含む請求項１または２に記載の半導体装置の製造方法。 - さらに、前記バリア層表面酸化工程の後、前記第２の配線層形成工程前に、少なくとも前記バリア層を２５０〜５００℃の温度に加熱しバリア層表面に吸着したガスを放出するデガス工程を含む請求項１〜３のいずれかに記載の半導体装置の製造方法。
- 絶縁表面上に、高融点金属を主成分として含む第１の配線を形成する工程と、
前記第１の配線を覆う層間絶縁膜を形成し、前記第１の配線の表面のうち所定の領域が露出するように前記層間絶縁膜にビアホールを形成するビアホール形成工程と、
Ａｒを用いたスパッタエッチングにより、前記ビアホール底面に露出した前記第１の配線の表面及び前記層間絶縁膜の表面を３０〜５０ｎｍエッチングする工程と、
少なくとも前記ビアホールの底面に露出した前記第１の配線の表面に、Ｔｉ層を形成する工程と、
少なくとも前記Ｔｉ層表面に、ＴｉＮからなるバリア層を形成するバリア層形成工程と、
前記層間絶縁膜及び前記バリア層の上に、Ａｌを主成分として含む第２の配線層を形成する第２の配線層形成工程と
を含む半導体装置の製造方法。 - さらに、前記第２の配線層を部分的にエッチングして所定のパターンの第２の配線を形成する工程と、
前記第２の配線を覆うように、４００℃以下の温度でパッシベーション膜を形成する工程と
を含む請求項５に記載の半導体装置の製造方法。 - 絶縁表面上に、高融点金属を主成分として含む第１の配線を形成する工程と、
前記第１の配線を覆う層間絶縁膜を形成し、前記第１の配線の表面のうち所定の領域が露出するように前記層間絶縁膜にビアホールを形成するビアホール形成工程と、
少なくとも前記ビアホールの底面に露出した前記第１の配線の表面に、ＴｉＮからなるバリア層を形成するバリア層形成工程と、
少なくとも前記バリア層表面に、Ｔｉ層を形成するＴｉ層形成工程と、
前記層間絶縁膜及び前記Ｔｉ層の上に、Ａｌを主成分として含み、Ｔｉ濃度が０．１％以下である第２の配線層を形成する第２の配線層形成工程と
を含み、前記バリア層形成工程は、前記層間絶縁膜及び第１の配線の表面を加熱し、該表面温度が５０〜２００℃のときにＴｉＮ層の堆積を開始し、該ＴｉＮ層の堆積終了時には、該ＴｉＮ層表面の温度が４００〜６００℃となるように温度制御しつつ、少なくとも前記ビアホールの底面に露出した前記第１の配線の表面にＴｉＮ層を堆積する工程を含む半導体装置の製造方法。 - 絶縁表面上に、高融点金属を主成分として含む第１の配線を形成する工程と、
前記第１の配線を覆う層間絶縁膜を形成し、前記第１の配線の表面のうち所定の領域が露出するように前記層間絶縁膜にビアホールを形成するビアホール形成工程と、
Ａｒを用いたスパッタエッチングにより、前記ビアホール底面に露出した前記第１の配線の表面及び前記層間絶縁膜の表面を３０〜５０ｎｍエッチングする工程と、
少なくとも前記ビアホールの底面に露出した前記第１の配線の表面に、ＴｉＮからなるバリア層を形成するバリア層形成工程と、
少なくとも前記バリア層表面に、Ｔｉ層を形成するＴｉ層形成工程と、
前記層間絶縁膜及び前記Ｔｉ層の上に、Ａｌを主成分として含み、Ｔｉ濃度が０．１％以下である第２の配線層を形成する第２の配線層形成工程と
を含む半導体装置の製造方法。 - さらに、前記第２の配線層を部分的にエッチングして所定のパターンの第２の配線を形成する工程と、
前記第２の配線を覆うように、４００℃以下の温度でパッシベーション膜を形成する工程と
を含む請求項８に記載の半導体装置の製造方法。 - 前記Ｔｉ層形成工程は、前記第１の配線の表面温度が５０〜２００℃でＴｉ層を形成し、
前記第２の配線層形成工程は、前記Ｔｉ層形成工程とほぼ同じ温度で前記第２の配線を形成する請求項８または９に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20703194A JP3599199B2 (ja) | 1994-08-31 | 1994-08-31 | 多層配線を有する半導体装置の製造方法 |
| US08/502,894 US5847459A (en) | 1994-08-31 | 1995-07-17 | Multi-level wiring using refractory metal |
| KR1019950021317A KR100211627B1 (ko) | 1994-08-31 | 1995-07-20 | 다층배선을 가지는 반도체장치 및 그 제조방법 |
| US09/159,601 US6204167B1 (en) | 1994-08-31 | 1998-09-24 | Method of making a multi-level interconnect having a refractory metal wire and a degassed oxidized, TiN barrier layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20703194A JP3599199B2 (ja) | 1994-08-31 | 1994-08-31 | 多層配線を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878520A JPH0878520A (ja) | 1996-03-22 |
| JP3599199B2 true JP3599199B2 (ja) | 2004-12-08 |
Family
ID=16533063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20703194A Expired - Lifetime JP3599199B2 (ja) | 1994-08-31 | 1994-08-31 | 多層配線を有する半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5847459A (ja) |
| JP (1) | JP3599199B2 (ja) |
| KR (1) | KR100211627B1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2747511B1 (fr) * | 1996-04-10 | 1998-09-04 | Sgs Thomson Microelectronics | Interconnexions multicouches a faible capacite parasite laterale |
| US6005277A (en) * | 1996-07-15 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | ARC layer enhancement for reducing metal loss during via etch |
| KR100235959B1 (ko) * | 1996-10-22 | 1999-12-15 | 김영환 | 반도체소자의 금속배선 제조방법 |
| US7943505B2 (en) * | 1997-03-14 | 2011-05-17 | Micron Technology, Inc. | Advanced VLSI metallization |
| US6395629B1 (en) * | 1997-04-16 | 2002-05-28 | Stmicroelectronics, Inc. | Interconnect method and structure for semiconductor devices |
| US6188097B1 (en) | 1997-07-02 | 2001-02-13 | Micron Technology, Inc. | Rough electrode (high surface area) from Ti and TiN |
| US6054768A (en) * | 1997-10-02 | 2000-04-25 | Micron Technology, Inc. | Metal fill by treatment of mobility layers |
| JP3221381B2 (ja) | 1997-11-21 | 2001-10-22 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6034420A (en) * | 1997-12-18 | 2000-03-07 | Advanced Micro Devices, Inc. | Electromigration resistant patterned metal layer gap filled with HSQ |
| KR100279300B1 (ko) * | 1998-05-11 | 2001-02-01 | 윤종용 | 금속 배선 연결 방법 |
| JP2000349255A (ja) * | 1999-06-03 | 2000-12-15 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| US6413858B1 (en) | 1999-08-27 | 2002-07-02 | Micron Technology, Inc. | Barrier and electroplating seed layer |
| JP2001274143A (ja) * | 2000-03-28 | 2001-10-05 | Tdk Corp | ドライエッチング方法、微細加工方法及びドライエッチング用マスク |
| US7038320B1 (en) * | 2001-02-20 | 2006-05-02 | Advanced Micro Devices, Inc. | Single damascene integration scheme for preventing copper contamination of dielectric layer |
| US6426293B1 (en) * | 2001-06-01 | 2002-07-30 | Advanced Micro Devices, Inc. | Minimizing resistance and electromigration of interconnect by adjusting anneal temperature and amount of seed layer dopant |
| US20040203230A1 (en) * | 2002-01-31 | 2004-10-14 | Tetsuo Usami | Semiconductor device having multilayered conductive layers |
| US6777328B2 (en) * | 2002-01-31 | 2004-08-17 | Oki Electric Industry Co., Ltd. | Method of forming multilayered conductive layers for semiconductor device |
| US6800494B1 (en) * | 2002-05-17 | 2004-10-05 | Advanced Micro Devices, Inc. | Method and apparatus for controlling copper barrier/seed deposition processes |
| KR100543458B1 (ko) | 2003-06-03 | 2006-01-20 | 삼성전자주식회사 | 반도체 장치의 도전성 구조체 형성 방법 |
| JP2005244178A (ja) * | 2004-01-26 | 2005-09-08 | Toshiba Corp | 半導体装置の製造方法 |
| US7462560B2 (en) * | 2005-08-11 | 2008-12-09 | United Microelectronics Corp. | Process of physical vapor depositing mirror layer with improved reflectivity |
| KR100835442B1 (ko) | 2006-12-21 | 2008-06-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패드 구조 및 그 제조 방법 |
| JP2010219130A (ja) * | 2009-03-13 | 2010-09-30 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| KR101550526B1 (ko) * | 2014-02-21 | 2015-09-04 | 에스티에스반도체통신 주식회사 | 클러스터형 반도체 제조장치 및 이를 이용한 반도체 소자 제조방법 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4566026A (en) * | 1984-04-25 | 1986-01-21 | Honeywell Inc. | Integrated circuit bimetal layer |
| JPS61133646A (ja) * | 1984-12-03 | 1986-06-20 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62118525A (ja) * | 1985-11-19 | 1987-05-29 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS62213159A (ja) * | 1986-03-13 | 1987-09-19 | Matsushita Electronics Corp | 半導体装置の電極配線層 |
| US5055908A (en) * | 1987-07-27 | 1991-10-08 | Texas Instruments Incorporated | Semiconductor circuit having metallization with TiW |
| JPH0719841B2 (ja) * | 1987-10-02 | 1995-03-06 | 株式会社東芝 | 半導体装置 |
| JP2537413B2 (ja) * | 1989-03-14 | 1996-09-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| JP2660359B2 (ja) * | 1991-01-30 | 1997-10-08 | 三菱電機株式会社 | 半導体装置 |
| US5278448A (en) * | 1991-03-19 | 1994-01-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2533414B2 (ja) * | 1991-04-09 | 1996-09-11 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
| JP2655213B2 (ja) * | 1991-10-14 | 1997-09-17 | 三菱電機株式会社 | 半導体装置の配線接続構造およびその製造方法 |
| JP2924450B2 (ja) * | 1992-05-22 | 1999-07-26 | 日本電気株式会社 | 半導体装置 |
| JP2861629B2 (ja) * | 1992-05-27 | 1999-02-24 | 日本電気株式会社 | 半導体装置 |
| US5378660A (en) * | 1993-02-12 | 1995-01-03 | Applied Materials, Inc. | Barrier layers and aluminum contacts |
| US5416045A (en) * | 1993-02-18 | 1995-05-16 | Micron Technology, Inc. | Method for chemical vapor depositing a titanium nitride layer on a semiconductor wafer and method of annealing tin films |
| JP3045928B2 (ja) * | 1994-06-28 | 2000-05-29 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| US5385868A (en) * | 1994-07-05 | 1995-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Upward plug process for metal via holes |
| US5686761A (en) * | 1995-06-06 | 1997-11-11 | Advanced Micro Devices, Inc. | Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology |
-
1994
- 1994-08-31 JP JP20703194A patent/JP3599199B2/ja not_active Expired - Lifetime
-
1995
- 1995-07-17 US US08/502,894 patent/US5847459A/en not_active Expired - Lifetime
- 1995-07-20 KR KR1019950021317A patent/KR100211627B1/ko not_active IP Right Cessation
-
1998
- 1998-09-24 US US09/159,601 patent/US6204167B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100211627B1 (ko) | 1999-08-02 |
| JPH0878520A (ja) | 1996-03-22 |
| US6204167B1 (en) | 2001-03-20 |
| US5847459A (en) | 1998-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3599199B2 (ja) | 多層配線を有する半導体装置の製造方法 | |
| KR960010056B1 (ko) | 반도체장치 및 그 제조 방법 | |
| US4988423A (en) | Method for fabricating interconnection structure | |
| KR100319588B1 (ko) | 배선구조의 형성방법 | |
| KR0175030B1 (ko) | 반도체 소자의 고내열 금속 배선 구조 및 그 형성 방법 | |
| JPH04259242A (ja) | 半導体装置の製造方法 | |
| US7939421B2 (en) | Method for fabricating integrated circuit structures | |
| JPH10242139A (ja) | 半導体装置の製造方法 | |
| US20030020165A1 (en) | Semiconductor device, and method for manufacturing the same | |
| TW444245B (en) | Process for fabricating semiconductor device improved in step coverage without sacrifice of reliability of lower aluminum line | |
| US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
| JPH10303144A (ja) | 半導体装置のシリサイド層形成方法 | |
| US7642655B2 (en) | Semiconductor device and method of manufacture thereof | |
| US6096645A (en) | Method of making IC devices having stable CVD titanium nitride films | |
| JP2555949B2 (ja) | 半導体装置の製造方法 | |
| KR20040009789A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100283480B1 (ko) | 반도체 디바이스용 금속 배선 및 그 제조 방법 | |
| US20080157372A1 (en) | Metal Line of Semiconductor Device and Manufacturing Method Thereof | |
| KR20020055179A (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| US7601633B2 (en) | Semiconductor device and method for fabricating the same | |
| JPH04350938A (ja) | 半導体装置の製造方法 | |
| JP2004288763A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH1174353A (ja) | 半導体装置およびその製造方法 | |
| JPH0669203A (ja) | 半導体素子の製造方法 | |
| JPH05218030A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040311 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040909 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |