DE69319993T2 - Methode zur Herstellung eines Metallkontaktes - Google Patents

Methode zur Herstellung eines Metallkontaktes

Info

Publication number
DE69319993T2
DE69319993T2 DE69319993T DE69319993T DE69319993T2 DE 69319993 T2 DE69319993 T2 DE 69319993T2 DE 69319993 T DE69319993 T DE 69319993T DE 69319993 T DE69319993 T DE 69319993T DE 69319993 T2 DE69319993 T2 DE 69319993T2
Authority
DE
Germany
Prior art keywords
layer
aluminum
temperature
opening
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69319993T
Other languages
English (en)
Other versions
DE69319993D1 (de
Inventor
De-Dui Dallas County Texas 75081 Liao
Robert B. Collin County Texas 75093 Macnaughton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Application granted granted Critical
Publication of DE69319993D1 publication Critical patent/DE69319993D1/de
Publication of DE69319993T2 publication Critical patent/DE69319993T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die vorliegende Erfindung betrifft generell integrierte Halbleiterschaltungen und insbesondere ein Verfahren zur Abscheidung von Metallschichten in integrierten Schaltungen, um so einen besseren Kontakt zwischen Ebenen zu erzeugen.
  • In integrierten Halbleiterschaltungen ist die Erzeugung von Metallverbindungsschichten wichtig für den ordnungsgemäßen Betrieb dieser Bauelemente. Metallverbindungssignalleitungen sorgen über Durchkontaktierungen bzw. Durchgangslöcher in einer isolierenden Schicht für eine Verbindung mit tieferen Leitschichten der integrierten Schaltung. Für einen bestmöglichen Betrieb des Bauelements sollte das Metall, das zur Bildung der Verbindungsschicht verwendet wird, die Durchkontaktierung vollständig ausfüllen.
  • Wegen seiner physikalischen Eigenschaften ist Aluminium besonders geeignet zur Herstellung von Metallverbindungsleitungen in integrierten Schaltungen. Jedoch führt das Sputter- bzw. Zerstäubungsverfahren, das verwendet wird, um auf eine integrierte Schaltung dünne Filmschichten aus Aluminium aufzubringen, im allgemeinen zu einer keineswegs idealen Füllung der Durchkontaktierungen. Große Aluminiumkörner haben die Neigung, sich auf der Oberfläche der isolierenden Schicht zu bilden. Diejenigen Körner, die sich an den Rändern der Durchkontaktierung bilden, neigen dazu, diese zu versperren, bevor das Aluminium eine Chance hat, die Durchkontaktierung vollständig zu füllen. Dies führt zu Hohlräumen und ungleichmäßigen Strukturen innerhalb der Durchkontaktierung.
  • Dieses Problem ist besonders akut, wenn IC-Bauelemente mit kleineren Abmessungen hergestellt werden. Die in diesen Bauelementen verwendeten Kontakte neigen dazu, ein größeres Seitenverhältnis (Verhältnis Höhe zu Breite) aufzuweisen als Bauelemente mit größeren Abmessungen, was das Problem der Aluminiumfüllung verschlimmert.
  • Die ungleichmäßige Stärke der sich in die Durchkontaktierung erstreckenden Aluminiumschicht, die durch das gerade beschriebene Stufenabdeckungsproblem hervorgerufen wird, hat einen nachteiligen Einfluß auf die Funktionalität des Bauelements. Falls die Hohlräume in der Durchkontaktierung groß genug sind, kann der Kontaktwiderstand erheblich größer sein als es gewünscht ist. Außerdem werden die dünneren Bereiche der Aluminiumschicht dem wohlbekannten Elektromigrationsproblem unterliegen. Dies kann schließlich zu offenen Stromkreisen an den Kontakten und zu einem Ausfall des Bauelements führen.
  • Man hat viele Lösungsansätze angewendet, um zu versuchen, einen guten Metallkontakt zu tiefer liegenden Verbindungsebenen sicherzustellen. Beispielsweise wurden hochschmelzende Metallschichten in Verbindung mit der Aluminiumverbindungsschicht verwendet, um die elektrische Leitung durch eine Durchkontaktierung zu verbessern. Schräg verlaufende Durchkontaktierungsseitenwände wurden verwendet, um die Metallfüllung in der Durchkontaktierung zu verbessern. Die Verwendung von schräg verlaufenden Seitenwänden wird mit abnehmender Bauelementgröße immer weniger üblich, weil die schrägen Seitenwände auf einem Chip zu viel Fläche verbrauchen.
  • Sogar mit diesen Techniken wird das Problem der vollständigen Füllung einer Durchkontaktierung mit Aluminium nicht behoben. Teilweise ist dies deshalb so, weil Aluminium bei einer Temperatur abgelagert wird, die dazu neigt, ziemlich große Korngrößen zu begünstigen. Hohlräume und andere Unregelmäßigkeiten innerhalb des Kontaktes bei aktuellen Technologien stellen auch weiterhin ein Problem dar.
  • Ein Verfahren, das vorgeschlagen worden ist, um das Durchkontaktierungsfüllproblem zu beheben, besteht darin, die Aluminiumverbindungsschichten bei einer Temperatur zwischen 500ºC und 550ºC abzuscheiden. Bei diesen Temperaturen ist die Liquidität des Aluminiums erhöht, was es diesem ermöglicht, in die Durchkontaktierungen hineinzufließen und diese auszufüllen. Dieses Verfahren wird beispielsweise in DEVELOPMENT OF A PLANARIZED Al-Si CONTACT FILLING TECHNOLOGY, H. Ono et. al., Juni 1990, VMIC Conference Proceedings, Seiten 76-82, beschrieben. Diese Druckschrift lehrt, daß Temperaturen unterhalb von 500ºC und oberhalb von 550ºC in einer schlechteren Metallfüllung von Durchkontaktierungen resultieren. Man glaubt, daß die Verwendung eines solchen Verfahrens trotzdem unter Nachteilen leidet, die durch größere Korngrößen hervorgerufen werden.
  • Ein anderes Verfahren zur verbesserten Metallkontaktstufenabdeckung wird in US- Patent 5,108,951 mit dem Titel METHOD FOR FORMING A METAL CONTACT beschrieben, das für Chen et al. erteilt wurde. Dieses Patent beschreibt ein Verfahren zur Abscheidung von Aluminium bei geringen Abscheidungsraten innerhalb eines spezifizierten Temperaturbereichs. Die Temperatur wird über eine Temperaturrampe von einer Temperatur unterhalb von etwa 350ºC heraufgefahren, während zugleich Aluminium abgeschieden wird. Die Lehre dieses Patentes sorgt für eine Abscheidung des Großteils der Stärke der Aluminiumschicht bei einer Temperatur zwischen etwa 400ºC - 500ºC bei vergleichsweise niedrigen Abscheidungsraten.
  • Die Lehre des Chen-Patents sorgt flir eine verbesserte Stufenabdeckungsabscheidung für Aluiniumkontakte. Das beschriebene Verfahren leidet dennoch an einer zufälligen Hohlraumbildung, von der man glaubt, daß diese durch vergleichsweise große Korngrößen, die bei den beschriebenen Temperaturen abgeschieden werden, oder durch eine anfängliche Schichtkeimbildung hervorgerufen wird.
  • EP-A-0499241 (entsprechend dem Oberbegriff von Patentanspruch 1) offenbart ein Verfahren zur Bildung einer Aluminiumschicht, bei der Aluminium auf einer integrierten Schaltung abgeschieden wird, während die Temperatur der integrierten Schaltung unter 150ºC gehalten wird, und zwar mit einer Abscheidungsrate von 16 nm s&supmin;¹. Die Temperatur der integrierten Schaltung wird dann auf 500-550ºC erhöht und das Aluminium mit einer Rate von 2-4 nm s&supmin;¹ abgeschieden. Dann wird ein dritter Abscheidungsschritt ausgeführt, wobei die integrierte Schaltung auf der Temperatur von 500-550ºC gehalten wird und der dritte Abscheidungsschritt mit einer Abscheidungsrate von 25 nm s&supmin;¹ ausgeführt wird.
  • Es wäre wünschenswert, ein Verfahren zur Abscheidung von Aluminiumdünnschichten auf einer integrierten Schaltung zu schaffen, um so die Bedeckung in Durchkontaktierungen zu verbessern. Es ist außerdem wünschenswert, daß ein solches Verfahren kompatibel zu aktuellen Standard-Prozeßabläufen ist.
  • Gemäß der vorliegenden Erfmdung wird ein Verfahren zur Bildung einer Kontaktstruktur auf einem Halbleiterbauelement geschaffen, welches Verfahren die Schritte umfaßt: eine isolierende Schicht wird auf dem Halbleiterbauelement gebildet; eine Öffnung durch die isolierende Schicht wird zum Halbleiterbauelement hin ausgebildet; bei einer ersten Temperatur und einer ersten, größeren Abscheidungsrate wird eine erste Aluminiumschicht über die isolierende Schicht gesputtert, so daß diese sich in die Öffnung hinein erstreckt; und auf die erste Schicht wird bei einer Temperatur oberhalb der ersten Temperatur und mit einer Abscheidungsrate, die etwas geringer ist als die erste Abscheidungsrate, eine zweite Aluminiumschicht gesputtert, dadurch gekennzeichnet, daß die erste Temperatur in etwa bei Raumtemperatur oder darunter liegt, wodurch die erste Schicht von kleiner Korngröße ist; und daß die zweite Aluminiumschicht die Öffnung vollständig ausfüllt und für eine in etwa ebene Oberfläche der Kontaktstruktur sorgt, wobei das Aluminium der zweiten Schicht in die kleinen Körner der ersten Schicht Keime ausbildet, um Hohlräume zu verringern.
  • Somit wird gemäß Patentanspruch 1 ein Verfahren zur Abscheidung von Aluminiumdünnschichten offenbart, um einen besseren Metallkontakt in einem integrierten Halbleiterbauelement auszubilden. Eine erste Schicht aus Aluminium wird bei einer vergleichsweise tiefen Temperatur abgeschieden, wie beispielsweise bei Raumtemperatur oder darunter, und zwar bis auf eine Stärke, die ausreicht, um eine durchgehende Schicht auszubilden. Dann wird eine zweite Aluminiumschicht bei steigender Temperatur und kleinerer Abscheidungsrate abgeschieden, um die Abscheidung der Schicht zu beenden.
  • Die neuen Erfindungsmerkmale, von denen man glaubt, daß sie charakteristisch für die Erfindung sind, werden in den beigefügten Patentansprüchen dargelegt. Die Erfindung ihrerseits ebenso wie ein bevorzugtes Ausfühningsbeispiel und weitere erfindungsgemäße Aufgaben und Vorteile wird man jedoch am besten unter Bezugnahme auf die folgende ausführliche Beschreibung eines Ausführungsbeispiels verstehen, wenn diese gemeinsam mit den beigefügten Zeichnungen gelesen wird, in denen:
  • Fig. 1-3 die Bildung eines Aluminiumkontaktes gemäß der vorliegenden Erfindung darstellen; und
  • Fig. 4 ein Diagramm ist, das bevorzugte Verfahrensbedingungen zur Bildung eines Aluminiumkontaktes darstellt.
  • Die nachfolgend beschriebenen Verfahrensschritte und Strukturen bilden keinen vollständigen Verfahrensablauf zur Herstellung integrierter Schaltungen. Die vorliegende Erfindung kann gemeinsam mit herkömmlichen, heutzutage verwendeten Herstellungsverfahren für integrierte Schaltungen ausgeführt werden und die allgemein praktizierten Verfahrensschritte werden nur insoweit mit aufgenommen, als sie für ein Verständnis der vorliegenden Erfindung notwendig sind. Die Figuren, die Querschnitte von Teilen einer integrierten Schaltung während der Herstellung darstellen, sind nicht maßstabsgetreu gezeichnet, sondern wurden stattdessen gezeichnet, um die wichtigen Merkmale der Erfindung zu erläutern.
  • In Fig. 1 wird ein integriertes Halbleiterbauelement auf einem Halbleitersubstrat 10 gebildet. Obwohl von einem Substrat 10 die Rede ist, wird dem Fachmann ersichtlich sein, daß das beschriebene Verfahren bei einem Kontakt verwendet werden kann, der auf einer beliebigen leitfähigen Unterlagenschicht gebildet wird. Somit kann das Substrat 10 mehrere Schichten aus polykristallinem Silizium und/oder Metallverbindungen umfassen, und genauso gut einen aktiven Bereich in einem monokristallinen Siliziumsubstrat darstellen.
  • Eine isolierende Schicht 12 wird über dem Substrat 10 gebildet und eine Öffnung 14 durch diese hindurch ausgebildet, wie es aus dem Stand der Technik bekannt ist. Eine Sperrschicht 16 aus Titannitrid wird passend über der isolierenden Schicht 12 und in der Öffnung 14 abgeschieden. Die Sperrschicht 16 wird vorzugsweise in einer Stärke von bis zu etwa 20-50 nm (200-500 Angström) abgeschieden.
  • In Fig. 2 wird eine Aluminiumschicht 18 über der Sperrschicht 16 gebildet. Die Aluminiumschicht 18 wird vorzugsweise mit Hilfe von bekannten Sputterverfahren und unter Einhaltung der Stärke und der Temperatur der Abscheidung innerhalb gewisser Grenzen gebildet. Vorzugsweise wird die Aluminiumschicht 18 bei Raumtemperatur oder einer tieferen Temperatur abgeschieden. Raumtemperatur (etwa 30ºC) führt zu guten Ergebnissen.
  • Es ist der Zweck der Abscheidung der Aluminiumschicht 18 bei solch einer niedrigen Temperatur, eine Aluminiumschicht zu schaffen, die eine extrem kleine Korngröße aufweist. Im Anschluß daran abgeschiedene Aluminiumschichten werden um die in der Schicht 18 gebildeten Körner herum Keime bilden bzw. kristallisieren. Durch Minimierung, der Korngröße der Aluminiumschicht 18 wird der zufällige Hohlraumbildungseffekt, der von herkömmlichen Verfahren bei höheren Temperaturen bekannt ist, reduziert oder beseitigt.
  • Die Aluminiumschicht 18 stellt eine erste Schicht dar und ergibt nicht die gesamte Stärke der Verbindungsschicht. Die Tiefe, bis auf die die Schicht 18 abgeschieden werden muß, wird von den Abmessungen der Öffnung 14 abhängen. Typische Stärken der Schicht 18 werden 50-100 nm (500-1000 Angström) betragen, wenn die Öffnung 14 eine Breite bzw. einen Durchmesser von zwischen 0,5 und 1 Mikrometer aufweist. Die Schicht 18 wird vorzugsweise bis zu einer Stärke abgeschieden, die sicherstellt, daß die Schicht 18 vollständig abgeschieden ist. Deshalb besitzt die Schicht 18 üblicherweise eine nominelle Stärke von nicht weniger als 20-30 nm (200-300 Angström).
  • Die Rate, mit der die Aluminiumschicht 18 abgeschieden wird, ist wichtig. Im allgemeinen ist die Struktur der resultierenden Schicht umso besser, je größer die Abscheidungsrate der Aluminiumschicht 18 ist. Deshalb werden Raten von mindestens 10 nm s&supmin;¹ (100 Angström/Sekunde) bevorzugt, wobei Raten von mehr als 10 nm s&supmin;¹ (100 Angström/Sekunde) zu sehr guten Ergebnissen führen. Das Verfahren kann jedoch mit Raten von etwa 50 Angström pro Sekunde und weniger ausgeführt werden.
  • In Fig. 3 wird eine zweite Aluminiumschicht 20 über der ersten Alummiumschicht 18 gebildet. Diese Schicht wird mit einer kleineren Abscheidungsrate gebildet und füllt die Öffnung 14 vollständig aus. Bei dem bevorzugten Ausführungsbeispiel wird die zweite Aluminiumschicht gebildet, indem die Temperatur der integrierten Schaltung bis auf eine Temperatur zwischen 400 und 500ºC erhöht wird und indem mit der Abscheidung des Aluminiums auf der integrierten Schaltung gleichzeitig mit der Temperaturerhöhung mit einer Rate begonnen wird, die klein genug ist, um eine Oberflächenmigration des abgeschiedenen Aluminiums zuzulassen, um tiefer liegende Bereiche in der integrierten Schaltung auszufüllen, wie in US-A-5108951 offenbart wird, die in dieser Beschreibung als Chen-Druckschrift bezeichnet wird. Solche Verfahren sorgen für eine sehr gute inhärente Stufenabdeckung. Die Kontaktöffnung 14 wird von der Aluminiumschicht 20 im wesentlichen ausgefüllt, was eine in etwa ebene obere Oberfläche ergibt.
  • Die Abscheidung der zwei Schichten trägt dazu bei, verbesserte Kontakte zu bewerkstelligen. Eine vergleichsweise rasche Abscheidung der ersten Aluminiumschicht 18 bei einer tiefen Temperatur sorgt für eine sehr kleine Korngröße auf der ersten Aluminiumschicht 18. Eine Abscheidung der Aluminiumschicht 18 unter diesen Bedingungen sorgt für eine schlechte Stufenabdeckung. Die gesamte Stufenabdeckung wird durch Abscheidung einer zweiten Aluminiumschicht 20 unter den in dem vorstehenden Absatz beschriebenen Bedingungen verbessert.
  • Das in der Chen-Druckschrift beschriebene Verfahren sorgt für eine sehr gute Stufenabdeckung, führt jedoch zu größeren Aluminiumkörnern als gewünscht. Wenn die Schicht 20 jedoch unter den vorstehend beschriebenen Bedingungen über der Schicht 18 gebildet wird, minimiert die Keimbildung des Aluminiums in der Schicht 20 auf den extrem kleinen Körnern, die in der Schicht 18 ausgebildet sind, das Wachstum der großen Körner und kann das Problem der zufälligen Hohlraumbildung reduzieren oder beseitigen, das durch das gelegentliche Wachsen eines großen Korns hervorgerufen wird.
  • Weil das Abscheidungsverfahren zur Bildung der Schicht 20 überwiegend zwischen 400ºC-500ºC durchgeführt wird, ist die Kammer, in der die Schicht 20 abgeschieden wird, vergleichsweise warm. Ein ziemlich langer Zeitraum ist erforderlich, um eine einzelne Kammer von nahe 500ºC auf Raumtemperatur wieder abzukühlen. Solche Verzögerungen beeinflussen den Durchsatz einer Fabrik nachteilig. Deshalb wird das erfindungsgemäße Verfahren vorzugsweise im Zusammenhang mit einer Sputtervorrichtung mit mehreren Kammern ausgeführt, bei der zunächst eine Schicht 18 in einer ersten Kammer bei Raumtemperatur abgeschieden wird und danach der Wafer in eine zweite Kammer zur Abscheidung der Schicht 20 überführt wird. Erwärmtes Argongas, das üblicherweise verwendet wird, um die Temperatur des Wafers während der Abscheidung zu erhöhen, wird in der ersten Kammer nicht verwendet. Jedoch kann erwärmtes Argongas in der zweiten Kammer verwendet werden, um die Temperatur des Wafers zur Abscheidung der Schicht 20 zu erhöhen. Auf diese Weise wird die zur Abscheidung der Schicht 18 verwendete Kammer niemals aufgeheizt und der Durchsatz nicht beeinträchtigt. Im allgemeinen wird die Schicht 18 viel schneller als die Schicht 20 abgeschieden werden. Es kann wünschenswert sein, daß mehrere beheizte Kammern vorhanden sind, die jeder zum Sputtern von Aluminium verwendeten Raumtemperaturkammer zugeordnet sind.
  • Fig. 4 ist ein Diagramm 22, das die Abscheidungsraten von Aluminiumschichten 18, 20 gemäß einer Ausführungsform der Erfindung darstellt. Für eine erste Kammer, die vorzugsweise auf Raumtemperatur oder darunter gehalten wird, stellt die Kurve 24 dar, daß eine vergleichsweise große Abscheidungsrate während eines kurzen Zeitintervalls verwendet wird, um die Schicht 18 zu bilden. Der Wafer, der das integrierte Halbleiterbauelement aufweist, wird dann in die zweite Kammer hinein bewegt und die Schicht 20 wird gemäß der Kurve 26 mit einer niedrigeren Rate und bei einer höheren Temperatur abgeschieden. Vorzugsweise entsprechen die Temperatur und die Abscheidungsrate in der zweiten Kammer der Lehre des oben genannten Chen-Patents. Kurve 26 gibt eine Abscheidungsrate von 4 nm s&supmin;¹ (40 Angström) pro Sekunde während eines kurzen Zeitintervalls an, gefolgt von einer Abscheidungsrate von 6 nm s&supmin;¹ (60 Angström) pro Sekunde. Andere Abscheidungsraten und Zeitintervalle, wie beispielsweise im Zusammenhang mit Fig. 4 des Chen-Patents beschrieben, können mit ebenso gutem Erfolg verwendet werden.
  • Variationen hinsichtlich der Abscheidungsraten und Zeitintervalle können verwendet werden, um die Erfindung durchzuführen, wie dem Fachmann ersichtlich sein wird. Wie vorstehend beschrieben, wird die Stärke der ersten Aluminiumschicht 18 von der Größe der Öffnung 14 abhängen. Je kleiner die Abmessungen der Öffnung 14 sind, desto dünner muß die Schicht 18 sein, damit diese die Kontaktöffnung vor der Abscheidung der Schicht 20 nicht vollständig versperrt.
  • Eine Sperrschicht 16, wie anhand von Fig. 1 beschrieben, kann wahlweise verwendet werden. Die Sperrschicht scheint die Komgrößen der abgeschiedenen Aluminiumschicht 18 etwas zu verbessern. Jedoch wird die Schicht 18 auch ohne Abscheidung einer Sperrschicht 16 mit vergleichsweise kleinen Korngrößen gebildet. In der Praxis wird das Vorliegen einer Sperrschicht 16, die aus Titannitrid oder einem anderen Material gebildet ist, im allgemeinen von der Art des Substrats 10 abhängen, das sich unter der Öffnung 14 befindet. Das Titannitrid kann als Sperrschichtmaterial verwendet werden, um zu verhindern, daß sich Aluminiumspitzen in das Substrat 10 hinein erstrecken. Falls die Oberfläche des Substrats 10 eine Verbindungsleitung aus polykristallinem Silizium oder eine metallische Verbindung ist, braucht die Sperrschicht 16 nicht notwendig sein.

Claims (9)

1. Verfahren zur Bildung einer Kontaktstruktur auf einem Halbleiterbauelement, mit den folgenden Schritten:
auf dem Halbleiterbauelement wird eine isolierende Schicht (12) gebildet;
eine Öffnung (14) wird durch die isolierende Schicht (12) zum Halbleiterbauelement ausgebildet;
bei einer ersten Temperatur und einer ersten Abscheidungsrate wird über die isolierende Schicht eine erste Aluminiumschicht (18) gesputtert, so daß diese sich in die Öffüung hinein erstreckt; und
auf die erste Schicht wird eine zweite Aluminiumschicht (20) bei einer Temperatur oberhalb der ersten Temperatur und mit einer Abscheidungsrate, die etwas kleiner ist als die erste Abscheidungsrate, gesputtert, dadurch gekennzeichnet:
daß die erste Temperatur in etwa bei Raumtemperatur oder darunter liegt, wodurch die erste Schicht von kleiner Korngröße ist; und
daß die zweite Aluminiumschicht die Öffnung (14) vollständig ausfüllt und für eine in etwa ebene obere Oberfläche der Kontaktstruktur sorgt,
wodurch das Aluminium der zweiten Schicht auf den kleinen Körnern der ersten Schicht Keime ausbildet, um Hohlräume zu verringern.
2. Verfahren nach Anspruch 1, welches den Schritt umfaßt, daß eine Sperrschicht über der isolierenden Schicht gebildet wird, die sich in die Öffnung hinein erstreckt, bevor der Schritt des Sputterns der ersten Aluminiumschicht ausgeführt wird.
3. Verfahren nach Anspruch 2, bei dem die Sperrschicht Titannitrid umfaßt.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schritt des Sputterns der zweiten Aluminiumschicht außerdem die Schritte umfaßt:
die Temperatur des Halbleiterbauelementes wird auf eine Temperatur zwischen etwa 400ºC und 500ºC erhöht; und
mit dem Sputtern von Aluminium auf die integrierte Schaltung wird gleichzeitig mit der Erhöhung der Temperatur mit einer Rate begonnen, die niedrig genug ist, um eine Oberflächenmigration des abgeschiedenen Aluminiums zur Ausfüllung der Öffnung zuzulassen.
5. Verfahren nach Anspruch 1, bei dem die erste Aluminiumschicht bis zu einer Stärke ausgebildet wird, die kleiner ist als die Stärke der Schicht, die die Öffnung versperrt.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die erste Aluminiumschicht bis auf eine Stärke von weniger als etwa 100 nm (1000 Angström) gesputtert wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Stärke der ersten Aluminiumschicht etwa 20-30 nm (200-300 Angström) beträgt.
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die erste Abscheidungsrate größer als 10 nm pro Sekunde (100 Angström pro Sekunde) ist.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der zweite Abscheidungsschritt mit einer Rate von weniger als 6 nm pro Sekunde (60 Angström pro Sekunde) realisiert wird.
DE69319993T 1992-09-22 1993-09-17 Methode zur Herstellung eines Metallkontaktes Expired - Fee Related DE69319993T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US94869092A 1992-09-22 1992-09-22

Publications (2)

Publication Number Publication Date
DE69319993D1 DE69319993D1 (de) 1998-09-03
DE69319993T2 true DE69319993T2 (de) 1998-12-10

Family

ID=25488150

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69319993T Expired - Fee Related DE69319993T2 (de) 1992-09-22 1993-09-17 Methode zur Herstellung eines Metallkontaktes

Country Status (4)

Country Link
US (1) US5374592A (de)
EP (1) EP0594300B1 (de)
JP (1) JPH06216133A (de)
DE (1) DE69319993T2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0608628A3 (de) * 1992-12-25 1995-01-18 Kawasaki Steel Co Verfahren zur Herstellung einer Halbleitervorrichtung mit Mehrlagen-Verbindungsstruktur.
JPH06314744A (ja) * 1993-04-28 1994-11-08 Fujitsu Ltd 半導体装置の製造方法
JP3401843B2 (ja) * 1993-06-21 2003-04-28 ソニー株式会社 半導体装置における多層配線の形成方法
DE4433326A1 (de) * 1994-09-19 1996-03-21 Siemens Ag Verfahren zur planarisierenden Sputterabscheidung einer aluminiumhaltigen Schicht bei der Herstellung integrierter Schaltungen
US5523259A (en) * 1994-12-05 1996-06-04 At&T Corp. Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer
KR0179827B1 (ko) * 1995-05-27 1999-04-15 문정환 반도체 소자의 배선 형성방법
US5851920A (en) * 1996-01-22 1998-12-22 Motorola, Inc. Method of fabrication of metallization system
US5677238A (en) * 1996-04-29 1997-10-14 Chartered Semiconductor Manufacturing Pte Ltd Semiconductor contact metallization
US6291336B1 (en) * 1996-05-20 2001-09-18 Taiwan Semiconductor Manufacturing Company AlCu metal deposition for robust Rc via performance
US6083823A (en) * 1996-06-28 2000-07-04 International Business Machines Corporation Metal deposition process for metal lines over topography
US5994241A (en) * 1996-07-31 1999-11-30 International Business Machines Corporation Method of forming conductive lines on a semiconductor wafer
US6309971B1 (en) 1996-08-01 2001-10-30 Cypress Semiconductor Corporation Hot metallization process
US5798568A (en) * 1996-08-26 1998-08-25 Motorola, Inc. Semiconductor component with multi-level interconnect system and method of manufacture
US6139698A (en) * 1997-02-03 2000-10-31 Applied Materials, Inc. Method and apparatus for reducing the first wafer effect
US5913146A (en) * 1997-03-18 1999-06-15 Lucent Technologies Inc. Semiconductor device having aluminum contacts or vias and method of manufacture therefor
TW460597B (en) 1997-03-27 2001-10-21 Applied Materials Inc A barrier layer structure for use in semiconductors and a method of producing an aluminum-comprising layer having a 111 crystal orientation
US6395629B1 (en) * 1997-04-16 2002-05-28 Stmicroelectronics, Inc. Interconnect method and structure for semiconductor devices
US5882399A (en) * 1997-08-23 1999-03-16 Applied Materials, Inc. Method of forming a barrier layer which enables a consistently highly oriented crystalline structure in a metallic interconnect
DE19740330A1 (de) * 1997-09-13 1999-03-25 Bosch Gmbh Robert Trägerplatte für Mikrohybridschaltungen
US6140228A (en) * 1997-11-13 2000-10-31 Cypress Semiconductor Corporation Low temperature metallization process
US6541371B1 (en) * 1999-02-08 2003-04-01 Novellus Systems, Inc. Apparatus and method for depositing superior Ta(N)/copper thin films for barrier and seed applications in semiconductor processing
US6420263B1 (en) 2000-02-28 2002-07-16 International Business Machines Corporation Method for controlling extrusions in aluminum metal lines and the device formed therefrom
US6943105B2 (en) 2002-01-18 2005-09-13 International Business Machines Corporation Soft metal conductor and method of making

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3158504A (en) * 1960-10-07 1964-11-24 Texas Instruments Inc Method of alloying an ohmic contact to a semiconductor
US3900598A (en) * 1972-03-13 1975-08-19 Motorola Inc Ohmic contacts and method of producing same
US4107726A (en) * 1977-01-03 1978-08-15 Raytheon Company Multilayer interconnected structure for semiconductor integrated circuit
JPS6047739B2 (ja) * 1977-11-17 1985-10-23 松下電器産業株式会社 半導体装置の製造方法
US4436582A (en) * 1980-10-28 1984-03-13 Saxena Arjun N Multilevel metallization process for integrated circuits
JPS57139939A (en) * 1981-02-23 1982-08-30 Seiko Instr & Electronics Ltd Semiconductor device
JPS5846641A (ja) * 1981-09-14 1983-03-18 Fujitsu Ltd 半導体装置の製造方法
US4478881A (en) * 1981-12-28 1984-10-23 Solid State Devices, Inc. Tungsten barrier contact
GB2128636B (en) * 1982-10-19 1986-01-08 Motorola Ltd Silicon-aluminium alloy metallization of semiconductor substrate
US4495221A (en) * 1982-10-26 1985-01-22 Signetics Corporation Variable rate semiconductor deposition process
DE3326142A1 (de) * 1983-07-20 1985-01-31 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminiumlegierung bestehenden aeusseren kontaktleiterbahnebene
JPS6063926A (ja) * 1983-08-31 1985-04-12 Fujitsu Ltd 半導体装置の製造方法
US4502209A (en) * 1983-08-31 1985-03-05 At&T Bell Laboratories Forming low-resistance contact to silicon
FR2563048B1 (fr) * 1984-04-13 1986-05-30 Efcis Procede de realisation de contacts d'aluminium a travers une couche isolante epaisse dans un circuit integre
JPS60227446A (ja) * 1984-04-25 1985-11-12 Mitsubishi Electric Corp 半導体装置の製造方法
US4566177A (en) * 1984-05-11 1986-01-28 Signetics Corporation Formation of electromigration resistant aluminum alloy conductors
US4661228A (en) * 1984-05-17 1987-04-28 Varian Associates, Inc. Apparatus and method for manufacturing planarized aluminum films
JPH069199B2 (ja) * 1984-07-18 1994-02-02 株式会社日立製作所 配線構造体およびその製造方法
GB2164491B (en) * 1984-09-14 1988-04-07 Stc Plc Semiconductor devices
JPS61142739A (ja) * 1984-12-17 1986-06-30 Toshiba Corp 半導体装置の製造方法
JPH0666155B2 (ja) * 1985-04-18 1994-08-24 松下電器産業株式会社 電極の形成方法
US4796081A (en) * 1986-05-02 1989-01-03 Advanced Micro Devices, Inc. Low resistance metal contact for silicon devices
US4759533A (en) * 1986-08-11 1988-07-26 Dresser Industries, Inc. Heat-insulating boards
US4721689A (en) * 1986-08-28 1988-01-26 International Business Machines Corporation Method for simultaneously forming an interconnection level and via studs
JPH0691091B2 (ja) * 1986-11-13 1994-11-14 富士通株式会社 半導体装置の製造方法
JPH081950B2 (ja) * 1986-11-21 1996-01-10 株式会社東芝 半導体装置の製造方法
JPS63136547A (ja) * 1986-11-27 1988-06-08 Matsushita Electronics Corp 半導体装置の配線形成方法
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
JPS63162854A (ja) * 1986-12-25 1988-07-06 Fujitsu Ltd 金属膜形成方法
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4988423A (en) * 1987-06-19 1991-01-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating interconnection structure
JPS6477122A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Manufacture of semiconductor device
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
JPH01160036A (ja) * 1987-12-17 1989-06-22 Oki Electric Ind Co Ltd 半導体装置
NL8800359A (nl) * 1988-02-15 1989-09-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4837183A (en) * 1988-05-02 1989-06-06 Motorola Inc. Semiconductor device metallization process
FR2634317A1 (fr) * 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
JPH0666287B2 (ja) * 1988-07-25 1994-08-24 富士通株式会社 半導体装置の製造方法
US4944961A (en) * 1988-08-05 1990-07-31 Rensselaer Polytechnic Institute Deposition of metals on stepped surfaces
JPH02137230A (ja) * 1988-11-17 1990-05-25 Nec Corp 集積回路装置
US4994162A (en) * 1989-09-29 1991-02-19 Materials Research Corporation Planarization method
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
US4975389A (en) * 1989-10-25 1990-12-04 At&T Bell Laboratories Aluminum metallization for semiconductor devices
EP0430403B1 (de) * 1989-11-30 1998-01-07 STMicroelectronics, Inc. Verfahren zum Herstellen von Zwischenschicht-Kontakten
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US5108570A (en) * 1990-03-30 1992-04-28 Applied Materials, Inc. Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer
KR920010620A (ko) * 1990-11-30 1992-06-26 원본미기재 다층 상호접속선을 위한 알루미늄 적층 접점/통로 형성방법
JPH04363024A (ja) * 1990-11-30 1992-12-15 Toshiba Corp 半導体装置の製造方法
JPH07109030B2 (ja) * 1991-02-12 1995-11-22 アプライド マテリアルズ インコーポレイテッド 半導体ウェーハ上にアルミニウム層をスパッタする方法

Also Published As

Publication number Publication date
EP0594300B1 (de) 1998-07-29
EP0594300A1 (de) 1994-04-27
DE69319993D1 (de) 1998-09-03
US5374592A (en) 1994-12-20
JPH06216133A (ja) 1994-08-05

Similar Documents

Publication Publication Date Title
DE69319993T2 (de) Methode zur Herstellung eines Metallkontaktes
DE69424847T2 (de) Herstellungsverfahren von einem Aluminiumkontakt
DE69625265T2 (de) Halbleiterstrukturen
DE69517295T2 (de) Weicher Metallleiter und Herstellungsverfahren
DE69322180T2 (de) Halbleiteranordnung mit einer Leiterschicht
DE68918773T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einer kleine Kontaktlöcher enthaltenden Leiterbahn.
DE69529775T2 (de) Verfahren zur Herstellung einer Damaszenstruktur mit einer WGe Polierstoppschicht
DE68916859T2 (de) Herstellungsverfahren für Verbindungsstrukturen auf einem Halbleiterbauelement, besonders auf einem hochintegrierten Schaltkreis.
DE102018107374B4 (de) Physikalischer Dampfabscheidungsprozess für Halbleiterverbindungsstrukturen
DE3850624T2 (de) Verfahren zum Herstellen von Halbleiterkontakten.
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE4200809C2 (de) Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE69231757T2 (de) Verfahren zur Abscheidung von einem metallischen Material für die Herstellung von integrierten Schaltungen
DE4309542C2 (de) Halbleitereinrichtung mit einer verbesserten Verdrahtungsstruktur und Verfahren zur Herstellung dieser Halbleitereinrichtung
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE69233231T2 (de) Verfahren zur Herstellung von Kontaktbohrungen für Mehrschichtschaltung von Halbleiterbauelementen
DE69031903T2 (de) Verfahren zum Herstellen von Zwischenschicht-Kontakten
DE3873903T2 (de) Verfahren, um eine elektrische verbindung auf einer silizium-halbleitervorrichtung herzustellen.
EP0269095A2 (de) Integrierte Halbleiterschaltung mit mindestens zwei aus Aluminium oder einer Aluminium-Verbindung bestehenden Metallisierungsebenen sowie Verfahren zu ihrer Herstellung
DE69327600T2 (de) Herstellungsverfahren von Submikronkontakten
DE68916166T2 (de) Herstellen von selbstjustierenden Kontakten ohne Maske.
DE69214339T2 (de) Struktur und Verfahren für die Bildung selbstjustierender Kontakte
DE68917494T2 (de) Niederschlagverfahren von Wolfram auf Silizium bei einem sich selbst begrenzenden CVD-Verfahren und somit hergestelltes Halbleiterbauelement.
DE69132190T2 (de) Verfahren zum Herstellen von gestapelten Verbindungs/kontaktlöchern aus Aluminium für Mehrschichtverbindungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee