JP2000252355A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000252355A JP2000252355A JP4754299A JP4754299A JP2000252355A JP 2000252355 A JP2000252355 A JP 2000252355A JP 4754299 A JP4754299 A JP 4754299A JP 4754299 A JP4754299 A JP 4754299A JP 2000252355 A JP2000252355 A JP 2000252355A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- aluminum
- aluminum wiring
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】層間絶縁膜であるプラズマ窒化ケイ素膜にピン
ホールを生じさせることがなく、また、第１のアルミニ
ウム配線層と第２のアルミニウム配線層の接触抵抗が低
く、かつ、歩留り良く半導体装置を製造できるようにす
る。 【解決手段】第１のアルミニウム配線層４と第２のアル
ミニウム層７との間及びプラズマ窒化ケイ素膜５上にチ
タン層８を介在させるようにした。
ホールを生じさせることがなく、また、第１のアルミニ
ウム配線層と第２のアルミニウム配線層の接触抵抗が低
く、かつ、歩留り良く半導体装置を製造できるようにす
る。 【解決手段】第１のアルミニウム配線層４と第２のアル
ミニウム層７との間及びプラズマ窒化ケイ素膜５上にチ
タン層８を介在させるようにした。
Description
【０００１】本発明は、半導体装置の製造方法に関し、
特にプラズマによる化学蒸着（Chemical Vapor Deposit
ion：ＣＶＤ）法で形成されたプラズマ窒化ケイ素膜を
層間絶縁膜として多層配線層を形成する方法に関するも
のである。
特にプラズマによる化学蒸着（Chemical Vapor Deposit
ion：ＣＶＤ）法で形成されたプラズマ窒化ケイ素膜を
層間絶縁膜として多層配線層を形成する方法に関するも
のである。
【０００２】
【従来の技術】この種、従来の多層配線層の形成方法に
つき、図２を参照して説明する。図２において、１は半
導体装置全体を示し、この半導体装置１は予め所定の拡
散工程を経た半導体基板２上に酸化ケイ素膜３を形成
し、この酸化ケイ素膜３の表面上にコンタクトホール３
ａ内を含んで第１層のアルミニウム配線層４を形成す
る。
つき、図２を参照して説明する。図２において、１は半
導体装置全体を示し、この半導体装置１は予め所定の拡
散工程を経た半導体基板２上に酸化ケイ素膜３を形成
し、この酸化ケイ素膜３の表面上にコンタクトホール３
ａ内を含んで第１層のアルミニウム配線層４を形成す
る。
【０００３】次に、上記アルミニウム配線層４上にＣＶ
Ｄ法によりプラズマ窒化ケイ素膜５を形成する。次い
で、公知のフォトリソグラフィ技術により前記第１のア
ルミニウム配線層上４のプラズマ窒化ケイ素膜５の一部
にコンタクトホール６を形成する。次に、該コンタクト
ホール６内の第１のアルミニウム配線層４を含みプラズ
マ窒化ケイ素膜５上に第２のアルミニウム配線層７を形
成する。以下、公知方法により所定の処理がなされ、プ
ラズマ窒化ケイ素膜５を層間絶縁膜とする第１のアルミ
ニウム配線層４及び第２のアルミニウム配線層７を有す
る半導体装置１が得られる。
Ｄ法によりプラズマ窒化ケイ素膜５を形成する。次い
で、公知のフォトリソグラフィ技術により前記第１のア
ルミニウム配線層上４のプラズマ窒化ケイ素膜５の一部
にコンタクトホール６を形成する。次に、該コンタクト
ホール６内の第１のアルミニウム配線層４を含みプラズ
マ窒化ケイ素膜５上に第２のアルミニウム配線層７を形
成する。以下、公知方法により所定の処理がなされ、プ
ラズマ窒化ケイ素膜５を層間絶縁膜とする第１のアルミ
ニウム配線層４及び第２のアルミニウム配線層７を有す
る半導体装置１が得られる。
【０００４】
【発明が解決しようとする課題】ところで、上記従来の
製造方法では次のような解決すべき課題があった。 （ａ）第２のアルミニウム配線層７を蒸着する際に、化
学的前処理として一般にフッ酸あるいはリン酸系のエッ
チング液によりいわゆるライトエッチングを行う。この
エッチングにより層間絶縁膜としてのプラズマ窒化ケイ
素膜５にピンホールを生じさせ、第１のアルミニウム配
線層４と第２のアルミニウム配線層７との間の短絡が発
生し易い。 （ｂ）化学的前処理をしてもアルミニウムが空気中に曝
されるので、その表面に絶縁物である酸化アルミニウム
が形成され、コンタクトホール６を介して接続される第
１のアルミニウム配線層４と第２のアルミニウム配線層
７との間のオーミック性が不安定となる。
製造方法では次のような解決すべき課題があった。 （ａ）第２のアルミニウム配線層７を蒸着する際に、化
学的前処理として一般にフッ酸あるいはリン酸系のエッ
チング液によりいわゆるライトエッチングを行う。この
エッチングにより層間絶縁膜としてのプラズマ窒化ケイ
素膜５にピンホールを生じさせ、第１のアルミニウム配
線層４と第２のアルミニウム配線層７との間の短絡が発
生し易い。 （ｂ）化学的前処理をしてもアルミニウムが空気中に曝
されるので、その表面に絶縁物である酸化アルミニウム
が形成され、コンタクトホール６を介して接続される第
１のアルミニウム配線層４と第２のアルミニウム配線層
７との間のオーミック性が不安定となる。
【０００５】
【発明の目的】本発明は上記のような課題を解決するた
めになされたもので、層間絶縁膜であるプラズマ窒化ケ
イ素膜にピンホールを生じさせることがなく、また、第
１の配線層と第２の配線層の接触抵抗が低く良好なオー
ミック接触を得ることができ、かつ、歩留まり良く安価
に製造できる半導体装置の製造方法を提供することを目
的とするものである。
めになされたもので、層間絶縁膜であるプラズマ窒化ケ
イ素膜にピンホールを生じさせることがなく、また、第
１の配線層と第２の配線層の接触抵抗が低く良好なオー
ミック接触を得ることができ、かつ、歩留まり良く安価
に製造できる半導体装置の製造方法を提供することを目
的とするものである。
【０００６】
【課題を解決するための手段】本発明の第１は、半導体
基板の主面上に酸化ケイ素膜を形成し、該酸化ケイ素膜
に窓開け後、該酸化ケイ素膜上に第１のアルミニウム配
線層を形成する工程と、この第１のアルミニウム配線層
を含み上記酸化ケイ素膜上にプラズマによる化学蒸着法
でプラズマ窒化ケイ素膜を形成する工程と、次に、該窒
化ケイ素膜にコンタクトホールを形成する工程と、この
プラズマ窒化ケイ素膜上に化学的前処理をせずに、前記
コンタクトホールを含みチタン層を形成後、次いで、ア
ルミニウムで第２のアルミニウム配線層を形成する工程
とを備えたことを特徴とするものである。また、本発明
の第２は、前記アルミニウム配線層の厚さが１〜２μ
ｍ、前記プラズマ窒化ケイ素膜の厚さが０．５〜１μ
ｍ、前記チタン層の厚さが５００±１００Å、前記第２
のアルミニウム配線層の厚さが１〜５μｍであることを
特徴とするものである。
基板の主面上に酸化ケイ素膜を形成し、該酸化ケイ素膜
に窓開け後、該酸化ケイ素膜上に第１のアルミニウム配
線層を形成する工程と、この第１のアルミニウム配線層
を含み上記酸化ケイ素膜上にプラズマによる化学蒸着法
でプラズマ窒化ケイ素膜を形成する工程と、次に、該窒
化ケイ素膜にコンタクトホールを形成する工程と、この
プラズマ窒化ケイ素膜上に化学的前処理をせずに、前記
コンタクトホールを含みチタン層を形成後、次いで、ア
ルミニウムで第２のアルミニウム配線層を形成する工程
とを備えたことを特徴とするものである。また、本発明
の第２は、前記アルミニウム配線層の厚さが１〜２μ
ｍ、前記プラズマ窒化ケイ素膜の厚さが０．５〜１μ
ｍ、前記チタン層の厚さが５００±１００Å、前記第２
のアルミニウム配線層の厚さが１〜５μｍであることを
特徴とするものである。
【０００７】
【実施例】以下に本発明の実施例を、図を参照して説明
する。図１において、半導体装置１は従来の同様に、ま
ず、予め所定の拡散工程を経た半導体基板２上に酸化ケ
イ素膜３を形成し、公知の方法によって窓開けして形成
したコンタクトホール３ａ内を含んで該酸化ケイ素膜３
の表面上に蒸着等により第１層のアルミニウム又はその
合金によりアルミニウム配線層４を形成する。
する。図１において、半導体装置１は従来の同様に、ま
ず、予め所定の拡散工程を経た半導体基板２上に酸化ケ
イ素膜３を形成し、公知の方法によって窓開けして形成
したコンタクトホール３ａ内を含んで該酸化ケイ素膜３
の表面上に蒸着等により第１層のアルミニウム又はその
合金によりアルミニウム配線層４を形成する。
【０００８】次いで、約４５０℃で１時間の熱処理によ
りＣＶＤ法によるプラズマ窒化ケイ素膜５を形成する。
次いで、公知のフォトリソグラフィ技術により前記第１
のアルミニウム配線層上４に形成したプラズマ窒化ケイ
素膜５の一部にコンタクトホール６を形成する。次に、
化学的前処理を施すことなくコンタクトホール６を含み
チタンを約５００±１００Å蒸着する。次に、チタン層
８の全面に第２のアルミニウム配線層７を形成する。
りＣＶＤ法によるプラズマ窒化ケイ素膜５を形成する。
次いで、公知のフォトリソグラフィ技術により前記第１
のアルミニウム配線層上４に形成したプラズマ窒化ケイ
素膜５の一部にコンタクトホール６を形成する。次に、
化学的前処理を施すことなくコンタクトホール６を含み
チタンを約５００±１００Å蒸着する。次に、チタン層
８の全面に第２のアルミニウム配線層７を形成する。
【０００９】その後、第２のアルミニウム配線層７を所
定のパターンにエッチングを施した後、３５０〜４００
℃で１時間の熱処理を行う。以下、公知方法により所定
の処理をなし、プラズマ窒化ケイ素膜５を層間絶縁膜と
する第１のアルミニウム配線層４及びチタン層８を有す
る第２のアルミニウム配線層７を備えた多層配線構造が
得られる。
定のパターンにエッチングを施した後、３５０〜４００
℃で１時間の熱処理を行う。以下、公知方法により所定
の処理をなし、プラズマ窒化ケイ素膜５を層間絶縁膜と
する第１のアルミニウム配線層４及びチタン層８を有す
る第２のアルミニウム配線層７を備えた多層配線構造が
得られる。
【００１０】上記のように第１のアルミニウム配線層
４、チタン層８、第２のアルミニウム層７の多層配線構
造とした場合、チタン層８がない場合に第１のアルミニ
ウム配線層４の表面に存在していた薄い酸化アルミニウ
ム層（ＡｌＯｘ）中の酸素原子が、適度な熱処理の過程
でチタンあるいはアルミニウム金属原子の電流通路中に
取り込まれ、最早高い抵抗層としては存在しなくなる。
換言すれば、チタンと第１及び第２のアルミニウム層が
熱処理により化学的に反応し、Ａｌｘ１−Ｔｉｙ−Ａｌ
ｘ２となる金属間化合物を形成し、これが良好な接続境
界部となり、良好なオーミック接触が得られることとな
る。
４、チタン層８、第２のアルミニウム層７の多層配線構
造とした場合、チタン層８がない場合に第１のアルミニ
ウム配線層４の表面に存在していた薄い酸化アルミニウ
ム層（ＡｌＯｘ）中の酸素原子が、適度な熱処理の過程
でチタンあるいはアルミニウム金属原子の電流通路中に
取り込まれ、最早高い抵抗層としては存在しなくなる。
換言すれば、チタンと第１及び第２のアルミニウム層が
熱処理により化学的に反応し、Ａｌｘ１−Ｔｉｙ−Ａｌ
ｘ２となる金属間化合物を形成し、これが良好な接続境
界部となり、良好なオーミック接触が得られることとな
る。
【発明の効果】以上説明したように本発明は、第１のア
ルミニウム配線層と第２のアルミニウム層と間のプラズ
マ窒化ケイ素膜上にチタン層を介在させるようにしたの
で、概略以下のような効果を奏する。 （ａ）層間絶縁膜としてのプラズマ窒化ケイ素膜に対
し、化学的前処理をしないのでピンホールが生じること
がない。 （ｂ）第１のアルミニウム層と第２のアルミニウム層と
の間の接触抵抗を低くし、良好なオーミック接触を得る
ことができる。 （ｃ）特殊な材料使用することなくアルミニウムとチタ
ンの２種類の金属のみであるから比較的安価に多層配線
構造が得られる。 （ｄ）プラズマ窒化ケイ素膜にピンホールが生じないの
で、第１のアルミニウム層と第２のアルミニウム層間の
短絡が生じることがなく、不良品発生率が極端に減少
し、歩留りの高い多層配線構造の半導体装置を安価に製
作することができる。
ルミニウム配線層と第２のアルミニウム層と間のプラズ
マ窒化ケイ素膜上にチタン層を介在させるようにしたの
で、概略以下のような効果を奏する。 （ａ）層間絶縁膜としてのプラズマ窒化ケイ素膜に対
し、化学的前処理をしないのでピンホールが生じること
がない。 （ｂ）第１のアルミニウム層と第２のアルミニウム層と
の間の接触抵抗を低くし、良好なオーミック接触を得る
ことができる。 （ｃ）特殊な材料使用することなくアルミニウムとチタ
ンの２種類の金属のみであるから比較的安価に多層配線
構造が得られる。 （ｄ）プラズマ窒化ケイ素膜にピンホールが生じないの
で、第１のアルミニウム層と第２のアルミニウム層間の
短絡が生じることがなく、不良品発生率が極端に減少
し、歩留りの高い多層配線構造の半導体装置を安価に製
作することができる。
【図１】本発明の方法により製造される半導体装置の断
面図である。
面図である。
【図２】従来の方法により製造される半導体装置の断面
図である。
図である。
１ 半導体装置 ２ 半導体基板 ３ 酸化ケイ素膜 ４ 第１のアルミニウム層 ５ プラズマ窒化ケイ素膜 ６ コンタクトホール ７ 第２のアルミニウム層 ８ チタン層
Claims (2)
- 【請求項１】半導体基板の主面上に酸化ケイ素膜を形成
し、該酸化ケイ素膜に窓開け後、該酸化ケイ素膜上に第
１のアルミニウム配線層を形成する工程と、 この第１のアルミニウム配線層を含み上記酸化ケイ素膜
上にプラズマによる化学蒸着法でプラズマ窒化ケイ素膜
を形成する工程と、 次に、該窒化ケイ素膜にコンタクトホールを形成する工
程と、 このプラズマ窒化ケイ素膜上に化学的前処理をせずに、
前記コンタクトホールを含みチタン層を形成後、次い
で、アルミニウムで第２のアルミニウム配線層を形成す
る工程と、 を備えたことを特徴とする半導体装置の製造方法。 - 【請求項２】前記アルミニウム配線層の厚さが１〜２μ
ｍ、前記プラズマ窒化ケイ素膜の厚さが０．５〜１μ
ｍ、前記チタン層の厚さが５００±１００Å、前記第２
のアルミニウム配線層の厚さが１〜５μｍであることを
特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4754299A JP2000252355A (ja) | 1999-02-25 | 1999-02-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4754299A JP2000252355A (ja) | 1999-02-25 | 1999-02-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252355A true JP2000252355A (ja) | 2000-09-14 |
Family
ID=12778044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4754299A Pending JP2000252355A (ja) | 1999-02-25 | 1999-02-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252355A (ja) |
-
1999
- 1999-02-25 JP JP4754299A patent/JP2000252355A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS639925A (ja) | 半導体装置の製造方法 | |
| JPS6190445A (ja) | 半導体装置 | |
| JPS63224240A (ja) | 半導体集積回路装置 | |
| JPH06302599A (ja) | 半導体装置およびその製造方法 | |
| JP2000252355A (ja) | 半導体装置の製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPH118304A (ja) | 半導体装置の製造方法 | |
| JP2674473B2 (ja) | 配線構造 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JPS5913345A (ja) | 半導体装置 | |
| JPH036045A (ja) | 半導体装置の製造方法 | |
| JPH09246378A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JP2998719B2 (ja) | 半導体装置 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH04207054A (ja) | 半導体装置の製造方法 | |
| JPH08222629A (ja) | 配線構造及び配線構造の製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPS61196554A (ja) | 半導体集積回路装置 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JP2000260863A (ja) | 半導体装置及びその製造方法 | |
| JPH05109900A (ja) | 半導体装置の製造方法 | |
| JP2001291769A (ja) | 半導体装置及びその製造方法 | |
| JPH11121903A (ja) | 多層レジスト構造及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060203 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080228 |
|
| A02 | Decision of refusal |
Effective date: 20080703 Free format text: JAPANESE INTERMEDIATE CODE: A02 |