JP2821157B2 - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP2821157B2 JP2821157B2 JP1017616A JP1761689A JP2821157B2 JP 2821157 B2 JP2821157 B2 JP 2821157B2 JP 1017616 A JP1017616 A JP 1017616A JP 1761689 A JP1761689 A JP 1761689A JP 2821157 B2 JP2821157 B2 JP 2821157B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- cvd
- wiring
- forming
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
内に導電膜を埋め込んだ高信頼性微細配線に関する。
ム オン ブイエルエスアイ テクノロジー ダイジエ
スト オブ テクニカル ペーパーズ(Symposium on V
LSI Technology Digest of Technical Papers)p.101 1
988」、「伊藤他、1988年半導体専門講習会予行集 於
蔵王(財)半導体研究振興会編p.101 1988」に記載さ
れている。従来、微細配線はスパツタ法または化学気相
成長法により形成されていた。
配線には段差被覆特性が劣るという問題があつた。すな
わち、直径が0.5μm、深さが直径と同程度以上の寸法
の微細で高アスペクト比の接続孔の内部には導電(金属
または金属化合物)材料を十分に埋め込むことができな
いという欠点があつた。また、上記従来技術のうち化学
気相成長法により形成された微細配線には下地との密着
性が十分でなく、剥離を生じたりコンタクト抵抗が増大
するという問題があつた。
の形成法が特開昭63−174319号公報に開示されている。
ンタクト抵抗の微細配線を提供することにある。
スパツタ法で、Si拡散層などの導電材料上にも、また、
SiO2などの絶縁材料の上にも良好な密着性で、しかも次
に形成する膜とも密着性,導通特性が良い50nm程度の薄
い圧縮性応力を有する導電(金属または金属化合物)膜
を形成した後、CVD法で厚い導電(金属または金属化合
物)膜を形成することにより達成される。
形成した50nm程度の薄い導電(金属または金属化合物)
膜は、下地と該導電膜との良好な密着性と低コンタクト
抵抗を実現する。該導電膜上にCVD法で形成する際に導
入する高融点金属フツ化物のガスは、スパツタ導電膜上
に形成される自然酸化膜を除去し、スパツタ導電膜上に
形成したCVD−導電膜は良好な段差被覆特性を実現す
る。またスパツタ法で形成した50nm程度の薄い導電膜
は、CVD法で厚い導電膜を形成する際の反応生成物とSi
との反応を防ぐバリア層として作用するので、従来のCV
D法のみで配線を形成する際に発生したエンクローチメ
ントやトンネリングを防止することができる。また、圧
縮性応力を有するスパツタ導電膜は引つ張り性のCVD−
導電膜を形成する際の応力を低減させる作用をする。
例の微細配線の製造工程を示す断面図である。
に5×1015cm-2のAs+をイオン打ち込みし、900℃の窒
素雰囲気中で10分間熱処理し、n+拡散層2を形成した
後、CVD法で0.5μmの膜厚の層間絶縁膜SiO23を形成
し、接続孔をドライエツチング法で開孔した試料の断面
を示す図である。
(HF:NH4F=1:20、以下1/20Bと略す)で30秒間洗浄し、
50nmのW4をDCスパツタ法で形成した。Wのスパツタ条件
は2.5kW,1mTorrとした。この状態を示したのが第1図
(b)である。
は、圧力が100mTorr、温度が390度,WF6流量が20sccm、H
2流量が1000sccmである。この状態の断面を示したのが
第1図(c)である。
り、十分低く良好であつた。また、n型Si基板を用い
て、BF2+を5×1015cm-2イオン打ち込みし、900℃の窒
素雰囲気中で10分間熱処理して形成したp+拡散層に対
するW/p+ −Siのコンタクト抵抗は45Ωであり、p+
−Siに対しては十分低い値であつた。平坦な絶縁膜Si
O2上のW層の抵抗率は7.8μΩcmと低い値であつた。
第2図(a)は本発明の一実施例による配線膜の模式図
であり、微細な接続孔の内部にも充分にWが埋め込まれ
ている。一方、従来のスパツタ法のみによるW配線で
は、第2図(b)に示すように、絶縁膜としてグラスフ
ローを行なつてコンタクト孔の開孔部を拡げたBPSG膜8
を用いているにもかかわらず、平坦な部分の膜厚に対す
る微細な接続孔の内部の最も薄い部分の膜厚の比(カバ
レジフアクタ)は0.2以下となつており、顕著な改善が
されていることがわかる。ここで、上記BPSG膜はボロン
酸化物を添加して加熱流動性を増加させたPSG(ホスホ
シリケートグラス)である。
39Ω/□であるがCVD−W膜のかわりにCVD法で形成した
Mo、あるいはAl膜を用いても良く、更にシート抵抗を低
減するためには第3図のようにAl−Cu−Si/TiN積層薄膜
6,7を形成しても、あるいはまた、TiN6を用いないでAl
−Cu−Si薄膜7のみを形成しても良い。これらの配線の
膜厚は回路設計から要求されるシート抵抗より決定され
る。
すると、密着性を示すひつかき試験の臨界荷重は50gw以
下であり、極めて剥離しやすいのに対し、本発明の実施
例では臨界荷重が500gw以上であり、密着性の良好なス
パツタWと同等の値が得られた。
スとSiとの反応を防止するバリア層としても作用する。
従来WF6のH2還元反応を適用した場合にはSiO2とSiとの
界面付近の領域にエンクローチメントやトンネリングが
存在したが、本発明によればこれらの発生はなく、良好
な界面が形成された。エンクローチメントの発生が防止
されていることは第2図(a)に示した。
タW上にCVD−Wを形成すると、スパツタWの表面に形
成されたWの自然酸化膜は、WF6ガスを流すことにより
容易に除去され、CVD−W膜はエピタキシヤル成長を
し、下地近傍では<110>に配向したスパツタW膜に近
い性質を持ち、下地から遠ざかるに従つてCVD−W膜特
有の特性となつており、CVD−Wの表面には数100Åの凹
凸が見られる。
面積に対し開孔部の面積が同等以下の所謂逆テーパーの
接続孔の場合には、接続部に空洞が形成されることがあ
るが、第4図の実施例のように開孔上部の面積が底面積
より広くなるように形成すれば厚いCVD膜を形成しても
空洞はできず、CVD−Wを十分に埋め込んで微細配線が
形成できる。
に5×1015cm-2のAs+イオンをイオン打ち込み900℃の
窒素雰囲気中で10分間熱処理し、n+拡散層2を形成し
た後、CVD法で0.5μmの膜厚の層間絶縁膜SiO23を形成
し、接続孔をドライエツチング法で開孔し、1/20B液で
処理した後、スパツタW膜4とCVD−W膜5を形成した
試料の断面を示す図である。次に、ホトレジスト9を0.
5μm塗布した。この状態を示したのが第5図(b)で
ある。
SiO23上のW膜4,5をエツチバツクして除去し、Wプラグ
を形成した。ドライエツチングは、圧力が20mTorr、電
力が50W、SF6ガスの流量が20sccmの条件で行なつた。な
お、SiO23上のW膜4,5のドライエツチングの終点検出は
S2の発光をモニターして行なつた。この状態を示したの
が第5図(c)である。
し、第5図(d)に断面構造を示した金属配線を作製し
た。
線と同程度の5Ωであり、密着性も極めて良好であつ
た。また、W/p+ −+Siのコンタクトも形成して測定
したところ、抵抗は47Ωであり、第1図に示したW配線
と同程度であり、密着性も極めて良好であつた。
てCVD−W膜を例として説明してきたが、スパツタ膜と
してTiW,Mo,W珪化物,Ti珪化物,Mo珪化物のいずれかを適
用しても、また、CVD膜としてMo,Ti珪化物のうちのいず
れかを適用しても同様の効果がある。また、Cu,TiWのCV
D法は現在開発途上にあるが、この技術が適用可能とな
ればCVD−Cu,CVD−TiWも有効であると考えられる。
造のため、高信頼性でかつ低抵抗の配線が実現できる。
すなわち、スパツタWをSi上に形成するのでW/n+ −S
iのコンタクトでコンタクト抵抗が18Ω、W/p+ −Siの
コンタクトでコンタクト抵抗が45Ωという低コンタクト
抵抗が実現できた。また、SiO2上にスパツタWを形成す
るので密着性の良好な配線が実現できる。更にスパツタ
W上にCVD−Wを形成する際にWF6ガスによりスパツタW
上の自然酸化膜は除去され、CVD−WはスパツタW上に
エピタキシヤル成長し、CVD−Wの特性を反映した8μ
Ωcm程度の低抵抗率で、しかも極めて段差被覆特性の優
れた金属薄膜が形成できる。また、従来のCVD−Wを形
成する際に問題となつたエンクローチメントやトンネリ
ングはスパツタWがバリア層として作用するので全く問
題はない。
適である。
面図、第2図は本発明の一実施例のW配線と従来のスパ
ツタW配線の段差被覆形状を比較した断面図、第3図は
本発明の一実施例のAl−Cu−Si/W配線の断面図、第4図
は本発明の一実施例を示す下地接続孔の開口形状を緩和
したW配線の断面図、第5図は本発明の一実施例のWプ
ラグAl−Cu−Si配線の製造工程を示す断面図である。 1……p型Si基板、2……n+拡散層、3……SiO2、 4……スパツタW、5……CVD−W、6……TiN、 7……Al−Cu−Si、8……BPSG。
Claims (4)
- 【請求項1】基体上に、開口部を有する絶縁膜を形成す
る工程と、 前記開口部に、スパッタリング法により第1のタングス
テン膜を形成する工程と、 前記第1のタングステン膜上に、前記開口部を充填する
ように、CVD法により第2のタングステン膜を形成し、
前記開口部を前記第1のタングステン膜及び前記第2の
タングステン膜の2層膜で埋め込むことを特徴とする配
線形成方法。 - 【請求項2】前記第2のタングステン膜を形成する際、
減量ガスとして6フッ化タングステンを用いることを特
徴とする請求項1記載の配線形成方法。 - 【請求項3】前記第1のタングステン膜及び第2のタン
グステン膜は、前記開口部から前記絶縁膜上にかけて形
成され、その後前記開口部内の前記第1のタングステン
膜及び第2のタングステン膜を残して前記絶縁膜上の第
1のタングステン膜及び第2のタングステン膜を除去す
ることを特徴とする請求項1記載の配線形成方法。 - 【請求項4】基体上に、開口部を有する絶縁膜を形成す
る工程と、 前記開口部に、スパッタリング法により第1のモリブデ
ン膜を形成する工程と、 前記第1のモリブデン膜上に、前記開口部を充填するよ
うに、CVD法により第2のモリブデン膜を形成し、前記
開口部を前記第1のモリブデン膜及び前記第2のモリブ
デン膜の2層膜で埋め込むことを特徴とする配線形成方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1017616A JP2821157B2 (ja) | 1989-01-30 | 1989-01-30 | 配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1017616A JP2821157B2 (ja) | 1989-01-30 | 1989-01-30 | 配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02199827A JPH02199827A (ja) | 1990-08-08 |
JP2821157B2 true JP2821157B2 (ja) | 1998-11-05 |
Family
ID=11948812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1017616A Expired - Lifetime JP2821157B2 (ja) | 1989-01-30 | 1989-01-30 | 配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2821157B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05347272A (ja) * | 1991-01-26 | 1993-12-27 | Sharp Corp | 半導体装置の製造方法 |
US5489552A (en) * | 1994-12-30 | 1996-02-06 | At&T Corp. | Multiple layer tungsten deposition process |
JP3115818B2 (ja) * | 1996-03-21 | 2000-12-11 | 株式会社日立製作所 | 半導体集積回路装置 |
KR100402940B1 (ko) * | 1996-11-13 | 2004-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 다중 금속층 형성 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61144872A (ja) * | 1984-12-19 | 1986-07-02 | Toshiba Corp | 半導体装置 |
US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
JPS6441240A (en) * | 1987-08-07 | 1989-02-13 | Nec Corp | Semiconductor integrated circuit device |
-
1989
- 1989-01-30 JP JP1017616A patent/JP2821157B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02199827A (ja) | 1990-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0506426B1 (en) | Integrated circuit metallization with zero contact enclosure requirements and method of making the same | |
US4538344A (en) | Method of forming electrode/wiring layer | |
US4994410A (en) | Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process | |
US4910580A (en) | Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy | |
KR940010520B1 (ko) | 반도체장치 및 그 제조방법 | |
US4926237A (en) | Device metallization, device and method | |
US7205223B2 (en) | Method of forming an interconnect structure for a semiconductor device | |
JPH08107087A (ja) | 半導体装置及びその製造方法 | |
JPH09199443A (ja) | 集積回路におけるランディングパッド構成体の製造方法 | |
US5843837A (en) | Method of contact hole burying | |
JP2821157B2 (ja) | 配線形成方法 | |
JP3252397B2 (ja) | 配線形成方法 | |
US20020043722A1 (en) | Semiconductor device and method of manufacturing the same | |
JPH07130854A (ja) | 配線構造体及びその形成方法 | |
JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
US6597042B1 (en) | Contact with germanium layer | |
JPH0758110A (ja) | 半導体装置 | |
JP3337758B2 (ja) | 半導体装置の製造方法 | |
JP3321896B2 (ja) | Al系材料形成方法、Al系配線構造、半導体装置の製造方法、及び半導体装置 | |
JP3109687B2 (ja) | 半導体装置の導電層接続構造の製造方法 | |
JPH04152631A (ja) | 半導体装置 | |
KR100575332B1 (ko) | 반도체 소자의 메탈 콘택 형성 방법 | |
KR100316030B1 (ko) | 반도체장치의알루미늄배선형성방법 | |
KR960002062B1 (ko) | 금속배선 형성 방법 | |
KR100265968B1 (ko) | 반도체장치의비아콘택형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070828 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |