KR910009557B1

KR910009557B1 - 동기신호 처리회로

Info

Publication number: KR910009557B1
Application number: KR1019880002362A
Authority: KR
Inventors: 쥰이찌 햐꾸다께
Original assignee: 미쓰비시 뎅끼 가부시끼가이샤; 시기 모리야
Priority date: 1987-03-31
Filing date: 1988-03-07
Publication date: 1991-11-21
Also published as: KR880012079A; US4859872A

Abstract

내용 없음.

Description

동기신호 처리회로

제1도는 본 발명의 제 1실시예에 의한 동기신호 처리회로의 논리적 구성을 표시한 회로도.

제2도는 종래의 동기신호 처리회로를 표시한 회로도.

제3a도는 제2도에서 도시된 회로에 있어서 입력동기신호가 1V_P-P인때의 파형도.

제3b도는 제2도에 도시된 회로에 있어서 입력동기신호가 5V_P-P인때의 파형도.

제4도는 제1도에 도시된 본 발명의 회로에 있어서 입력동기신호에 대한 윈도컴퍼레이터의 입출력특성 표시도.

제5도는 제1도의 제1실시예를 집적회로(IC)화한 경우의 제 2실시예의 회로구성 표시도.

제6도는 본 발명의 제3실시예에 의한 동기신호의 극성검출회로를 표시한 회로도.

제7도는 또 다른 종래의 동기신호의 극성검출회로를 표시한 회로도.

제8도는 제7도의 각 점의 파형 표시도.

제9도는 제6도의 제3실시예 회로의 각 점의 파형 표시도.

제10도는 동기신호 파형의 평균치에서의 전압차 표시도.

제11도는 제6도의 제4실시예에 의한 동기신호의 극성검출회로를 표시한 회로도.

제12도는 제11도의 각 입력상태에 대한 출력신호의 논리치 표시도.

* 도면의 주요부분에 대한 부호의 설명

V₁,V₂,V₃,V₄: 기준전압원 1,4,5,7,8,10 : 컴퍼레이터

100 : 전압유지회로 50 : 전압설정회로

13 : 캐패시터 9 : 논리합회로

15 : 인버터 16,17 : 논리곱회로

본 발명은 모니터 TV, 디스플레이 모니터등에 사용되는 동기신호 처리회로에 관한 것이다. 디스플레이 모니터등에 입력되는 동기신호는 다종다양한 방식이 있어 수평동기신호와 수직동기신호가 분리되어 입력되는 방식 또는 혼합된 대로 입력되는 방식의 두방식이 존재하고 또 그들의 진폭이 1.0V_P-P에서 5.0V_P-P까지 여러종류가 있고 더우기 그 극성에 대하여서도 정ㆍ부양극성의 것이 있어 이들의 조합에서 많은 것이 존재할 수 있다.

이들의 동기신호를 처리하기 위하여 디스플레이모니터에는 동기신호처리 및 극성검출회로를 설치하여 당해 회로에 있어서 파형 정형을 하여 그 출력의 진폭과 극성이 항상 일정하게 되도록 하고 있다.

제2도는 그의 종래예이다.

제2도에 있어서 13은 캐패시터, 10은 컴퍼레이터, V₁은 기준전압원, 12는 극성판정회로로서의 로우패스필터(LPF), 11은 배타적 논리합회로이다.

입력된 동기신호는 캐패시터(13)결합으로 컴퍼레이터(10)에 입력되어 당해 컴퍼레이터(10)에서 기준전압(V₁)과 비교되어 일정진폭으로 입력과 동극성인대로 컴퍼레이터에서 출력된다. 그후 출력의 일방은 배타적 논리합회로(11)에 직접입력된다. LPF(12)는 극성판정회로로서의 역활을 다하고 정극성입력이면 로우(LOW)전압, 부극성입력이면 하이(HIGH)전압을 출력한다. 따라서 배타적 논리합회로(11)의 출력에는 항상부극성과 일정진폭의 동기신호가 얻어진다.

제3a도는 정극성이며 진폭 1V_P-P, 제3b도는 부극성이며 진폭 5V_P-P에서의 각 점의 전압파형을 표시한다.

종래의 동기신호 처리회로는 이상과 같이 구성되어 있고 입력동기신호가 1.0~5.0V_P-P의 진폭으로 정ㆍ부양극성의 경우에도 출력으로서 일정의 진폭 및 일정극성의 동기신호가 얻어지지만 결점으로서 이하의 것을 들 수 있다.

① 극성판정회로 때문에 콘덴서를 필요로 하여 집적회로(IC)화가 곤란하다. 이 콘덴서는 수평 또는 수직의 주파수를 충분하게 감소시키기 위하여 1㎌이상의 것이 필요하게 되어 IC화한 경우에는 외부에 당해 콘덴서를 접속하기 위한 단자가 필요하다.

② 극성판정회로의 응답속도가 느리기 때문에 정에서 부, 또는 부에서 극성이 급격하게 변화할 경우 정상인 출력이 얻어지기까지 시간이 걸린다.

③ 무입력시에 출력이 하이가 되는가 로우가 되는가가 불안정하여 입력단자에 노이즈가 혼입한 경우에 어느것인가의 출력이 나가버린다.

본래 무입력시에는 제2도의 예를 취하면 하이전압에 고정되는 것이 바람직하다.

그 이유는 입력이 어느때에는 항상 부극성의 동기신호가 출력되어 그 로우의 타이밍시에 차단의 동기신호 처리가 능동적으로 이루어지기 때문에 무입력인 때에 하이 즉 출력이 있을때의 기준전압측(비능동측)이면 차단의 회로도 능동동작을 하므로 형편이 좋아지기 때문이다.

제8도는 극성검출회로의 또다른 종래예이다.

제8도에 있어서 C₁,C₂는 콘덴서, R₁,R₂는 저항, 4,5는 컴퍼레이터, V₅,V₆은 기준전압원이다.

다음은 동작에 대하여 설명한다.

동기신호는 콘덴서(C₁)에 의하여 용량결합으로 입력되며 그 평균 DC전압은 기준전압원(V₅) 및 저항(R₁)으로 설정된다. 이것을 컴퍼레이터(4)에 의하여 기준전압(V₅)과 비교하므로서 그 출력에는 입력과 동극성과 진폭이 일정한 동기신호를 얻게 된다.

이것을 저항(R₂), 용량(C₂)에 의한 로우패스필터로 적분하면 그 출력은 입력이 정극성이면 로우전압이 부극성이면 하이전압이 얻어진다.

이 적분된 출력을 컴퍼레이터(5)에 의하여 최적합하게 설정된 기준전압(V₆)과 비교하므로서 그 출력에는 극성검출출력이 얻어진다.

제9도에 제8도의 A, B, C, D점에서의 파형을 입력동기신호가 1V_P-P이며 정극성의 것과 5V_P-P이며 부극성의 것의 두종류에 대하여 표시하고 있다.

이상과 같이 제8도의 종래예에서도 입력동기신호가 1.0~5.0V_P-P의 진폭으로 그 극성을 검출할 수가 있지만 다음과 같은 결점이 있다.

① 수직동기신호와 같이 그 펄스의 듀티사이클이 1%이하와 같은 경우이며 또 그 진폭이 1.0V_P-P와 작은 경우에는 용량결합후의 동기신호파형의 동기 타이밍이외의 부분(제3도의 정극성 펄스의 예에서는 로우전압의 부분)과 기준전압(V₅)과의 차전압이 매우 작게되어 컴퍼레이터의 출력이 완전하게 하이 또는 로우가 되지않는 경우가 있다. 또는 그와 같은 입력시에 어떠한 노이즈가 중첩되면 본래의 기준전압(V₅)과의 차이가 유지할 수 없게 되어 이상한 극성검출신호가 출력되어 버린다.

② 무입력시 컴퍼레이터(4)의 두입력은 동일전압이 되지만 컴퍼레이터(4)의 입력 오프세트전압에 의하여 그 출력은 하이로도 로우로도 될 수 있기 때문에 극성검출출력도 동일하게 된다. 이 경우 검출출력이 인도되는 차단의 회로의 설계가 어려워지는 경우가 많다. 또 무입력시에는 노이즈에 대하여 출력이 하이, 로우를 반복하거나 이상 발진을 일으키는 일도 있어 전체의 시스템에 오동작을 야기하는 원인으로 된다.

본래 무입력시에는 무입력이라는 정보가 안정되게 얻어지는 것이 바람직하다.

본 발명은 상기와 같은 종래의 것의 문제점을 감안하고 창안된 것으로서 로우패스필터(LPF)에 의한 극성판정회로를 사용하는 일없이 각종의 동기신호입력에 대하여 일정의 동기신호출력을 얻을 수 있는 동기신호 처리회로를 얻는 것을 목적으로 하여 또한 미소한 입력신호라 할지라도 그 극성을 정확하게 검출할 수 있고 더우기 무입력시에는 그 취지의 정보를 안정되게 출력할 수 있는 동기신호의 극성 검출회로를 얻는 것을 목적으로 하고 있다.

본 발명에 의한 동기신호 처리회로는 입력전압이 두개의 기준 전압간인 때에 로우를 그 이외인때에는 하이를 출력하는 윈도컴퍼레이터를 설치하여 입력동기신호의 평균전압을 상기 두개의 기준전압의 중간치가 되도록 설정하고 또한 당해 입력동기신호를 용량결합으로 상기 윈도컴퍼레이터에 입력되도록 한 것이다.

본 발명에 있어서는 윈도컴퍼레이터를 사용하여 그 두개의 기준전압을 최적합하게 설정하도록 구성하였으므로 극성판정회로를 사용하지 않고 항상 일정한 진폭과 일정한 극성의 출력이 얻어지며 또한 무입력시에도 최적합한 출력을 얻을 수가 있다.

이하 본 발명의 제1실시예를 도면에 따라 설명한다.

제1도는 본 발명의 일실시예에 의한 동기신호 처리회로의 원리도이다.

도면에 있어서 1은 윈도컴퍼레이터, 13은 캐패시터, V₃, V₄, V₂는 제1, 제2, 제3의 기준전압원이다.

다음 동작에 대하여 설명한다.

동기신호는 캐패시터로 입력되어 그 평균 DC 전압은 V₃(제1의 기준전압)이 되도록 기준전압원(V₃)과 저항(R₃)으로 부여되며 그후 윈도컴퍼레이터(1)에 입력된다. 점선내는 두개의 컴퍼레이터(1a),(1b)와 논리합(1c)으로된 윈도컴퍼레이터이고 그 비교기준전압은 V₂와 V₄(제3, 제2의 기준전압)로 설정되어 있고 V₂＞V₄의 관계로 하여 둔다.

그러면 E점의 전압과 출력의 전압과의 관계는 제4도와 같이 V₂와 V₄와의 사이의 전압인 때에는 출력은 로우, V₂이상 또는 V₄이하에서는 출력은 하이가 된다. 더우기 V₃는 V₂와 V₄와의 중간점의 DC 전압으로 설정해 둔다. V₂-V₃=V₃-V₄=a로 한다.

이제a의 전압치를 최적합하게 설정하면 입력동기신호가 1~5V_P-P의 범위에 걸쳐서 정극성으로도 부극성으로도 출력함으로서 일정진폭의 정극성 동기신호가 얻어지는 것이 제4도에서 알 수 있다.

여기에서 a의 전압의 설정에 대하여서는 b＞a＞c를 항상 만족하도록 설정하면 된다. b의 전압의 최소치는 입력동기신호의 진폭이 1V_P-P이며 펄스 듀티비가 최대인때이며 C전압의 최대치는 입력동기신호의 진폭이 5V_P-P이며 펄스듀티비가 최대인때이다.

이제동기신호의 펄스듀티비는 수평동기신호에서 2~10% 수직동기신호에서 0.3~2%정도가 보통이다. 이상에 의하여 b의 전압은 900mV이상, c의 전압은 500mV이하가 된다. 따라서 a의 전압은 900mV＞a＞500mV를 만족하도록 선정하면 좋고 700mV가 최적합하다.

이상과 같이 윈도컴퍼레이터를 사용하여 입력신호의 평균 DC 전압(V₃)과 비교기준전압(V₂,V₄)과를 최적합에 설정하면 각종 입력동기신호에 대하여 항상 일정한 극성과 진폭의 출력이 얻어진다.

더우기 제1실시예에서 무입력시에는 로우전압의 출력이 되므로 차단의 회로를 능동적으로 동작시켜 버리는 일도 없고 또 노이즈가 포함되어 있어도 ±700mV이내이면 출력은 로우대로 있다.

더우기 극성판정회로도 필요없으므로 콘덴서도 없고 IC화도 용이하며 응답속도도 빠르다.

제5도는 본 발명의 원리에 따라서 이것을 IC화한 경우의 제2실시예이다. 제2실시예는 두개의 차동증폭기 1d,1e를 사용하여 컴퍼레이터(1a),(1b) 및 논리합회로(1c)를 구성한 것이고 이 실시예의 구성에서는 V₂, V₃, V₄의 설정은 R₁, R₂, R₃, R₄의 저항비에 의하여 용이하게 설정할 수 있다.

또한 출력은 이 제2예에서는 부극성의 동기신호로서 Vcc를 기준전압으로하여(Vcc-R₅x1)로 표시되는 전압까지 하강한다. 무신호시의 출력은 Vcc가 된다.

더우기 상기 제1실시예에서는 V₂-V₃=V₃-V₄=700mV가 되도록 설정하였지만 입력되는 동기신호의 종류에 따라서는 필히 이 관계가 되어야 할 필요는 없음이 명백하다.

또 기준전압의 절대치는 직접은 관여하지 않고 V₂, V₃, V₄의 전위차만으로 특성은 결정된다.

이와 같이 본 실시예에서는 (i) 무입력시에는 출력으로서 출력이 있을때의 기준전압측(비능동축)의 전압이 얻어지기 때문에 차단회로와의 결합이 용이하고 (ii) 무입력시에서의 내 노이즈가 강하다. (iii) 또 기준전압의 설정정밀도가 요구되지 않기 때문에 IC화가 용이하며, (iv) 응답이 빠르고, (v) 콘덴서가 필요없기 때문에 IC화가 용이하며 더우기 IC화할때의 단자수가 종래와 비교하여 적게 된다. (vi) 또 수평동기신호, 수직동기신호, 복합동기신호의 어느 것에 대하여서도 응용할 수 있다. 이 복합동기신호에 대하여서도 적용할 수 있는 이유는 복합동기신호는 수평동기신호와 수직동기신호와가 합해진 것이지만 전술한 바와 같이 수직의 듀티사이클은 수평에 비교하여 충분하게 작고 따라서 복합동기신호의 듀티사이클은 거의 수평의 그것과 동등하기 때문이다.

또한 본 발명에 의한 동기신호의 극성검출회로는 상이된 기준전압을 가진 컴퍼레이터를 두개 설치하여 용량결합으로 입력된 동기신호의 평균 DC 전압을 제1의 기준전압(V₁)에 동등하도록 설정하고 당해 평균 DC 전압이 설정된 동기신호를 상기 두개의 컴퍼레이터에 입력하고 상기 두개의 컴퍼레이터의 두개의 기준전압(V₂),(V₃)을 V₂＞V₁＞V₃가 되는 관계를 충족하고 또한 입력동기신호가 정극성인때는 그 전압이 기준전압(V₂)을 횡단하고 부극성인때는 기준전압(V₃)을 횡단하도록 설정하고 또한 전압유지회로에서 상기 두개의 컴퍼레이터 출력중 출력이 변화하는 측의 일방을 유지하여 컴퍼레이터출력이 함께 변화하지 않을 때를 당해 유지전압과 상이한 소정의 전압을 출력하도록 구성한 것이다.

본 발명에 있어서는 입력동기신호의 평균 DC 전압(V₁)이 두개의 컴퍼레이터 비교기준전압(V₂),(V₃)의 사이에 수용되고 또한 입력동기신호가 정극성인때는 그 전압이 기준전압(V₂)을 횡단하도록 부극성인때에는 기준전압(V₃)을 횡단하도록 세개의 기준전압(V₁),(V₂),(V₃)이 설정되어 있으므로 안정된 극성검출이 얻어지며 또 무입력신호의 유무에 대하여서도 검출할 수 있는 것이다.

이하 본 발명의 제3실시예를 제6도에 따라 설명한다.

제6도는 본 발명의 제3실시예에 의한 동기신호의 극성검출회로의 원리적 구성을 표시한 도면이다.

도면에 있어서 C₃는 캐패시터, 50은 제1의 기준전압원(V₁)과 저항(R₃)으로된 전압설정회로, 4,5는 제1, 제2의 컴퍼레이터, V₂, V₃는 제2, 제3의 기준전압원, 100은 제1, 제2의 다이오드(D₁),(D₂) 저항(R₄), 용량(C₄)로 된 전압유지회로이다.

동기신호는 캐패시터(C₃)로 입력되며 그 평균 DC 전압은 V₁이 되도록 기준전압원(V₁)과 저항(R₃)으로 부여된다. 더우기 그 입력은 두개의 컴퍼레이터(4),(5)에 접속되며 각 컴퍼레이터의 다른 일방의 입력에는 기준전압원(V₂),(V₃)이 접속된다.

여기서, V₂＞V₁＞V₃이며 또 V₂-V₁=V₁-V₃=a가 되도록 설정하고 또 a의 값은 후술하는 바와 같이 최적정치로 설정되어 있다.

제6도에 있어 E,F,G,H점의 각 전압파형을 1V_P-P정극성의 동기신호입력, 5V_P-P부극성의 입력신호없음(노이즈를 포함함)의 3상태로 분리하여 제7도에 표시한다. 더우기 컴퍼레이터의 출력은 로우측은 0V, 하이측은 전원전압(Vcc)로 하고 V₁, V₂, V₃, V₄는 전부 0V이상, Vcc이하이다.

다음은 동작에 대하여 설명한다.

제6도에 있어서 정극성입력의 경우에는 다이오드(D₂)는 항상 오프가 되어 다이오드(D₁)은 F점이 하이일 때에만 온하고 용량(C₄)에 대략 Vcc가 충전되며 H점의 전압은 대략 Vcc가 된다. 부극성의 입력시에는 다이오드(D₁)는 항상 오프되며 다이오드(D₂)는 C점이 로우일때에만 온하고 캐패시터(C₄)에는 대략 0V가 충전되어 H점의 전압은 대략 0V가 된다.

이것에 대하여 무입력(노이즈입력)시에는 다이오드(D₁)(D₂)와 함께 오프이며 캐패시터(C₄)에는 저항(R₄)을 통하여 기준전압(V₄)이 충전되며 H점의 전압은 V₄가 된다.

이상에서 H점의 유지전압만에 의하여 입력의 극성이 정인가 부인가 또는 무입력인가가 판정되는 것이다.

다음에 V₁, V₂, V₃의 설정전압에 대하여 기술한다. 우선 입력동기신호가 수평동기신호의 경우 그 듀티사이클비는 통상 2~10%이다. 또 수직동기신호의 경우는 0.3~2%가 통상이다.

제10도에 진폭치가 1.0V_P-P및 5.0V_P-P인때에 대하여 듀티가 0.3%, 2%, 10%에서의 동기신호파형의 평균치에서의 전압차가 표시한다.

제10도에서 알 수 있는 바와 같이 V₁, V₂, V₃의 설정은 듀티사이클비가 클때며 최적합하게 되도록 하면 된다. 즉 V₂-V₁=V₁-V₃=a로 하여 a는 0.5V 이상 0.9V 이하이면 좋고 실제로는 0.7V정도에 설정된다. 따라서 V₂를 V₁+0.7V에 V₃을 V₁-0.7V에 설정하면 그 절대치에 관계없이 정극성에서도 부극성에서도 1.0~5.0V_P-P의 동기신호를 정확하게 극성검출할 수 있다.

또 2a(=1.4V_P-P)이하의 노이즈입력에 대하여서는 안정되어 무입력이라고 판정할 수가 있다.

또 R₄, C₄의 값에 대하여서는 입력신호가 수평동기신호인가 수직동기신호인가에 대하여 그 시정수를 최적합하게 설정하면 된다.

더우기 제6도의 판정출력을 디지탈적으로 출력시킬 경우에는 제11도의 회로를 부가하면 된다.

제6도의 H점의 출력을 제11도에 표시한 바와 같이 두개의 컴퍼레이터(7),(8)에 각각 입력하고 전압원(V₇),(V₈)의 기준전압과 비교한다.

기준전압(V₇),(V₈)은 V₇＞V₄＞V₈의 관계를 충족하고 또한 정극성 입력시의 H점 출력보다 V₇은 작고 부극성 입력시의 H점 출력보다 커지도록 설정해 둔다.

그러면 정극성입력, 부극성입력, 무입력으로 제11도의 각점 I, J, K, L, M은 제12도와 같이 되어 출력 K, L, M으로 하이가 되는 단자가 그때의 입력상태를 표시하고 있는 것이 된다.

더우기 상기 제3실시예에서는 제1 및 제2의 컴퍼레이터(4,5)의 기준전압원의 설정치를 V₂-V₁=V₁-V₃=0.7V로 설정하였지만, 본 발명의 동기신호 극성검출회로에 입력되는 동기신호의 종류에 의하여서는 필히 상기 설정치가 될 필요는 없고 그때의 진폭치와 듀티사이클비의 변동폭에 의하여 최적합하게 설정하면 된다.

또 전압유지회로는 다이오드(D₁),(D₂)의 온,오프를 이용하였지만 타의 스위치회로를 사용하여도 좋고 또 그때의 충전전압도 정극성, 부극, 무입력의 판정이 용이하게 할 수 있다면 여하한 전압치일지라도 좋다.

이와 같이 본 실시예에 의하면 무입력에 대하여서도 판정할 수 있고 또 그때의 노이즈마진도 커서 오판정이 적다. 또한 컴퍼레이터는 다소의 오프세트전압이 있어도 정상으로 동작할 수 있다.

그러나 V₁, V₂, V₃의 입력기준전압은 그 차이전압이 정확하면 좋고 절대치에는 영향되지 아니한다.

또 전압유지를 위하여 사용되는 콘덴서는 한개만이고 극성 및 신호의 유무를 표시하는 정보를 1본의 핀으로 출력할 수 있기 때문에 집적회로화에 적합하다.

또 수평동기신호에서도 수직동기신호에서도 동일하게 검출할 수 있다.

또 복합동기신호에서도 그 듀티사이클비는 대략 수평동기신호와 동일하기 때문에 동일하게 검출할 수 있게 되는 것이다.

이상과 같이 본 발명에 의한 동기신호처리 및 극성검출회로에 의하면 윈도컴퍼레이터에 캐패시터로 동기신호를 입력하며 또한 그 평균전압을 윈도컴퍼레이터의 두개의 기준전압의 중간의 값이 되도록 설정하므로서 시정수회로에 의한 극성판별회로를 설정하는 일없이 여러가지의 동기신호입력에 대하여 일정한 동기신호출력이 가능하게 되는 효과가 있으며, 또한 미소한 입력신호일지라도 그 극성을 정확하게 검출할 수 있고 더우기 무입력시에는 그 취지의 정보를 안정되게 출력할 수 있는 효과가 있는 것이다.

Claims

입력동기신호의 미소 DC 전압을 소정의 레벨로 설정하되, 일단으로 상기 동기신호를 제공받는 캐패시터(13)와 상기 캐패시터의 타단에 접속된 제1전압원(V₃)을 구비한 미소 DC 전압설정수단(13,R₃,V₃)과, 상기 소정레벨보다 작은 제2기준전압(V₄)과 상기 소정레벨보다 큰 제3기준전압(V₂)을 갖고, 상기 미소 DC 전압설정수단에 의해 설정된 상기 입력동기신호를 상기 제2 및 제3 기준전압과 비교하여, 상기 미소 DC 전압설정수단에 의해 설정된 상기 입력동기신호가 상기 제2 및 제3기준전압사이의 레벨일때에는 로우레벨의 신호를 출력하고, 그리고 상기 입력동기신호가 상기 제3 기준전압(V2)보다 크거나 또는 상기 제2기준전압(V₄)보다 작을 때에는 하이레벨의 신호를 출력하는 윈도컴퍼레이터(1)를 구비하여서, 출력동기신호가 일정한 극성과 일정한 진폭을 갖는 것을 특징으로 하는 동기신호 처리회로.
제1항에 있어서, 상기 윈도컴퍼레이터(1)는 상기 미소 DC 전압설정수단에 의해 설정된 상기 입력동기신호를 상기 제2기준전압(V₄)과 비교하기 위한 제1비교기(1a)와, 상기 미소 DC 전압설정수단에 의해 설정된 상기 입력동기신호를 상기 제3기준전압(V₂)과 비교하기 위한 제2비교기(1b)를 포함하는 것을 특징으로 하는 동기신호 처리회로.
제2항에 있어서, 상기 제1비교기(1a)는 상기 미소 DC 전압설정수단에 의해 설정된 상기 입력동기신호와 상기 제2기준전압을 각 베이스에 인가되는 제1차동증폭기(1d)를 갖고, 상기 제2비교기(1b)는 상기 미소 DC 설정수단에 의해 설정된 상기 입력동기신호와 상기 제3기준전압을 각 베이스에 인가되게 하고, 하나의 콜렉터에 상기 제1차동증폭기(1d)의 한 콜렉터가 접속되어 상기 출력동기신호를 제공하는 제2차동증폭기(1e)를 갖는 것을 특징으로 하는 동기신호 처리회로.
입력동기신호의 미소 DC 전압을 소정레벨로 설정하기 위한 전압설정회로(50)와, 상기 소정레벨보다 큰 제2기준전압(V₂)을 갖고, 상기 전압설정회로(50)에 의해 설정된 상기 입력동기신호를 상기 제2기준압과 비교하기 위한 제1비교기(4)와, 상기 소정레벨보다 작은 제3기준전압(V₃)을 갖고, 상기 전압설정회로(50)에 의해 설정된 상기 입력동기신호를 상기 제3기준전압(V₃)과 비교하기 위한 제2비교기(5)와, 그리고 상기 제1 및 제2비교기(4,5)로부터 출력된 비교신호를 근거로 상기 입력동기신호의 극성을 검출하기 위한 극성검출수단을 포함한 것을 특징으로 하는 동기신호 처리회로.
제4항에 있어서, 상기 전압설정회로(50)는 일단에 상기 입력동기신호를 제공받는 캐패시터(C₃)와, 상기 캐패시터(C₃)의 타단에 접속된 제1기준전압원(V₁)을 구비한 것을 특징으로 하는 동기신호 처리회로.
제5항에 있어서, 상기 극성검출수단은 상기 제1 및 제2비교기(4,5)로부터 출력된 비교신호의 전압레벨을 유지하기 위한 전압유지회로(100)를 갖는 것을 특징으로 하는 동기신호 처리회로.
제6항에 있어서, 상기 전압유지회로(100)는 상기 제1비교기(4)로부터 출력된 정극성을 입력하는 제1다이오드(D₁)와, 상기 제2비교기(5)로부터 출력된 부극성을 입력하는 제2다이오드(D₂)와, 그리고 상기 제1 및 제2다이오드(D₁,D₂)로부터 출력된 상기 정극성 또는 부극성의 전압레벨을 유지하기 위한 시정수 수단(R₄,C₄)을 갖는 것을 특징으로 하는 동기신호 검출회로.
제7항에 있어서, 상기 극성검출수단은 상기 제1 및 제2비교기(4,5)로부터 출력된 상기 비교신호에 어떠한 변화도 발생되지 않을때 상기 전압유지회로(100)에 접속된 소정레벨을 출력하기 위한 수단을 부가한 것을 특징으로 하는 동기신호 검출회로.
제8항에 있어서, 상기 전압유지회로(100)는, 상기 제1 및 제2다이오드(D₁,D₂)로부터 출력되는 신호에 어떤 변화도 발생되지 않을때 소정 전압레벨을 유지하기 위하여, 상기 시정수수단에 바이어스하기 위해 상기 시정수수단에 접속된 바이어스수단(V₄)을 부가한 것을 특징으로 하는 동기신호 처리회로.