KR0120585B1 - 스탠더드/롱 플레이(sp/lp) 판별회로 - Google Patents

스탠더드/롱 플레이(sp/lp) 판별회로

Info

Publication number
KR0120585B1
KR0120585B1 KR1019940018475A KR19940018475A KR0120585B1 KR 0120585 B1 KR0120585 B1 KR 0120585B1 KR 1019940018475 A KR1019940018475 A KR 1019940018475A KR 19940018475 A KR19940018475 A KR 19940018475A KR 0120585 B1 KR0120585 B1 KR 0120585B1
Authority
KR
South Korea
Prior art keywords
signal
output signal
envelope
reference level
gain control
Prior art date
Application number
KR1019940018475A
Other languages
English (en)
Other versions
KR960005549A (ko
Inventor
최일운
신정철
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940018475A priority Critical patent/KR0120585B1/ko
Publication of KR960005549A publication Critical patent/KR960005549A/ko
Application granted granted Critical
Publication of KR0120585B1 publication Critical patent/KR0120585B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 SP/LP판별회로를 공개한다. 그 회로는 입력신호를 이득 제어 증폭하기 위한 이득 제어 증폭수단, 상기 이득 제어 증폭수단의 출력신호의 포락선을 검출하기 위한 포락선 검출수단, 상기 포락선 검출수단의 출력신호를 이용하여 기준레벨을 발생하기 위한 기준레벨 발생수단, 상기 포락선 검출수단의 출력수단의 출력신호와 상기 기준레벨을 비교하기 위한 비교수단, 상기 비교수단의 출력신호의 듀티비에 따라 SP모드인지 LP모드인지를 판별하기 위한 판별수단으로 구성되어 있다. 따라서, 회로구성을 간략화할 수 있다.

Description

스탠더드/롱 플레이(SP/LP)판별회로
제1도는 종래의 SP/LP 판별회로의 회로도이다.
제2도는 제1도에 나타낸 회로의 각 부 출력파형을 나타내는 것이다.
제3도는 본 발명의 SP/LP 판별회로의 회로도이다.
제4도는 제3도에 나타낸 회로의 각 부출력파형을 나타내는 것이다.
본 발명은 SP/LP(standard play/long play) 판별회로에 관한 것으로, 특히 회로구성이 간단한 SP/LP 판별회로에 관한 것이다.
같은 SP라도 테이프와 시스템에 따라서 입력의 레벨은 서로 다르다. LP 또한 마찬가지이다.
제1도는 종래의 SP/LP 판별회로의 회로도이다.
제1도에 있어서, SP/LP 판별회로의 이득 제어 증폭기(10), RF검파기(20), 저항(R1, R2, R3, R4, R5, R6), 캐패시터(C1, C2, C3), 및 비교기(30,40)로 구성되어 있다.
제2a도는 SP시의 제1도에 나타낸 회로의 각 부 출력파형을 나타내는 것이다.
제2a도에 있어서, 이득제어 증폭기(10)는 신호(A)를 입력하여 이득 제어 증폭하여 신호(B)를 출력한다. RF검파기(20)는 신호(B)를 입력하여 포지티트 신호의 포락선을 검파하여 신호(C)를 출력한다. 비교기(30)는 신호(C)와 기준레벨(D)을 비교하여 신호(C)가 기준레벨(D)이상일때는 네거티브신호를 기준레벨(D)이하일때는 포지티브신호를 출력하는 것으로 신호(E)가 된다. 저항(R4)와 캐패시터(C3)에 의해서 적분되어 신호(E)는 약 2V 정도의 신호(F)로 된다. 저항(R5)와 저항(R6)의해서 전압분배된 약 1.2V의 전압(G)를 발생한다. 비교기(40)는 신호(F)와 신호(G)를 비교하여 신호(F)가 신호(G)보다 크므로 0V의 신호를 발생한다.
제2b도는 LP시의 제1도에 나타낸 회로의 각 부 출력파형을 나타내는 것이다.
이득 제어 증폭기(10)는 신호(A)를 입력하여 이득 제어 증폭하여 신호(B)를 발생한다. RF검파기(20)는 신호(B)의 포지티브신호의 포락선을 검출하여 신호(C)를 발생한다. 신호(D)의 기준레벨 신호이다. 비교기(30)은 신호(C)와 기준레벨(D)를 비교하여 신호(C)가 기준레벨(D) 보다 큰 경우에 로우레벨이고 작은 경우에 하이레벨의 신호를 발생하게 된다. 즉, 신호(E)를 발생하게 된다. 저항(R4)와 캐패시터(C3)에 의해서 신호(E)는 약 0.5V 의 신호(F)로 된다. 저항(R5)와 저항(R6)에 의해서 분압되어 약 1.2V의 신호(G)가 된다. 비교기(40)는 신호(F)와 신호(G)를 비교하여 신호(F)가 신호(G)보다 큰 경우에 로우레벨의 신호를 발생하는데 LP인 경우에는 약 5V의 신호(H)가 된다.
이와 같은 종래의 SP/LP 판별회로는 같은 SP시라 하더라도 테이프와 시스템에 따라서 입력의 레벨이 서로 다른점을 이용하여 판별하는 것으로, 그 회로구성이 복잡하다는 단점이 있었다.
본 발명의 목적은 회로구성이 간단한 SP/LP모드를 판별하는 SP/LP 판별회로를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 다기능시 SP/LP 판별회로는 입력신호를 이득 제어 증폭하기 위한 이득 제어 증폭수단, 상기 이득 제어증폭수단의 출력신호의 포락선을 검출하기 위한 포락선 검출수단, 상기 포락선 검출수단의 출력신호를 이용하여 기준레벨을 발생하기 위한 기준레벨 발생수단, 상기 포락선 검출수단의 출력수단의 출력신호와 상기 기준레벨을 비교하기 위한 비교수단, 상기 비교수단의 출력신호의 듀티비에 따라 SP모드인지 LP모드인지를 판별하기 위한 모드 판별수단을 구비한 것을 특징으로 한다.
첨부된 도면을 참고로 하여 본 발명의 다기능시 SP/LP 판별회로를 설명하면 다음과 같다.
제3도는 본 발명의 SP/LP 판별회로의 회로도이다.
제3도에 있어서, SP/LP 판별회로는 이득 제어 증폭기(100), 포락선 검출기(200), 비교기(300,400), 저항(R7,R8,R9,R10,R11), 및 캐패시터(C4,C5)로 구성되어 있다.
제4a도는 SP시의 제3도에 나타낸 회로의 각 부 출력파형을 나타내는 것이고, 제4b도는 LP시의 제3b에 나타낸 회로의 각 부 출력파형을 나타내는 것이다.
제4a도와 제4b도로부터 이득 제어 증폭기(100)의 출력신호(B)와 포락선 검출기(200)의 출력신호(C)의 출력파형은 종래의 회로와 동일하다. 그러나, 기준레벨(D)를 발생하기 위한 캐패시터(C4)와 저항(R8)의 구성이 종래의 구성에서는 이득 제어 증폭기의 출력신호로부터 기준레벨(D)을 발생하였으나 본 발명은 포락선 검출기(200)의 출력신호(C)로부터 기준레벨(D)를 발생한다. 즉, 종래의 회로와는 달리 비교기에서 간단한 회로의 조합만으로 두 비교전압을 형성할 수 있다. 신호(E, F, G, H)를 발생하기 위한 회로 구성은 종래의 회로 구성과 동일하며 그 신호형태 또한 동일하다. 비교기(300)의 출력신호(E)의 듀티에 따라 SP인지 LP인지를 판별하게 된다.
따라서, 본 발명의 SP/LP 판별회로는 종래의 회로에 비해 그 회로구성이 간단해질 수 있다는 장점이 있다.

Claims (2)

  1. 입력신호를 이득제어 증폭하기 위한 이득 제어 증폭수단; 상기 이득 제어 증폭수단의 출력신호의 포락선을 검출하기 위한 포락선 검출수단; 상기 포락선 검출수단의 출력신호를 이용하여 기준 레벨을 발생하기 위한 기준레벨 발생수단; 상기 포락선 검출수단의 출력수단의 출력신호와 상기 기준레벨을 비교하기 위한 비교수단; 상기 비교수단의 출력신호의 듀티비에 따라 SP모드인지 LP모드인지를 판별하기 위한 모드 판별수단을 구비한 것을 특징으로 하는 SP/LP 판별회로.
  2. 제1항에 있어서, 상기 기준레벨 발생수단은 상기 포락선 검출수단의 출력단자와 상기 비교수단의 네거티브 입력단자의 공통점과 접지 사이에 직렬 연결된 제1저항과 캐패시터; 상기 캐패시터와 병렬 연결된 제2저항을 구비하여 상기 캐패시터와 상기 제2저항의 공통점을 통하여 기준레벨을 발생하는 것을 특징으로 하는 SP/LP 판별회로.
KR1019940018475A 1994-07-28 1994-07-28 스탠더드/롱 플레이(sp/lp) 판별회로 KR0120585B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940018475A KR0120585B1 (ko) 1994-07-28 1994-07-28 스탠더드/롱 플레이(sp/lp) 판별회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940018475A KR0120585B1 (ko) 1994-07-28 1994-07-28 스탠더드/롱 플레이(sp/lp) 판별회로

Publications (2)

Publication Number Publication Date
KR960005549A KR960005549A (ko) 1996-02-23
KR0120585B1 true KR0120585B1 (ko) 1997-10-27

Family

ID=19389170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940018475A KR0120585B1 (ko) 1994-07-28 1994-07-28 스탠더드/롱 플레이(sp/lp) 판별회로

Country Status (1)

Country Link
KR (1) KR0120585B1 (ko)

Also Published As

Publication number Publication date
KR960005549A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
KR920003447B1 (ko) 슈미트트리거회로
KR950003476B1 (ko) 광수신회로
JP3203363B2 (ja) ピーク検出器
US6188264B1 (en) Automatic threshold level control circuit
KR0120585B1 (ko) 스탠더드/롱 플레이(sp/lp) 판별회로
US5107135A (en) Sinusoidal-to-squarewave converter with variable thereshold level
US6429741B2 (en) Circuit for detecting distortion in an amplifier, in particular an audio amplifier
JP3270221B2 (ja) 光信号受信回路
KR0180464B1 (ko) 인덱스 펄스 발생회로
JPS59221026A (ja) デジタル信号受信回路
US20050147011A1 (en) Optical integrated device
JPH01226205A (ja) 出力スイング制限を有する増幅装置
JP4097940B2 (ja) Ａｇｃ回路
KR950006743B1 (ko) 테이프 시작과 끝 검출회로
JP3423150B2 (ja) レベル検出回路
KR0119811Y1 (ko) 다중모드모니터의 모드판별회로
JPS59193617A (ja) デジタル信号受信回路
KR900001441Y1 (ko) 자동 이득 제어회로
KR930004940Y1 (ko) 턴테이블의 카아트리지 자동 판별회로
JPH06138161A (ja) 電源異常監視回路
SU1538138A1 (ru) Амплитудный детектор
KR930011180B1 (ko) 전원전압 검출회로
JP2818499B2 (ja) データ検出回路
JPS6399611A (ja) のこぎり波発生回路
JPH0671315B2 (ja) フイ−ドバツク型クランプ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee