JP3157960B2 - 極性検出回路 - Google Patents
極性検出回路Info
- Publication number
- JP3157960B2 JP3157960B2 JP20513193A JP20513193A JP3157960B2 JP 3157960 B2 JP3157960 B2 JP 3157960B2 JP 20513193 A JP20513193 A JP 20513193A JP 20513193 A JP20513193 A JP 20513193A JP 3157960 B2 JP3157960 B2 JP 3157960B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- input terminal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/14—Indicating direction of current; Indicating polarity of voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】この発明は極性検出回路に関し、
特に、ホームバスの伝送路等、直流電圧を伝送する複数
本の伝送路の直流電圧の極性を検出する極性検出回路に
関するものである。
特に、ホームバスの伝送路等、直流電圧を伝送する複数
本の伝送路の直流電圧の極性を検出する極性検出回路に
関するものである。
【０００２】
【従来の技術】図１０はホームバス等の伝送路及び伝送
路に接続された機器を示すブロック図である。図１０に
おいて、５０ａ〜５０ｎは直流電圧を受けて動作する各
種機能を備えた機器、５１，５２は機器５０ａ〜５０ｎ
に接続し、機器５０ａ〜５０ｎに直流電圧を供給すると
ともに各機器５０ａ〜５０ｎ間の信号をその直流電圧に
重畳して伝達する伝送路である。図に示すように、伝送
路５１，５２の間には機器５０ａ〜５０ｎの出力する信
号に加えて直流電圧が印加されている。
路に接続された機器を示すブロック図である。図１０に
おいて、５０ａ〜５０ｎは直流電圧を受けて動作する各
種機能を備えた機器、５１，５２は機器５０ａ〜５０ｎ
に接続し、機器５０ａ〜５０ｎに直流電圧を供給すると
ともに各機器５０ａ〜５０ｎ間の信号をその直流電圧に
重畳して伝達する伝送路である。図に示すように、伝送
路５１，５２の間には機器５０ａ〜５０ｎの出力する信
号に加えて直流電圧が印加されている。
【０００３】通常、機器５０ａ〜５０ｎは伝送路５１，
５２に脱着自在に接続される。そして、伝送路５１，５
２に印加される直流電圧の極性は伝送路５１，５２の外
観からは見分けられない場合が多く、例えば、伝送路５
１の方が伝送路５２より常に高いとは限っておらず、直
流電圧の供給がなされていない場合もある。そのため、
機器５０ａ〜５０ｎはそれぞれ伝送路５１，５２に印加
された直流電圧の極性を検出するための回路を備えてい
るのが一般的である。極性検出を行う極性検出回路の出
力は、特に、送信・受信回路のデータの送受信の際に用
いられる。
５２に脱着自在に接続される。そして、伝送路５１，５
２に印加される直流電圧の極性は伝送路５１，５２の外
観からは見分けられない場合が多く、例えば、伝送路５
１の方が伝送路５２より常に高いとは限っておらず、直
流電圧の供給がなされていない場合もある。そのため、
機器５０ａ〜５０ｎはそれぞれ伝送路５１，５２に印加
された直流電圧の極性を検出するための回路を備えてい
るのが一般的である。極性検出を行う極性検出回路の出
力は、特に、送信・受信回路のデータの送受信の際に用
いられる。
【０００４】図１１は、図１０の点線で囲まれた機器５
０ａを拡大した図である。機器５０ａは、伝送路５１，
５２の極性検出（伝送路５１，５２のどちらの電位が高
いかの検出）を行うための極性検出回路６０、伝送路５
１，５２を通じて他の機器とデータの送受信を行うため
の送信回路６２及び受信回路６１、ブリッジ回路を通し
て伝送路５１，５２から直流電圧を取り込むための電源
回路６３を備えて構成されている。
０ａを拡大した図である。機器５０ａは、伝送路５１，
５２の極性検出（伝送路５１，５２のどちらの電位が高
いかの検出）を行うための極性検出回路６０、伝送路５
１，５２を通じて他の機器とデータの送受信を行うため
の送信回路６２及び受信回路６１、ブリッジ回路を通し
て伝送路５１，５２から直流電圧を取り込むための電源
回路６３を備えて構成されている。
【０００５】機器５０ａは、任意に伝送路５１，５２と
接続された場合でも、電源回路６３によって直流電圧を
取り込むことができ、また、伝送路５１，５２の極性を
極性検出回路６０で検出できるので、送信回路６２，受
信回路６１を用いて伝送路５１，５２を使ったデータの
送受信が可能となる。
接続された場合でも、電源回路６３によって直流電圧を
取り込むことができ、また、伝送路５１，５２の極性を
極性検出回路６０で検出できるので、送信回路６２，受
信回路６１を用いて伝送路５１，５２を使ったデータの
送受信が可能となる。
【０００６】次に、図１１で示した従来の極性検出回路
６０の回路図の一例を、図１２に示す。図１２におい
て、７６は一方端を伝送路５２に接続し、極性検出回路
６０に流れる電流を制限するための電流制限用抵抗、７
２，７３は電流制限用抵抗７６の他方端と伝送路５１と
の間に接続された保護用ダイオードである。
６０の回路図の一例を、図１２に示す。図１２におい
て、７６は一方端を伝送路５２に接続し、極性検出回路
６０に流れる電流を制限するための電流制限用抵抗、７
２，７３は電流制限用抵抗７６の他方端と伝送路５１と
の間に接続された保護用ダイオードである。
【０００７】また、６９は電流制限用抵抗７６の他方端
にアノードを接続したダイオード、６７はダイオード６
９のカソードに発光ダイオードのアノードを接続し、伝
送路５１に発光ダイオードのカソードを接続し、フォト
トランジスタのエミッタを接地したフォトカプラー、７
４はフォトカプラー６７のフォトトランジスタのコレク
タに一方端を接続し、電源電位ＶCCに他方端を接続した
プルアップ抵抗である。
にアノードを接続したダイオード、６７はダイオード６
９のカソードに発光ダイオードのアノードを接続し、伝
送路５１に発光ダイオードのカソードを接続し、フォト
トランジスタのエミッタを接地したフォトカプラー、７
４はフォトカプラー６７のフォトトランジスタのコレク
タに一方端を接続し、電源電位ＶCCに他方端を接続した
プルアップ抵抗である。
【０００８】また、７０は電流制限用抵抗７６の他方端
にカソードを接続したダイオード、６８はダイオード７
０のアノードに発光ダイオードのカソードを接続し、伝
送路５１に発光ダイオードのアノードを接続し、フォト
トランジスタのエミッタを接地したフォトカプラー、７
５はフォトカプラー６８のフォトトランジスタのコレク
タに一方端を接続し、電源に他方端を接続したプルアッ
プ抵抗である。
にカソードを接続したダイオード、６８はダイオード７
０のアノードに発光ダイオードのカソードを接続し、伝
送路５１に発光ダイオードのアノードを接続し、フォト
トランジスタのエミッタを接地したフォトカプラー、７
５はフォトカプラー６８のフォトトランジスタのコレク
タに一方端を接続し、電源に他方端を接続したプルアッ
プ抵抗である。
【０００９】次に、極性検出回路６０の動作を図１３を
用いて説明する。図１３は伝送路５１，５２の電位及び
伝送路５１，５２の電位差を示す図である。
用いて説明する。図１３は伝送路５１，５２の電位及び
伝送路５１，５２の電位差を示す図である。
【００１０】図１３に示した状態Ｓｅ４の場合、即ち、
伝送路５１，５２の電位が共に０Ｖであり、それにバイ
ナリデータが重畳されている。しかし、伝送路５１，５
２の電位差がダイオード６９とフォトカプラー６７の発
光ダイオードのしきい値電圧の和以上にその絶対値が大
きくなることはないので、電流制限用抵抗７６、ダイオ
ード６９及びフォトカプラー６７を通して伝送路５２か
ら伝送路５１へ電流は流れない。また、伝送路５１，５
２の電位差がダイオード７０とフォトカプラー６８の発
光ダイオードのしきい値電圧の和以上にその絶対値が大
きくなることはないので、フォトカプラー６８、ダイオ
ード７０及び電流制限用抵抗７６を通して伝送路５１か
ら伝送路５１へ電流は流れない。その結果、信号出力端
７７，７８から出力される出力信号は共にハイレベルで
ある。
伝送路５１，５２の電位が共に０Ｖであり、それにバイ
ナリデータが重畳されている。しかし、伝送路５１，５
２の電位差がダイオード６９とフォトカプラー６７の発
光ダイオードのしきい値電圧の和以上にその絶対値が大
きくなることはないので、電流制限用抵抗７６、ダイオ
ード６９及びフォトカプラー６７を通して伝送路５２か
ら伝送路５１へ電流は流れない。また、伝送路５１，５
２の電位差がダイオード７０とフォトカプラー６８の発
光ダイオードのしきい値電圧の和以上にその絶対値が大
きくなることはないので、フォトカプラー６８、ダイオ
ード７０及び電流制限用抵抗７６を通して伝送路５１か
ら伝送路５１へ電流は流れない。その結果、信号出力端
７７，７８から出力される出力信号は共にハイレベルで
ある。
【００１１】状態Ｓｅ５の場合、即ち、伝送路５１が伝
送路５２に対して電圧が高く、ダイオード７０とフォト
カプラー６８の発光ダイオードのしきい値電圧の和以上
にその電圧の絶対値が大きい場合には、伝送路５１から
フォトカプラー６８、ダイオード７０及び電流制限用抵
抗７６を通して伝送路５２へ電流が流れる。その結果、
信号出力端７８から出力される出力信号はローレベルに
なる。また、伝送路５１が伝送路５２に対して電圧が高
く、ダイオード６９及びフォトカプラー６７の発光ダイ
オードに対して逆方向電圧となるため、電流制限用抵抗
７６、ダイオード６９及びフォトカプラー６７を通して
伝送路５２から伝送路５１へ電流は流れず、信号出力端
７７から出力される出力信号はハイレベルである。
送路５２に対して電圧が高く、ダイオード７０とフォト
カプラー６８の発光ダイオードのしきい値電圧の和以上
にその電圧の絶対値が大きい場合には、伝送路５１から
フォトカプラー６８、ダイオード７０及び電流制限用抵
抗７６を通して伝送路５２へ電流が流れる。その結果、
信号出力端７８から出力される出力信号はローレベルに
なる。また、伝送路５１が伝送路５２に対して電圧が高
く、ダイオード６９及びフォトカプラー６７の発光ダイ
オードに対して逆方向電圧となるため、電流制限用抵抗
７６、ダイオード６９及びフォトカプラー６７を通して
伝送路５２から伝送路５１へ電流は流れず、信号出力端
７７から出力される出力信号はハイレベルである。
【００１２】次に、状態Ｓｅ６の場合、即ち、伝送路５
１が伝送路５２に対して電圧が低く、ダイオード６９と
フォトカプラー６７の発光ダイオードのしきい値電圧の
和以上にその絶対値が大きい場合には、伝送路５２から
電流制限用抵抗７６、ダイオード６９及びフォトカプラ
ー６７を通して伝送路５１へ電流が流れる。その結果、
信号出力端７７より出力される出力信号はローレベルに
なる。また、伝送路５２が伝送路５１に対して電圧が高
く、ダイオード７０及びフォトカプラー６８の発光ダイ
オードに対して逆方向電圧となるため、電流制限用抵抗
７６、ダイオード７０及びフォトカプラー６８を通して
伝送路５２から伝送路５１へ電流は流れず、信号出力端
７８から出力される出力信号はハイレベルである。
１が伝送路５２に対して電圧が低く、ダイオード６９と
フォトカプラー６７の発光ダイオードのしきい値電圧の
和以上にその絶対値が大きい場合には、伝送路５２から
電流制限用抵抗７６、ダイオード６９及びフォトカプラ
ー６７を通して伝送路５１へ電流が流れる。その結果、
信号出力端７７より出力される出力信号はローレベルに
なる。また、伝送路５２が伝送路５１に対して電圧が高
く、ダイオード７０及びフォトカプラー６８の発光ダイ
オードに対して逆方向電圧となるため、電流制限用抵抗
７６、ダイオード７０及びフォトカプラー６８を通して
伝送路５２から伝送路５１へ電流は流れず、信号出力端
７８から出力される出力信号はハイレベルである。
【００１３】なお、伝送路５１，５２は、フォトカプラ
ー６７，６８によって信号出力端７７，７８より先の回
路とは絶縁されている。また、ダイオード７０とフォト
カプラー６８のしきい値電圧、及びダイオード６９とフ
ォトカプラー６７のしきい値電圧が、伝送路５１，５２
に重畳された信号によって信号出力端７７，７８から出
力される極性検出のための信号に影響が出ないようにな
働きをする不感帯を設ける役割を果たしている。
ー６７，６８によって信号出力端７７，７８より先の回
路とは絶縁されている。また、ダイオード７０とフォト
カプラー６８のしきい値電圧、及びダイオード６９とフ
ォトカプラー６７のしきい値電圧が、伝送路５１，５２
に重畳された信号によって信号出力端７７，７８から出
力される極性検出のための信号に影響が出ないようにな
働きをする不感帯を設ける役割を果たしている。
【００１４】
【発明が解決しようとする課題】従来の極性検出回路は
以上のように構成されているので、フォトカプラー等の
個別部品を用いており、部品点数が多くなるため装置が
大型化するとともに高価な装置になるという問題点があ
った。
以上のように構成されているので、フォトカプラー等の
個別部品を用いており、部品点数が多くなるため装置が
大型化するとともに高価な装置になるという問題点があ
った。
【００１５】この発明は上記のような問題点を解消する
ためになされたもので、極性検出回路を集積化すること
により部品点数を削減することを目的とする。
ためになされたもので、極性検出回路を集積化すること
により部品点数を削減することを目的とする。
【００１６】
【課題を解決するための手段】第１の発明に係る極性検
出回路は、第１の伝送路に接続される第１の入力端子
と、第２の伝送路に接続される第２の入力端子と、前記
第１の入力端子に接続され、前記第１の入力端子の電位
に応じた電流を出力する第１の電圧−電流変換回路と、
前記第２の入力端子に接続され、前記第２の入力端子の
電位に応じた電流を出力する第２の電圧−電流変換回路
と、前記第１及び第２の電圧−電流変換回路からの電流
を受け、前記第１及び第２の入力端子の電位の差に応じ
た電圧を出力する電圧発生手段と、前記電圧発生手段が
出力する前記電圧が、所定の範囲内にあるか、該所定の
範囲の下限値より小さいか、該所定の範囲の上限値より
大きいかを判別して、その判別結果を出力する判別回路
とを備えて構成されている。
出回路は、第１の伝送路に接続される第１の入力端子
と、第２の伝送路に接続される第２の入力端子と、前記
第１の入力端子に接続され、前記第１の入力端子の電位
に応じた電流を出力する第１の電圧−電流変換回路と、
前記第２の入力端子に接続され、前記第２の入力端子の
電位に応じた電流を出力する第２の電圧−電流変換回路
と、前記第１及び第２の電圧−電流変換回路からの電流
を受け、前記第１及び第２の入力端子の電位の差に応じ
た電圧を出力する電圧発生手段と、前記電圧発生手段が
出力する前記電圧が、所定の範囲内にあるか、該所定の
範囲の下限値より小さいか、該所定の範囲の上限値より
大きいかを判別して、その判別結果を出力する判別回路
とを備えて構成されている。
【００１７】第２の発明に係る極性検出回路は、第１の
発明の極性検出回路において、前記判別回路は、基準電
圧が入力される第１の入力端、前記電圧発生手段が出力
する電圧が入力される第２の入力端、及び出力端を持
ち、所定のオフセット電圧の下で前記第１及び第２の入
力端の電圧比較を行い、その比較結果の信号を前記出力
端から出力する第１の比較器と、前記基準電圧が入力さ
れる第２の入力端、前記電圧発生手段が出力する電圧が
入力される第１の入力端、及び出力端を持ち、所定のオ
フセット電圧の下で前記第１及び第２の入力端の電圧比
較を行い、その比較結果の信号を前記出力端から出力す
る第２の比較器とを有する。
発明の極性検出回路において、前記判別回路は、基準電
圧が入力される第１の入力端、前記電圧発生手段が出力
する電圧が入力される第２の入力端、及び出力端を持
ち、所定のオフセット電圧の下で前記第１及び第２の入
力端の電圧比較を行い、その比較結果の信号を前記出力
端から出力する第１の比較器と、前記基準電圧が入力さ
れる第２の入力端、前記電圧発生手段が出力する電圧が
入力される第１の入力端、及び出力端を持ち、所定のオ
フセット電圧の下で前記第１及び第２の入力端の電圧比
較を行い、その比較結果の信号を前記出力端から出力す
る第２の比較器とを有する。
【００１８】第３の発明に係る極性検出回路は、第１の
発明の極性検出回路において、前記電圧発生手段は、前
記第１及び第２の電圧−電流変換回路に接続され、前記
該１及び第２の電圧−電流変換回路が出力する前記電流
を入力し、それらの電流の加算あるいは減算を行って、
前記第１及び第２の入力端子の電位差に応じた電流を出
力する加算手段と、前記加算手段に接続され、前記加算
手段の出力した電流を電圧に変換して出力する電流−電
圧変換手段とを有し、前記判別回路は、基準電圧が入力
される第１の入力端、前記電流−電圧変換手段が出力す
る電圧が入力される第２の入力端、及び出力端を持ち、
所定のオフセット電圧の下で前記第１及び第２の入力端
の電圧比較を行い、その比較結果の信号を前記出力端か
ら出力する第１の比較器と、前記基準電圧が入力される
第２の入力端、前記電流−電圧変換手段が出力する電圧
が入力される第１の入力端、及び出力端を持ち、所定の
オフセット電圧の下で前記第１及び第２の入力端の電圧
比較を行い、その比較結果の信号を前記出力端から出力
する第２の比較器とを有し、前記電流−電圧変換手段
は、前記基準電圧を基準に、前記加算手段の出力した電
流を電圧に変換して出力することを特徴とする。
発明の極性検出回路において、前記電圧発生手段は、前
記第１及び第２の電圧−電流変換回路に接続され、前記
該１及び第２の電圧−電流変換回路が出力する前記電流
を入力し、それらの電流の加算あるいは減算を行って、
前記第１及び第２の入力端子の電位差に応じた電流を出
力する加算手段と、前記加算手段に接続され、前記加算
手段の出力した電流を電圧に変換して出力する電流−電
圧変換手段とを有し、前記判別回路は、基準電圧が入力
される第１の入力端、前記電流−電圧変換手段が出力す
る電圧が入力される第２の入力端、及び出力端を持ち、
所定のオフセット電圧の下で前記第１及び第２の入力端
の電圧比較を行い、その比較結果の信号を前記出力端か
ら出力する第１の比較器と、前記基準電圧が入力される
第２の入力端、前記電流−電圧変換手段が出力する電圧
が入力される第１の入力端、及び出力端を持ち、所定の
オフセット電圧の下で前記第１及び第２の入力端の電圧
比較を行い、その比較結果の信号を前記出力端から出力
する第２の比較器とを有し、前記電流−電圧変換手段
は、前記基準電圧を基準に、前記加算手段の出力した電
流を電圧に変換して出力することを特徴とする。
【００１９】第４の発明に係る極性検出回路は、第１の
伝送路に接続される第１の入力端子と、第２の伝送路に
接続される第２の入力端子と、前記第１の入力端子に接
続され、前記第１の入力端子の電位に応じた電流を出力
する第１の電圧−電流変換回路と、前記第２の入力端子
に接続され、前記第２の入力端子の電位に応じた電流を
出力する第２の電圧−電流変換回路と、前記第１及び第
２の電圧−電流変換回路からの電流を受け、第１の基準
電圧と該第１の基準電圧と異なる第２の基準電圧との間
の電圧を基準として、前記第１及び第２の入力端子の電
位の差に応じた電圧を出力する電圧発生手段と、前記電
圧発生手段が出力する前記電圧と前記第１及び第２の基
準電圧との大小関係を判別して、その判別結果を出力す
る判別回路とを備えて構成されている。
伝送路に接続される第１の入力端子と、第２の伝送路に
接続される第２の入力端子と、前記第１の入力端子に接
続され、前記第１の入力端子の電位に応じた電流を出力
する第１の電圧−電流変換回路と、前記第２の入力端子
に接続され、前記第２の入力端子の電位に応じた電流を
出力する第２の電圧−電流変換回路と、前記第１及び第
２の電圧−電流変換回路からの電流を受け、第１の基準
電圧と該第１の基準電圧と異なる第２の基準電圧との間
の電圧を基準として、前記第１及び第２の入力端子の電
位の差に応じた電圧を出力する電圧発生手段と、前記電
圧発生手段が出力する前記電圧と前記第１及び第２の基
準電圧との大小関係を判別して、その判別結果を出力す
る判別回路とを備えて構成されている。
【００２０】第５の発明に係る極性検出回路は、第１あ
るいは第４の発明の極性検出回路であって、前記第１の
入力端子は、第１の抵抗手段を介して前記第１の伝送路
に接続され、前記第２の入力端子は、第２の抵抗手段を
介して前記第２の伝送路に接続される。
るいは第４の発明の極性検出回路であって、前記第１の
入力端子は、第１の抵抗手段を介して前記第１の伝送路
に接続され、前記第２の入力端子は、第２の抵抗手段を
介して前記第２の伝送路に接続される。
【００２１】
【作用】第１の発明における第１の電圧−電流変換回路
は、第１の伝送路の電位に応じた電流をアナログ加算手
段に対して出力する。同様に、第２の電圧−電流変換回
路は、第２の伝送路の電位に応じた電流を電圧発生手段
に対して出力する。そして、電圧発生手段は、この電流
によって第１及び第２の伝送路の電位差に応じた電圧を
発生する。
は、第１の伝送路の電位に応じた電流をアナログ加算手
段に対して出力する。同様に、第２の電圧−電流変換回
路は、第２の伝送路の電位に応じた電流を電圧発生手段
に対して出力する。そして、電圧発生手段は、この電流
によって第１及び第２の伝送路の電位差に応じた電圧を
発生する。
【００２２】そのため、判別回路が、電圧発生手段の出
力電圧が、所定の範囲内にあるか、該所定の範囲の下限
値より小さいか、該所定の範囲の上限値より大きいかを
判別することによって、電流−電圧変換手段の出力電
圧、即ち、第１及び第２の伝送路の電位差が判別結果に
反映してはならない不感帯の範囲にあるのか、それ以外
なのかを区別して出力することができる。
力電圧が、所定の範囲内にあるか、該所定の範囲の下限
値より小さいか、該所定の範囲の上限値より大きいかを
判別することによって、電流−電圧変換手段の出力電
圧、即ち、第１及び第２の伝送路の電位差が判別結果に
反映してはならない不感帯の範囲にあるのか、それ以外
なのかを区別して出力することができる。
【００２３】このように、第１の発明の極性検出回路
は、第１及び第２の伝送路の電位差の判定結果として、
第１の伝送路の方が電位が高いのか、第２の伝送路の方
が電位が高いのか、あるいは第１及び第２の伝送路の電
位を同じとして扱うべきかの３つの状態の検出を行え
る。
は、第１及び第２の伝送路の電位差の判定結果として、
第１の伝送路の方が電位が高いのか、第２の伝送路の方
が電位が高いのか、あるいは第１及び第２の伝送路の電
位を同じとして扱うべきかの３つの状態の検出を行え
る。
【００２４】第２の発明における第１及び第２の比較器
は、それぞれの所定のオフセット電圧の下で第１及び第
２の入力端の電圧比較を行う。例えば、それぞれの第２
の入力端を基準として、第１の比較器の所定のオフセッ
ト電圧を−５Ｖ、第２の比較器の所定のオフセット電圧
を−５Ｖとすると、この判別回路は、第１及び第２の入
力端に入力される電圧の差が−５Ｖ以下と、−５Ｖから
５Ｖまでと、５Ｖ以上の３つの場合で異なった信号の組
み合わせを第１及び第２の比較器の出力端から出力す
る。
は、それぞれの所定のオフセット電圧の下で第１及び第
２の入力端の電圧比較を行う。例えば、それぞれの第２
の入力端を基準として、第１の比較器の所定のオフセッ
ト電圧を−５Ｖ、第２の比較器の所定のオフセット電圧
を−５Ｖとすると、この判別回路は、第１及び第２の入
力端に入力される電圧の差が−５Ｖ以下と、−５Ｖから
５Ｖまでと、５Ｖ以上の３つの場合で異なった信号の組
み合わせを第１及び第２の比較器の出力端から出力す
る。
【００２５】また、それぞれの第２の入力端を基準とし
て、第１の比較器の所定のオフセット電圧を−５Ｖ、第
２の比較器の所定のオフセット電圧を２．５Ｖとする
と、この判別回路は、第１及び第２の入力端に入力され
る電圧の差が−５Ｖ以下と、−５Ｖから−２．５Ｖまで
と、−２．５Ｖ以上の３つの場合で異なった信号の組み
合わせを第１及び第２の比較器の出力端から出力する。
て、第１の比較器の所定のオフセット電圧を−５Ｖ、第
２の比較器の所定のオフセット電圧を２．５Ｖとする
と、この判別回路は、第１及び第２の入力端に入力され
る電圧の差が−５Ｖ以下と、−５Ｖから−２．５Ｖまで
と、−２．５Ｖ以上の３つの場合で異なった信号の組み
合わせを第１及び第２の比較器の出力端から出力する。
【００２６】このように、第１及び第２の比較器が出力
する信号の組み合わせによって、第１及び第２の伝送路
間に電位差がないとする場合と、第１の伝送路の電位が
高いとする場合と、第２の伝送路の電位が高いとする場
合とを分けて認識することができる。
する信号の組み合わせによって、第１及び第２の伝送路
間に電位差がないとする場合と、第１の伝送路の電位が
高いとする場合と、第２の伝送路の電位が高いとする場
合とを分けて認識することができる。
【００２７】また、このような比較器はトランジスタ等
の集積回路化に適した素子で構成することが容易であ
る。
の集積回路化に適した素子で構成することが容易であ
る。
【００２８】第３の発明における加算手段は、第１およ
び第２の電流−電圧変換回路が出力するそれぞれの電流
をその方向も考慮しながら加算することによって第１及
び第２の伝送路間の電位差に応じた電流を出力すること
ができる。
び第２の電流−電圧変換回路が出力するそれぞれの電流
をその方向も考慮しながら加算することによって第１及
び第２の伝送路間の電位差に応じた電流を出力すること
ができる。
【００２９】さらに、電圧に変換して判別回路において
電圧で比較できるようにする。電流−電圧変換手段は、
基準電圧を中心にして、加算手段の出力した電流を電圧
に変換する。第１及び第２の比較器の所定のオフセット
電圧によって、判別回路が行う比較のための所定の範囲
の上限及び下限が定まるが、電流−電圧変換手段は、確
実に、その範囲内の基準電圧を中心に出力電圧を変化さ
せることができる。
電圧で比較できるようにする。電流−電圧変換手段は、
基準電圧を中心にして、加算手段の出力した電流を電圧
に変換する。第１及び第２の比較器の所定のオフセット
電圧によって、判別回路が行う比較のための所定の範囲
の上限及び下限が定まるが、電流−電圧変換手段は、確
実に、その範囲内の基準電圧を中心に出力電圧を変化さ
せることができる。
【００３０】第４の発明における第１の電圧−電流変換
回路は、第１の伝送路の電位に応じた電流をアナログ加
算手段に対して出力する。同様に、第２の電圧−電流変
換回路は、第２の伝送路の電位に応じた電流を電圧発生
手段に対して出力する。そして、電圧発生手段は、この
電流によって第１及び第２の伝送路の電位差に応じた電
圧を、第１及び第２の基準電圧の間の電圧を基準に発生
する。
回路は、第１の伝送路の電位に応じた電流をアナログ加
算手段に対して出力する。同様に、第２の電圧−電流変
換回路は、第２の伝送路の電位に応じた電流を電圧発生
手段に対して出力する。そして、電圧発生手段は、この
電流によって第１及び第２の伝送路の電位差に応じた電
圧を、第１及び第２の基準電圧の間の電圧を基準に発生
する。
【００３１】また、判別回路が、電圧発生手段の出力電
圧が、第１及び第２の基準電圧との大小関係を判別する
ことによって、例えば、第１の基準電圧が第２の基準電
圧より高いとすると、第１の基準電圧より高いか、第１
の基準電圧と第２の基準電圧との間にあるか、第２の基
準電圧より低いかの３つの状態を判別することができ
る。
圧が、第１及び第２の基準電圧との大小関係を判別する
ことによって、例えば、第１の基準電圧が第２の基準電
圧より高いとすると、第１の基準電圧より高いか、第１
の基準電圧と第２の基準電圧との間にあるか、第２の基
準電圧より低いかの３つの状態を判別することができ
る。
【００３２】このように、第１及び第２の比較器が出力
する信号の組み合わせによって、第１及び第２の伝送路
間に電位差がないとする場合と、第１の伝送路の電位が
高いとする場合と、第２の伝送路の電位が高いとする場
合とを分けて認識することができる。
する信号の組み合わせによって、第１及び第２の伝送路
間に電位差がないとする場合と、第１の伝送路の電位が
高いとする場合と、第２の伝送路の電位が高いとする場
合とを分けて認識することができる。
【００３３】また、このような比較器はトランジスタ等
の集積回路化に適した素子で構成することが容易であ
る。
の集積回路化に適した素子で構成することが容易であ
る。
【００３４】第５の発明における第１及び第２の抵抗手
段によって、第１及び第２の伝送路から見た極性検出回
路の入力インピーダンスを大きくすることができる。
段によって、第１及び第２の伝送路から見た極性検出回
路の入力インピーダンスを大きくすることができる。
【００３５】
【実施例】以下、この発明の第１実施例を図について説
明する。図１はこの発明の第１実施例による極性検出機
能を持った極性検出回路の構成を示すブロック図であ
る。図１において、１及び２は図１０で説明した伝送路
５１，５２と同様の伝送路であり、１００は伝送路１，
２から受ける直流電圧の極性を検出する機能を有する極
性検出回路、３及び４は極性検出回路１００に設けら
れ、伝送路１，２にそれぞれ接続される入力端子、５は
入力端子３，４に接続され、伝送路１，２の電位に応じ
て、入力端子３，４から伝送路１，２へ流れる電流を検
出してそれに応じた電圧を出力する電流検出回路部、
６，７は電流検出回路部５の出力する電圧を入力して電
流検出回路部５の出力する電圧を判別するためのコンパ
レータである。コンパレータ６，７は、比較回路を構成
しており、コンパレータ６，７のそれぞれの出力信号
８，９が比較回路の出力となる。
明する。図１はこの発明の第１実施例による極性検出機
能を持った極性検出回路の構成を示すブロック図であ
る。図１において、１及び２は図１０で説明した伝送路
５１，５２と同様の伝送路であり、１００は伝送路１，
２から受ける直流電圧の極性を検出する機能を有する極
性検出回路、３及び４は極性検出回路１００に設けら
れ、伝送路１，２にそれぞれ接続される入力端子、５は
入力端子３，４に接続され、伝送路１，２の電位に応じ
て、入力端子３，４から伝送路１，２へ流れる電流を検
出してそれに応じた電圧を出力する電流検出回路部、
６，７は電流検出回路部５の出力する電圧を入力して電
流検出回路部５の出力する電圧を判別するためのコンパ
レータである。コンパレータ６，７は、比較回路を構成
しており、コンパレータ６，７のそれぞれの出力信号
８，９が比較回路の出力となる。
【００３６】また、電流検出回路部５は、入力端子３に
接続され、入力端子３の電位に応じた電流を出力する電
圧−電流変換回路２１と、入力端子４に接続され、入力
端子４の電位に応じた電流を出力する電圧−電流変換回
路２２と、電圧−電流変換回路２１，２２に接続され、
入力される電圧−電流変換回路２１，２２の出力電流の
加算あるいは減算を行い、そのアナログ演算によって得
られた電流を出力する電流加（減）算回路（以下、加算
回路ともいう）と、加算回路２３に接続され、加算回路
２３が出力する電流を、所定の電位（基準電圧発生回路
２５の出力電位）を基準として、出力電圧１４に変換す
る電流−電圧変換回路２４と、基準となる基準電圧１２
を発生する基準電圧発生回路２５とで構成されている。
接続され、入力端子３の電位に応じた電流を出力する電
圧−電流変換回路２１と、入力端子４に接続され、入力
端子４の電位に応じた電流を出力する電圧−電流変換回
路２２と、電圧−電流変換回路２１，２２に接続され、
入力される電圧−電流変換回路２１，２２の出力電流の
加算あるいは減算を行い、そのアナログ演算によって得
られた電流を出力する電流加（減）算回路（以下、加算
回路ともいう）と、加算回路２３に接続され、加算回路
２３が出力する電流を、所定の電位（基準電圧発生回路
２５の出力電位）を基準として、出力電圧１４に変換す
る電流−電圧変換回路２４と、基準となる基準電圧１２
を発生する基準電圧発生回路２５とで構成されている。
【００３７】そして、コンパレータ６は、基準電圧発生
回路２５と電流−電圧変換回路２４とに接続され、例え
ば、反転入力端子に電流−電圧変換回路２４の出力電圧
１４を入力しするとともに、非反転入力端子に基準電圧
発生回路２５の出力する基準電圧１２を入力する。ま
た、コンパレータ７は、基準電圧発生回路２５と電流−
電圧変換回路２４とに接続され、例えば、非反転入力端
子に電流−電圧変換回路２４の出力電圧１４を入力する
とともに、反転入力端子に基準電圧発生回路２５の出力
する基準電圧１２を入力する。なお、コンパレータ６，
７、基準電圧発生回路２５及び電流−電圧変換回路２４
は、伝送路１，２の電位差の極性を検出するためそれぞ
れ所定の電位を基準として動作する。例えば、コンパレ
ータ６，７、基準電圧発生回路２５及び電流−電圧変換
回路２４は、共通に接地電位に接続される。
回路２５と電流−電圧変換回路２４とに接続され、例え
ば、反転入力端子に電流−電圧変換回路２４の出力電圧
１４を入力しするとともに、非反転入力端子に基準電圧
発生回路２５の出力する基準電圧１２を入力する。ま
た、コンパレータ７は、基準電圧発生回路２５と電流−
電圧変換回路２４とに接続され、例えば、非反転入力端
子に電流−電圧変換回路２４の出力電圧１４を入力する
とともに、反転入力端子に基準電圧発生回路２５の出力
する基準電圧１２を入力する。なお、コンパレータ６，
７、基準電圧発生回路２５及び電流−電圧変換回路２４
は、伝送路１，２の電位差の極性を検出するためそれぞ
れ所定の電位を基準として動作する。例えば、コンパレ
ータ６，７、基準電圧発生回路２５及び電流−電圧変換
回路２４は、共通に接地電位に接続される。
【００３８】さらに、コンパレータ６，７のオフセット
電圧は、０Ｖよりも低く設定されている。従って、コン
パレータ６，７のオフセット電圧と０Ｖとの間が、比較
回路の不感帯となる。この様子を図５に示す。即ち、図
５に示した特性がコンパレータ６，７の特性である。図
において、Ｖ1 はコンパレータの非反転入力端子に入力
される電圧、Ｖ2 はコンパレータの反転入力端子に入力
される電圧を意味している。また、Ｉ21，Ｉ22はコンパ
レータの反転及び非反転入力端子に入力された電圧に応
じてながれ、コンパレータの出力信号を発生するための
内部の電流を意味する。つまり、図から、Ｖ1 −Ｖ2 が
０ボルトより低いところで出力信号を発生するための電
流Ｉ21，Ｉ22が切り替わっており、コンパレータは出力
信号のハイレベル、ローレベルの切替えを０ボルトより
低いところで行っていることが分かる。
電圧は、０Ｖよりも低く設定されている。従って、コン
パレータ６，７のオフセット電圧と０Ｖとの間が、比較
回路の不感帯となる。この様子を図５に示す。即ち、図
５に示した特性がコンパレータ６，７の特性である。図
において、Ｖ1 はコンパレータの非反転入力端子に入力
される電圧、Ｖ2 はコンパレータの反転入力端子に入力
される電圧を意味している。また、Ｉ21，Ｉ22はコンパ
レータの反転及び非反転入力端子に入力された電圧に応
じてながれ、コンパレータの出力信号を発生するための
内部の電流を意味する。つまり、図から、Ｖ1 −Ｖ2 が
０ボルトより低いところで出力信号を発生するための電
流Ｉ21，Ｉ22が切り替わっており、コンパレータは出力
信号のハイレベル、ローレベルの切替えを０ボルトより
低いところで行っていることが分かる。
【００３９】次に、極性検出回路１００の動作の一例を
図２を用いて説明する。説明を分かりやすくするため
に、ここでは、伝送路１，２の電位が同じ時は電圧−電
流変換回路２１，２２が同じ大きさの電流を出力するも
のとする。また、電流−電圧変換回路２４は基準電圧発
生回路２５の基準電圧１２に、変換した電圧を加えるよ
うな構成であるとする。
図２を用いて説明する。説明を分かりやすくするため
に、ここでは、伝送路１，２の電位が同じ時は電圧−電
流変換回路２１，２２が同じ大きさの電流を出力するも
のとする。また、電流−電圧変換回路２４は基準電圧発
生回路２５の基準電圧１２に、変換した電圧を加えるよ
うな構成であるとする。
【００４０】例えば、図２の状態Ｓｅ１に示すように、
伝送路１，２の電位が接地電位（０Ｖ）にあるとする。
これらの電位は入力端子３を介して電圧−電流変換回路
２１、及び入力端子４を介して電圧−電流変換回路２２
に入力される。電圧−電流変換回路２１，２２から、接
地電位に応じた同じ大きさの電流が出力される。ところ
で、加算回路２３は、伝送路１，２が同じ電位にあると
き、電圧−電流変換回路２１，２２の電流の向きが異な
る場合にはそれらの加算を行い、電圧−電流変換回路２
１，２２の電流の向きが同じ場合にはそれらの減算を行
うように設定する。そのため、このように伝送路１，２
の電位が同じ（０Ｖ）場合には、加算回路２３から出力
される電流は０アンペアである。
伝送路１，２の電位が接地電位（０Ｖ）にあるとする。
これらの電位は入力端子３を介して電圧−電流変換回路
２１、及び入力端子４を介して電圧−電流変換回路２２
に入力される。電圧−電流変換回路２１，２２から、接
地電位に応じた同じ大きさの電流が出力される。ところ
で、加算回路２３は、伝送路１，２が同じ電位にあると
き、電圧−電流変換回路２１，２２の電流の向きが異な
る場合にはそれらの加算を行い、電圧−電流変換回路２
１，２２の電流の向きが同じ場合にはそれらの減算を行
うように設定する。そのため、このように伝送路１，２
の電位が同じ（０Ｖ）場合には、加算回路２３から出力
される電流は０アンペアである。
【００４１】そして、電流−電圧変換回路２４は、加算
回路２３からの電流が零であるため、出力電圧１４とし
て、基準電圧発生回路２５が出力する基準電圧１２と同
じ電圧を出力する。この電流−電圧変換回路２４の出力
を受けるコンパレータ６，７は、ともに、反転入力端子
及び非反転入力端子が同じ電位（電位差０Ｖ）なのでハ
イレベルを出力する。
回路２３からの電流が零であるため、出力電圧１４とし
て、基準電圧発生回路２５が出力する基準電圧１２と同
じ電圧を出力する。この電流−電圧変換回路２４の出力
を受けるコンパレータ６，７は、ともに、反転入力端子
及び非反転入力端子が同じ電位（電位差０Ｖ）なのでハ
イレベルを出力する。
【００４２】次に、状態Ｓｅ２のような場合、即ち、伝
送路２の電位が接地電位にあり、伝送路１の電位が電位
Ｅにある場合を想定する。この時、伝送路１，２の電位
に応じて電圧−電流変換回路２１，２２は電流を出力す
るが、電圧−電流変換回路２１の方の電流が大きくな
る。そして、加算回路２３から出力される電流は、電圧
−電流変換回路２１の出力電流の向きと同じ向きの電流
である。この電流を電流−電圧変換回路２４で変換して
出力される出力電圧１４は、加算回路２３より出力され
る電流に応じた電圧を基準電圧１２から差し引くことと
なり、基準電圧発生回路２５の基準電圧１２よりも小さ
くなる。そのため、コンパレータ７の反転入力端子の電
位より非反転入力端子の電位の方が高くなり、かつその
電位差の絶対値がオフセット電圧の絶対値より大きくな
り、コンパレータ７はローレベルを出力する。また、コ
ンパレータ６の非反転入力端子の電位の方が反転入力端
子の電位よりも高く、従って出力はハイレベルとなる。
コンパレータ６の出力がハイレベルで、コンパレータ７
の出力がローレベルであるため、伝送路１の電位のほう
が伝送路２の電位よりも高いと判断できる。
送路２の電位が接地電位にあり、伝送路１の電位が電位
Ｅにある場合を想定する。この時、伝送路１，２の電位
に応じて電圧−電流変換回路２１，２２は電流を出力す
るが、電圧−電流変換回路２１の方の電流が大きくな
る。そして、加算回路２３から出力される電流は、電圧
−電流変換回路２１の出力電流の向きと同じ向きの電流
である。この電流を電流−電圧変換回路２４で変換して
出力される出力電圧１４は、加算回路２３より出力され
る電流に応じた電圧を基準電圧１２から差し引くことと
なり、基準電圧発生回路２５の基準電圧１２よりも小さ
くなる。そのため、コンパレータ７の反転入力端子の電
位より非反転入力端子の電位の方が高くなり、かつその
電位差の絶対値がオフセット電圧の絶対値より大きくな
り、コンパレータ７はローレベルを出力する。また、コ
ンパレータ６の非反転入力端子の電位の方が反転入力端
子の電位よりも高く、従って出力はハイレベルとなる。
コンパレータ６の出力がハイレベルで、コンパレータ７
の出力がローレベルであるため、伝送路１の電位のほう
が伝送路２の電位よりも高いと判断できる。
【００４３】次に、状態Ｓｅ３のような場合、即ち、伝
送路１の電位が接地電位にあり、伝送路２の電位が電位
Ｅにある場合を想定する。この時、伝送路１，２の電位
に応じて電圧−電流変換回路２１，２２は電流を出力す
るが、電圧−電流変換回路２２の方の電流が大きくな
る。そして、加算回路２３から出力される電流は、電圧
−電流変換回路２２の出力電流の向きと同じ向きの電流
である。この電流を電流−電圧変換回路２４で変換して
出力される出力電圧１４は、加算回路２３より出力され
る電流に応じた電圧を基準電圧１２に加えることとな
り、基準電圧発生回路２５の出力する基準電圧１２より
も大きくなる。そのため、コンパレータ６の反転入力端
子の電位が非反転入力端子の電位よりも高くなり、かつ
その電位差の絶対値がオフセット電圧の絶対値より大き
くなり、コンパレータ６はローレベルを出力する。ま
た、コンパレータ７の非反転入力端子の電位の方が反転
入力端子の電位よりも高く、従って出力はハイレベルと
なる。コンパレータ６の出力がローレベルで、コンパレ
ータ７の出力がハイレベルであるため、伝送路２の電位
のほうが伝送路１の電位よりも高いと判断できる。
送路１の電位が接地電位にあり、伝送路２の電位が電位
Ｅにある場合を想定する。この時、伝送路１，２の電位
に応じて電圧−電流変換回路２１，２２は電流を出力す
るが、電圧−電流変換回路２２の方の電流が大きくな
る。そして、加算回路２３から出力される電流は、電圧
−電流変換回路２２の出力電流の向きと同じ向きの電流
である。この電流を電流−電圧変換回路２４で変換して
出力される出力電圧１４は、加算回路２３より出力され
る電流に応じた電圧を基準電圧１２に加えることとな
り、基準電圧発生回路２５の出力する基準電圧１２より
も大きくなる。そのため、コンパレータ６の反転入力端
子の電位が非反転入力端子の電位よりも高くなり、かつ
その電位差の絶対値がオフセット電圧の絶対値より大き
くなり、コンパレータ６はローレベルを出力する。ま
た、コンパレータ７の非反転入力端子の電位の方が反転
入力端子の電位よりも高く、従って出力はハイレベルと
なる。コンパレータ６の出力がローレベルで、コンパレ
ータ７の出力がハイレベルであるため、伝送路２の電位
のほうが伝送路１の電位よりも高いと判断できる。
【００４４】図１で示した極性検出回路１００の各部の
構成の一例を示す回路図を図３に示す。図３において、
図１と同一符号は図１と同一もしくは相等する部分を示
す。
構成の一例を示す回路図を図３に示す。図３において、
図１と同一符号は図１と同一もしくは相等する部分を示
す。
【００４５】図３において、２０は、一定の電圧を発生
して、電圧−電流変換回路２１，２２に与える定電圧源
である。定電圧源２０は、トランジスタＱ１〜Ｑ３と定
電流源ｃｃ１とで構成されている。定電流源ｃｃ１は、
電源電位ＶCCに接続された入力端と、出力端とを有して
おり、入力端から出力端へ一定の電流Ｉ0 を流す。ＮＰ
ＮトランジスタＱ１は、定電流源ｃｃ１の出力端にコレ
クタとベースを接続している。ＰＮＰトランジスタＱ２
は、ＮＰＮトランジスタＱ１のエミッタにエミッタを接
続しいてる。ＮＰＮトランジスタＱ３は、接地電位ＧＮ
Ｄにエミッタを接続するとともに、ＰＮＰトランジスタ
Ｑ２のベース及びコレクタにコレクタを接続している。
従って、ＮＰＮトランジスタＱ１のコレクタ及びＰＮＰ
トランジスタＱ２のコレクタには、接地電位ＧＮＤを基
準としてそれぞれ一定の電圧が発生している。
して、電圧−電流変換回路２１，２２に与える定電圧源
である。定電圧源２０は、トランジスタＱ１〜Ｑ３と定
電流源ｃｃ１とで構成されている。定電流源ｃｃ１は、
電源電位ＶCCに接続された入力端と、出力端とを有して
おり、入力端から出力端へ一定の電流Ｉ0 を流す。ＮＰ
ＮトランジスタＱ１は、定電流源ｃｃ１の出力端にコレ
クタとベースを接続している。ＰＮＰトランジスタＱ２
は、ＮＰＮトランジスタＱ１のエミッタにエミッタを接
続しいてる。ＮＰＮトランジスタＱ３は、接地電位ＧＮ
Ｄにエミッタを接続するとともに、ＰＮＰトランジスタ
Ｑ２のベース及びコレクタにコレクタを接続している。
従って、ＮＰＮトランジスタＱ１のコレクタ及びＰＮＰ
トランジスタＱ２のコレクタには、接地電位ＧＮＤを基
準としてそれぞれ一定の電圧が発生している。
【００４６】電圧−電流変換回路２１は、トランジスタ
Ｑ４〜Ｑ９で構成されている。ＰＮＰトランジスタＱ４
は、エミッタを電源電位ＶCCに接続するとともに、自己
のベースとコレクタを互いに接続している。ＰＮＰトラ
ンジスタＱ５は、エミッタを電源電位ＶCCに接続すると
ともに、ベースをＰＮＰトランジスタＱ４のベースに接
続している。図から分かるように、ＰＮＰトランジスタ
Ｑ４，Ｑ５はカレントミラー回路を形成している。ＮＰ
ＮトランジスタＱ６は、ＰＮＰトランジスタＱ４のコレ
クタにコレクタを接続するとともに、入力端子３にエミ
ッタを接続している。また、ＮＰＮトランジスタＱ６
は、ＮＰＮトランジスタＱ１のコレクタにベースを接続
しており、そのため、ベースの電位は一定に保たれる。
Ｑ４〜Ｑ９で構成されている。ＰＮＰトランジスタＱ４
は、エミッタを電源電位ＶCCに接続するとともに、自己
のベースとコレクタを互いに接続している。ＰＮＰトラ
ンジスタＱ５は、エミッタを電源電位ＶCCに接続すると
ともに、ベースをＰＮＰトランジスタＱ４のベースに接
続している。図から分かるように、ＰＮＰトランジスタ
Ｑ４，Ｑ５はカレントミラー回路を形成している。ＮＰ
ＮトランジスタＱ６は、ＰＮＰトランジスタＱ４のコレ
クタにコレクタを接続するとともに、入力端子３にエミ
ッタを接続している。また、ＮＰＮトランジスタＱ６
は、ＮＰＮトランジスタＱ１のコレクタにベースを接続
しており、そのため、ベースの電位は一定に保たれる。
【００４７】ＮＰＮトランジスタＱ８は、エミッタを接
地電位ＧＮＤに接続するとともに、自己のベースとコレ
クタを互いに接続している。ＮＰＮトランジスタＱ９
は、エミッタを接地電位ＧＮＤに接続するとともに、Ｎ
ＰＮトランジスタＱ８のベースにベースを接続してい
る。また、ＮＰＮトランジスタＱ８，Ｑ９もカレントミ
ラー回路を形成している。そして、カレントミラー回路
の出力であるＮＰＮトランジスタＱ９のコレクタとＰＮ
ＰトランジスタＱ５のコレクタが互いに接続されてい
る。ＰＮＰトランジスタＱ７は、ＮＰＮトランジスタＱ
８のコレクタにコレクタを接続するとともに、入力端子
３にエミッタを接続している。また、ＰＮＰトランジス
タＱ７は、ＰＮＰトランジスタＱ２のコレクタにベース
を接続しており、そのため、ベースの電位は一定に保た
れる。
地電位ＧＮＤに接続するとともに、自己のベースとコレ
クタを互いに接続している。ＮＰＮトランジスタＱ９
は、エミッタを接地電位ＧＮＤに接続するとともに、Ｎ
ＰＮトランジスタＱ８のベースにベースを接続してい
る。また、ＮＰＮトランジスタＱ８，Ｑ９もカレントミ
ラー回路を形成している。そして、カレントミラー回路
の出力であるＮＰＮトランジスタＱ９のコレクタとＰＮ
ＰトランジスタＱ５のコレクタが互いに接続されてい
る。ＰＮＰトランジスタＱ７は、ＮＰＮトランジスタＱ
８のコレクタにコレクタを接続するとともに、入力端子
３にエミッタを接続している。また、ＰＮＰトランジス
タＱ７は、ＰＮＰトランジスタＱ２のコレクタにベース
を接続しており、そのため、ベースの電位は一定に保た
れる。
【００４８】電圧−電流変換回路２２は、トランジスタ
Ｑ１２〜Ｑ１９で構成されている。ＰＮＰトランジスタ
Ｑ１０は、エミッタを電源電位ＶCCに接続するととも
に、自己のベースとコレクタを互いに接続している。Ｐ
ＮＰトランジスタＱ１１は、エミッタを電源電位ＶCCに
接続するとともに、ベースをＰＮＰトランジスタＱ１０
のベースに接続している。図から分かるように、ＰＮＰ
トランジスタＱ１０，Ｑ１１はカレントミラー回路を形
成している。また、ＰＮＰトランジスタＱ１６は、エミ
ッタを電源電位ＶCCに接続するとともに、自己のベース
とコレクタを互いに接続している。ＰＮＰトランジスタ
Ｑ１７は、エミッタを電源電位ＶCCに接続するととも
に、ベースをＰＮＰトランジスタＱ１６のベースに接続
している。そして、ＰＮＰトランジスタＱ１６，Ｑ１７
もカレントミラー回路を形成している。
Ｑ１２〜Ｑ１９で構成されている。ＰＮＰトランジスタ
Ｑ１０は、エミッタを電源電位ＶCCに接続するととも
に、自己のベースとコレクタを互いに接続している。Ｐ
ＮＰトランジスタＱ１１は、エミッタを電源電位ＶCCに
接続するとともに、ベースをＰＮＰトランジスタＱ１０
のベースに接続している。図から分かるように、ＰＮＰ
トランジスタＱ１０，Ｑ１１はカレントミラー回路を形
成している。また、ＰＮＰトランジスタＱ１６は、エミ
ッタを電源電位ＶCCに接続するとともに、自己のベース
とコレクタを互いに接続している。ＰＮＰトランジスタ
Ｑ１７は、エミッタを電源電位ＶCCに接続するととも
に、ベースをＰＮＰトランジスタＱ１６のベースに接続
している。そして、ＰＮＰトランジスタＱ１６，Ｑ１７
もカレントミラー回路を形成している。
【００４９】ＮＰＮトランジスタＱ１２は、ＰＮＰトラ
ンジスタＱ１０のコレクタにコレクタを接続するととも
に、入力端子３にエミッタを接続している。また、ＮＰ
ＮトランジスタＱ１２は、ＮＰＮトランジスタＱ１のコ
レクタにベースを接続しており、そのため、ベースの電
位は一定に保たれる。
ンジスタＱ１０のコレクタにコレクタを接続するととも
に、入力端子３にエミッタを接続している。また、ＮＰ
ＮトランジスタＱ１２は、ＮＰＮトランジスタＱ１のコ
レクタにベースを接続しており、そのため、ベースの電
位は一定に保たれる。
【００５０】一般的な半導体集積回路において、入力電
圧が負になると寄生素子が働く場合がある。しかし、こ
の極性検出回路１００においては、ＮＰＮトランジスタ
Ｑ６，Ｑ１２のエミッタの電位が、そのベースの電位か
らベース・エミッタ間電圧分だけ下がった電位にクラン
プされるため、極性検出回路１００の入力電圧が負にな
ることはない。
圧が負になると寄生素子が働く場合がある。しかし、こ
の極性検出回路１００においては、ＮＰＮトランジスタ
Ｑ６，Ｑ１２のエミッタの電位が、そのベースの電位か
らベース・エミッタ間電圧分だけ下がった電位にクラン
プされるため、極性検出回路１００の入力電圧が負にな
ることはない。
【００５１】ＮＰＮトランジスタＱ１４は、エミッタを
接地電位ＧＮＤに接続するとともに、自己のベースとコ
レクタを互いに接続している。ＮＰＮトランジスタＱ１
５は、エミッタを接地電位ＧＮＤに接続するとともに、
ＮＰＮトランジスタＱ１４のベースにベースを接続して
いる。また、ＮＰＮトランジスタＱ１４，Ｑ１５もカレ
ントミラー回路を形成している。ＮＰＮトランジスタＱ
１８は、エミッタを接地電位ＧＮＤに接続するととも
に、自己のベースとコレクタを互いに接続している。Ｎ
ＰＮトランジスタＱ１９は、エミッタを接地電位ＧＮＤ
に接続するとともに、ＮＰＮトランジスタＱ１８のベー
スにベースを接続している。また、ＮＰＮトランジスタ
Ｑ１８，Ｑ１９もカレントミラー回路を形成している。
接地電位ＧＮＤに接続するとともに、自己のベースとコ
レクタを互いに接続している。ＮＰＮトランジスタＱ１
５は、エミッタを接地電位ＧＮＤに接続するとともに、
ＮＰＮトランジスタＱ１４のベースにベースを接続して
いる。また、ＮＰＮトランジスタＱ１４，Ｑ１５もカレ
ントミラー回路を形成している。ＮＰＮトランジスタＱ
１８は、エミッタを接地電位ＧＮＤに接続するととも
に、自己のベースとコレクタを互いに接続している。Ｎ
ＰＮトランジスタＱ１９は、エミッタを接地電位ＧＮＤ
に接続するとともに、ＮＰＮトランジスタＱ１８のベー
スにベースを接続している。また、ＮＰＮトランジスタ
Ｑ１８，Ｑ１９もカレントミラー回路を形成している。
【００５２】ＰＮＰトランジスタＱ１３は、ＮＰＮトラ
ンジスタＱ１４のコレクタにコレクタを接続するととも
に、入力端子３にエミッタを接続している。また、ＰＮ
ＰトランジスタＱ１３は、ＰＮＰトランジスタＱ２のコ
レクタにベースを接続しており、そのため、ベースの電
位は一定に保たれる。
ンジスタＱ１４のコレクタにコレクタを接続するととも
に、入力端子３にエミッタを接続している。また、ＰＮ
ＰトランジスタＱ１３は、ＰＮＰトランジスタＱ２のコ
レクタにベースを接続しており、そのため、ベースの電
位は一定に保たれる。
【００５３】そして、カレントミラー回路の出力端であ
るＮＰＮトランジスタＱ１５のコレクタと、カレントミ
ラー回路の入力端であるＰＮＰトランジスタＱ１６のコ
レクタが互いに接続されている。また、カレントミラー
回路の出力端であるＰＮＰトランジスタＱ１１のコレク
タと、カレントミラー回路の入力端であるＮＰＮトラン
ジスタＱ１８のコレクタが互いに接続されている。そし
て、カレントミラー回路の出力端であるＰＮＰトランジ
スタＱ１７のコレクタと、カレントミラー回路の出力端
であるＮＰＮトランジスタＱ１９のコレクタが互いに接
続されている。この電圧−電流変換回路２１，２２の電
流出力端子は、それぞれ、ＮＰＮトランジスタＱ９のコ
レクタとＮＰＮトランジスタＱ１９のコレクタに設けら
れている。
るＮＰＮトランジスタＱ１５のコレクタと、カレントミ
ラー回路の入力端であるＰＮＰトランジスタＱ１６のコ
レクタが互いに接続されている。また、カレントミラー
回路の出力端であるＰＮＰトランジスタＱ１１のコレク
タと、カレントミラー回路の入力端であるＮＰＮトラン
ジスタＱ１８のコレクタが互いに接続されている。そし
て、カレントミラー回路の出力端であるＰＮＰトランジ
スタＱ１７のコレクタと、カレントミラー回路の出力端
であるＮＰＮトランジスタＱ１９のコレクタが互いに接
続されている。この電圧−電流変換回路２１，２２の電
流出力端子は、それぞれ、ＮＰＮトランジスタＱ９のコ
レクタとＮＰＮトランジスタＱ１９のコレクタに設けら
れている。
【００５４】伝送路１の電位と電源電位ＶCCとの関係
で、ＮＰＮトランジスタＱ６に流れる電流Ｉ3 の大きさ
が決まり、伝送路１の電位と接地電位ＧＮＤとの関係
で、ＰＮＰトランジスタＱ７に流れる電流Ｉ5 が決ま
る。そして、伝送路１から入力端子３に入力される電流
Ｉ1 は、電流Ｉ3 と電流Ｉ5 の差になる。また、ＰＮＰ
トランジスタＱ４のエミッタ・コレクタ間に流れる電流
Ｉ3 と、ＰＮＰトランジスタＱ５のエミッタ・コレクタ
間に流れる電流Ｉ4 とは比例関係にある。従って、比例
定数をαとすると、Ｉ3 ＝α・Ｉ4 という式が成り立
つ。同様に、電流Ｉ5 と電流Ｉ6 との間の比例定数をα
とすると、Ｉ5 ＝α・Ｉ6 という式が成り立つ。そし
て、ＮＰＮトランジスタＱ９のコレクタからは電流Ｉ4
と電流Ｉ6 との差に相当する電流が出力される。従っ
て、この電流の大きさは、α・Ｉ1 となる。
で、ＮＰＮトランジスタＱ６に流れる電流Ｉ3 の大きさ
が決まり、伝送路１の電位と接地電位ＧＮＤとの関係
で、ＰＮＰトランジスタＱ７に流れる電流Ｉ5 が決ま
る。そして、伝送路１から入力端子３に入力される電流
Ｉ1 は、電流Ｉ3 と電流Ｉ5 の差になる。また、ＰＮＰ
トランジスタＱ４のエミッタ・コレクタ間に流れる電流
Ｉ3 と、ＰＮＰトランジスタＱ５のエミッタ・コレクタ
間に流れる電流Ｉ4 とは比例関係にある。従って、比例
定数をαとすると、Ｉ3 ＝α・Ｉ4 という式が成り立
つ。同様に、電流Ｉ5 と電流Ｉ6 との間の比例定数をα
とすると、Ｉ5 ＝α・Ｉ6 という式が成り立つ。そし
て、ＮＰＮトランジスタＱ９のコレクタからは電流Ｉ4
と電流Ｉ6 との差に相当する電流が出力される。従っ
て、この電流の大きさは、α・Ｉ1 となる。
【００５５】また、伝送路２の電位と電源電位ＶCCとの
関係で、ＮＰＮトランジスタＱ１２に流れる電流Ｉ7 の
大きさが決まり、伝送路２の電位と接地電位ＧＮＤとの
関係で、ＰＮＰトランジスタＱ１３に流れる電流Ｉ9 が
決まる。そして、伝送路２に入力端子４から流れだす電
流Ｉ2 は、電流Ｉ7 と電流Ｉ9 の差になる。また、ＰＮ
ＰトランジスタＱ１０のエミッタ・コレクタ間に流れる
電流Ｉ7 と、ＰＮＰトランジスタＱ１１のエミッタ・コ
レクタ間に流れる電流Ｉ8 と、ＮＰＮトランジスタＱ１
９のエミッタ・コレクタ間に流れる電流Ｉ12とは比例関
係にある。従って、比例定数をβとすると、Ｉ7 ＝β・
Ｉ12という式が成り立つ。同様に、電流Ｉ9 と電流Ｉ11
との間の比例定数をβとすると、Ｉ9 ＝β・Ｉ11という
式が成り立つ。そして、ＮＰＮトランジスタＱ９のコレ
クタからは電流Ｉ12と電流Ｉ11との差に相当する電流が
出力される。従って、この電流の大きさは、β・Ｉ2 と
なる。
関係で、ＮＰＮトランジスタＱ１２に流れる電流Ｉ7 の
大きさが決まり、伝送路２の電位と接地電位ＧＮＤとの
関係で、ＰＮＰトランジスタＱ１３に流れる電流Ｉ9 が
決まる。そして、伝送路２に入力端子４から流れだす電
流Ｉ2 は、電流Ｉ7 と電流Ｉ9 の差になる。また、ＰＮ
ＰトランジスタＱ１０のエミッタ・コレクタ間に流れる
電流Ｉ7 と、ＰＮＰトランジスタＱ１１のエミッタ・コ
レクタ間に流れる電流Ｉ8 と、ＮＰＮトランジスタＱ１
９のエミッタ・コレクタ間に流れる電流Ｉ12とは比例関
係にある。従って、比例定数をβとすると、Ｉ7 ＝β・
Ｉ12という式が成り立つ。同様に、電流Ｉ9 と電流Ｉ11
との間の比例定数をβとすると、Ｉ9 ＝β・Ｉ11という
式が成り立つ。そして、ＮＰＮトランジスタＱ９のコレ
クタからは電流Ｉ12と電流Ｉ11との差に相当する電流が
出力される。従って、この電流の大きさは、β・Ｉ2 と
なる。
【００５６】そして、電圧−電流変換回路２２は、電圧
−電流変換回路２１に比べてカレントミラー回路を二つ
余分に接続することで、例えば伝送路１，２が同じ電位
のとき、電圧−電流変換回路２１の出力電流と方向が逆
向きの電流を出力することができるように構成されてい
る。
−電流変換回路２１に比べてカレントミラー回路を二つ
余分に接続することで、例えば伝送路１，２が同じ電位
のとき、電圧−電流変換回路２１の出力電流と方向が逆
向きの電流を出力することができるように構成されてい
る。
【００５７】そのため、電流加（減）算回路２３は、電
圧−電流変換回路２１，２２の電流出力端子を接続する
だけの簡単な構成とできる。そして、この加算回路２３
の出力する電流は、α・Ｉ1 ＋β・Ｉ2 である。
圧−電流変換回路２１，２２の電流出力端子を接続する
だけの簡単な構成とできる。そして、この加算回路２３
の出力する電流は、α・Ｉ1 ＋β・Ｉ2 である。
【００５８】次に、基準電圧発生回路２５は、抵抗Ｒ
１，Ｒ２と定電流源ｃｃ２とＮＰＮトランジスタＱ２０
とで構成されている。抵抗Ｒ１は、一方端を電源電位Ｖ
CCに接続するとともに、他方端を定電流源ｃｃ２の入力
端に接続している。定電流源ｃｃ２は、接地電位ＧＮＤ
に出力端を接続し、抵抗Ｒ１の他方端から電源電位に一
定の電流を流す。ＮＰＮトランジスタＱ２０は、コレク
タを電源電位ＶCCに接続するとともに、ベースを抵抗Ｒ
１の他方端に接続し、エミッタから基準電圧１２を出力
する。抵抗Ｒ２は、ＮＰＮトランジスタＱ２０のエミッ
タに一方端を接続するとともに、接地電位ＧＮＤに他方
端を接続している。
１，Ｒ２と定電流源ｃｃ２とＮＰＮトランジスタＱ２０
とで構成されている。抵抗Ｒ１は、一方端を電源電位Ｖ
CCに接続するとともに、他方端を定電流源ｃｃ２の入力
端に接続している。定電流源ｃｃ２は、接地電位ＧＮＤ
に出力端を接続し、抵抗Ｒ１の他方端から電源電位に一
定の電流を流す。ＮＰＮトランジスタＱ２０は、コレク
タを電源電位ＶCCに接続するとともに、ベースを抵抗Ｒ
１の他方端に接続し、エミッタから基準電圧１２を出力
する。抵抗Ｒ２は、ＮＰＮトランジスタＱ２０のエミッ
タに一方端を接続するとともに、接地電位ＧＮＤに他方
端を接続している。
【００５９】電流−電圧変換回路２４は、加算回路２３
の出力端及びＮＰＮトランジスタＱ２０のエミッタに一
方端を接続するとともに、ＮＰＮトランジスタＱ２０の
エミッタに他方端を接続した抵抗Ｒ３で構成されてい
る。そして、電流−電圧変換回路は、入力される電流
（α・Ｉ1 ＋β・Ｉ2 ）をＮＰＮトランジスタＱ２０の
エミッタの電位を基準として電圧に変換している。
の出力端及びＮＰＮトランジスタＱ２０のエミッタに一
方端を接続するとともに、ＮＰＮトランジスタＱ２０の
エミッタに他方端を接続した抵抗Ｒ３で構成されてい
る。そして、電流−電圧変換回路は、入力される電流
（α・Ｉ1 ＋β・Ｉ2 ）をＮＰＮトランジスタＱ２０の
エミッタの電位を基準として電圧に変換している。
【００６０】次に、比較回路の構成について図４を用い
て説明する。図４は、図１におけるコンパレータ６，７
の構成を示す回路図である。図において、３０は非反転
入力端子、３１は反転入力端子、３２は出力端子であ
る。非反転入力端子３０には、抵抗Ｒ５の一方端が接続
されている。ＰＮＰトランジスタＱ３０は、抵抗Ｒ５の
他方端にベースを接続するとともに、接地電位ＧＮＤに
コレクタを接続している。ＰＮＰトランジスタＱ３１
は、反転入力端子３１にベースを接続するとともに、接
地電位ＧＮＤにコレクタを接続している。
て説明する。図４は、図１におけるコンパレータ６，７
の構成を示す回路図である。図において、３０は非反転
入力端子、３１は反転入力端子、３２は出力端子であ
る。非反転入力端子３０には、抵抗Ｒ５の一方端が接続
されている。ＰＮＰトランジスタＱ３０は、抵抗Ｒ５の
他方端にベースを接続するとともに、接地電位ＧＮＤに
コレクタを接続している。ＰＮＰトランジスタＱ３１
は、反転入力端子３１にベースを接続するとともに、接
地電位ＧＮＤにコレクタを接続している。
【００６１】ＰＮＰトランジスタＱ３２，Ｑ３３は互い
のエミッタを結合したトランジスタペアである。そし
て、それらエミッタには、定電流源ｃｃ３を通して電源
電位ＶCCから一定の電流が供給されている。このＰＮＰ
トランジスタＱ３２，Ｑ３３のベースには、それぞれ、
ＰＮＰトランジスタＱ３０，Ｑ３１のエミッタが接続さ
れている。ＮＰＮトランジスタＱ３４，Ｑ３５はカレン
トミラー回路を形成しており、そのため、ＮＰＮトラン
ジスタＱ３４，Ｑ３５のエミッタは、ともに接地電位Ｇ
ＮＤに接続され、互いのベースが結合されており、そし
て、ＮＰＮトランジスタＱ３４のコレクタとベースが接
続されている。ＰＮＰトランジスタＱ３２，Ｑ３３のコ
レクタが、それぞれ、ＮＰＮトランジスタＱ３４，Ｑ３
５のコレクタと接続されている。そして、ＰＮＰトラン
ジスタＱ３２，Ｑ３３のコレクタからは、それぞれ、非
反転入力端子及び反転入力端子から入力される電圧に応
じた電流Ｉ21，Ｉ22が出力される。
のエミッタを結合したトランジスタペアである。そし
て、それらエミッタには、定電流源ｃｃ３を通して電源
電位ＶCCから一定の電流が供給されている。このＰＮＰ
トランジスタＱ３２，Ｑ３３のベースには、それぞれ、
ＰＮＰトランジスタＱ３０，Ｑ３１のエミッタが接続さ
れている。ＮＰＮトランジスタＱ３４，Ｑ３５はカレン
トミラー回路を形成しており、そのため、ＮＰＮトラン
ジスタＱ３４，Ｑ３５のエミッタは、ともに接地電位Ｇ
ＮＤに接続され、互いのベースが結合されており、そし
て、ＮＰＮトランジスタＱ３４のコレクタとベースが接
続されている。ＰＮＰトランジスタＱ３２，Ｑ３３のコ
レクタが、それぞれ、ＮＰＮトランジスタＱ３４，Ｑ３
５のコレクタと接続されている。そして、ＰＮＰトラン
ジスタＱ３２，Ｑ３３のコレクタからは、それぞれ、非
反転入力端子及び反転入力端子から入力される電圧に応
じた電流Ｉ21，Ｉ22が出力される。
【００６２】ＮＰＮトランジスタＱ３６は、ＮＰＮトラ
ンジスタＱ３５のコレクタにベースを接続するととも
に、接地電位ＧＮＤにエミッタを接続している。このＮ
ＰＮトランジスタＱ３６のコレクタには、定電流源ｃｃ
４を通して電源電位ＶCCから一定の電流が供給されてい
る。そして、ＮＰＮトランジスタＱ３７は、ベースをＮ
ＰＮトランジスタＱ３６のコレクタに接続し、コレクタ
を出力端子３２に接続し、エミッタを接地電位ＧＮＤに
接続している。また、抵抗Ｒ４が、電源電位ＶCCとＮＰ
ＮトランジスタＱ３７のコレクタとの間に接続されてい
る。
ンジスタＱ３５のコレクタにベースを接続するととも
に、接地電位ＧＮＤにエミッタを接続している。このＮ
ＰＮトランジスタＱ３６のコレクタには、定電流源ｃｃ
４を通して電源電位ＶCCから一定の電流が供給されてい
る。そして、ＮＰＮトランジスタＱ３７は、ベースをＮ
ＰＮトランジスタＱ３６のコレクタに接続し、コレクタ
を出力端子３２に接続し、エミッタを接地電位ＧＮＤに
接続している。また、抵抗Ｒ４が、電源電位ＶCCとＮＰ
ＮトランジスタＱ３７のコレクタとの間に接続されてい
る。
【００６３】以上のように構成されたコンパレータ６，
７は、図５に示すような特性を有している。コンパレー
タ６，７は、非反転入力端子３０の電圧Ｖ1 から反転入
力端子３１の電圧Ｖ2 を引いた値（Ｖ1 −Ｖ2 ）が負に
なるところで出力が零となる特性を持っている。即ち、
抵抗Ｒ５の働きによって、入力オフセット電圧が負にな
っている。
７は、図５に示すような特性を有している。コンパレー
タ６，７は、非反転入力端子３０の電圧Ｖ1 から反転入
力端子３１の電圧Ｖ2 を引いた値（Ｖ1 −Ｖ2 ）が負に
なるところで出力が零となる特性を持っている。即ち、
抵抗Ｒ５の働きによって、入力オフセット電圧が負にな
っている。
【００６４】第１実施例で説明した動作をさせるよう
に、図４に示した回路をコンパレータ６として用いた場
合は、非反転入力端子３０に、図３に示した基準電圧１
２を入力するとともに、反転入力端子３１に、図３に示
した出力電圧１４を入力する。また、コンパレータ７と
して用いる場合は、コンパレータ６の場合とは逆に、非
反転入力端子３０に出力電圧１４を入力するとともに、
反転入力端子３１に基準電圧１２を入力する。
に、図４に示した回路をコンパレータ６として用いた場
合は、非反転入力端子３０に、図３に示した基準電圧１
２を入力するとともに、反転入力端子３１に、図３に示
した出力電圧１４を入力する。また、コンパレータ７と
して用いる場合は、コンパレータ６の場合とは逆に、非
反転入力端子３０に出力電圧１４を入力するとともに、
反転入力端子３１に基準電圧１２を入力する。
【００６５】なお、コンパレータ７として、正の入力オ
フセット電圧を持ったコンパレータを用いて、そのコン
パレータの反転入力端子に出力電圧１４を入力するとと
もに、非反転入力端子に基準電圧１２を入力するように
しても、上記実施例と同様の効果を生じる。
フセット電圧を持ったコンパレータを用いて、そのコン
パレータの反転入力端子に出力電圧１４を入力するとと
もに、非反転入力端子に基準電圧１２を入力するように
しても、上記実施例と同様の効果を生じる。
【００６６】また、コンパレータ７として、コンパレー
タ６よりも小さな負の入力オフセット電圧を持ったコン
パレータを用いて、そのコンパレータの反転入力端子に
出力電圧１４を入力するとともに、非反転入力端子に基
準電圧１２を入力するようにしても、上記実施例と同様
の効果を生じる。
タ６よりも小さな負の入力オフセット電圧を持ったコン
パレータを用いて、そのコンパレータの反転入力端子に
出力電圧１４を入力するとともに、非反転入力端子に基
準電圧１２を入力するようにしても、上記実施例と同様
の効果を生じる。
【００６７】次に、この発明の第２実施例について図６
を用いて説明する。図６はこの発明の第２実施例による
極性検出回路の構成を示すブロック図である。図におい
て、極性検出回路１００ａは、第１実施例の極性検出回
路１００の入力端子３，４と伝送路１，２との間に抵抗
１０，１１を設けた構成となっている。そのため、伝送
路１，２から見た極性検出回路１００ａの入力インピー
ダンスが極性検出回路１００よりも大きくなっており、
入力端子３，４に入力される電流を制限することができ
る。従って、伝送路１，２と極性検出回路１００ａの内
部回路との絶縁性を向上させることができる。
を用いて説明する。図６はこの発明の第２実施例による
極性検出回路の構成を示すブロック図である。図におい
て、極性検出回路１００ａは、第１実施例の極性検出回
路１００の入力端子３，４と伝送路１，２との間に抵抗
１０，１１を設けた構成となっている。そのため、伝送
路１，２から見た極性検出回路１００ａの入力インピー
ダンスが極性検出回路１００よりも大きくなっており、
入力端子３，４に入力される電流を制限することができ
る。従って、伝送路１，２と極性検出回路１００ａの内
部回路との絶縁性を向上させることができる。
【００６８】次に、この発明の第３実施例について図７
乃至図９を用いて説明する。図７は、この発明の第３実
施例による極性検出回路の構成を示すブロック図であ
る。第３実施例の極性検出回路１００ｂが第２実施例の
極性検出回路１００ａと異なる点は、電流−電圧変換回
路２４ａと基準電圧発生回路２５ａ及びコンパレータ６
ａ，７ａで構成された部分である。
乃至図９を用いて説明する。図７は、この発明の第３実
施例による極性検出回路の構成を示すブロック図であ
る。第３実施例の極性検出回路１００ｂが第２実施例の
極性検出回路１００ａと異なる点は、電流−電圧変換回
路２４ａと基準電圧発生回路２５ａ及びコンパレータ６
ａ，７ａで構成された部分である。
【００６９】第１あるいは第２実施例において、電流−
電圧変換回路２４ａは、基準電圧発生回路２５ａが発生
する基準電圧に、変換した電圧を加えてコンパレータ
６，７に出力した。この時、基準電圧発生回路は一種類
の基準電圧しか発生しなかった。そして、不感帯を設け
るために、コンパレータ６，７がオフセット電圧を０Ｖ
からずらした設定とすることが必要であった。
電圧変換回路２４ａは、基準電圧発生回路２５ａが発生
する基準電圧に、変換した電圧を加えてコンパレータ
６，７に出力した。この時、基準電圧発生回路は一種類
の基準電圧しか発生しなかった。そして、不感帯を設け
るために、コンパレータ６，７がオフセット電圧を０Ｖ
からずらした設定とすることが必要であった。
【００７０】第３の実施例においては、基準電圧発生か
２５ａが、３種類の大きさの異なる基準電圧を発生する
とともに、電流−電圧変換回路２４ａがこの基準電圧の
中間の基準電圧を基準として電圧に変換し、これら大き
い方と小さい方の２つの基準電圧１２，１３と変換され
た出力電圧１４とを比較回路で比較することによって、
不感帯を設けて伝送路１，２の電位差の判定が可能とな
っている。
２５ａが、３種類の大きさの異なる基準電圧を発生する
とともに、電流−電圧変換回路２４ａがこの基準電圧の
中間の基準電圧を基準として電圧に変換し、これら大き
い方と小さい方の２つの基準電圧１２，１３と変換され
た出力電圧１４とを比較回路で比較することによって、
不感帯を設けて伝送路１，２の電位差の判定が可能とな
っている。
【００７１】そのため、基準電圧発生回路２５ａが出力
する大きい方の基準電圧１２はコンパレータ６ａの非反
転入力端子に入力され、小さい方の基準電圧１３はコン
パレータ７ａの反転入力端子に入力されている。そし
て、電流−電圧変換回路２４ａが出力する出力電圧１４
はコンパレータ６ａの反転入力端子及びコンパレータ７
ａの非反転入力端子に入力されている。
する大きい方の基準電圧１２はコンパレータ６ａの非反
転入力端子に入力され、小さい方の基準電圧１３はコン
パレータ７ａの反転入力端子に入力されている。そし
て、電流−電圧変換回路２４ａが出力する出力電圧１４
はコンパレータ６ａの反転入力端子及びコンパレータ７
ａの非反転入力端子に入力されている。
【００７２】次に、電流−電圧変換回路２４ａと基準電
圧発生回路２５ａの構成を図８に示す。図８において、
定電圧源２０，電圧−電流変換回路２１，２２及び電流
加（減）算回路２３の構成は第１及び第２実施例と同様
である。基準電圧発生回路２５ａは、抵抗Ｒ６〜Ｒ１０
及びＮＰＮトランジスタＱ４０〜Ｑ４２で構成されてい
る。抵抗Ｒ６は一方端を電源電位ＶCCに接続している。
ＮＰＮトランジスタＱ４０は、ベース及びコレクタを抵
抗Ｒ６の他方端に接続している。抵抗Ｒ７は一方端をＮ
ＰＮトランジスタＱ４０のエミッタに接続している。Ｎ
ＰＮトランジスタＱ４１は、コレクタ及びベースを抵抗
Ｒ７の他方端に接続するとともに、エミッタを接地電位
ＧＮＤに接続している。そして、ＮＰＮトランジスタＱ
４１のコレクタから基準電圧１３が出力される。
圧発生回路２５ａの構成を図８に示す。図８において、
定電圧源２０，電圧−電流変換回路２１，２２及び電流
加（減）算回路２３の構成は第１及び第２実施例と同様
である。基準電圧発生回路２５ａは、抵抗Ｒ６〜Ｒ１０
及びＮＰＮトランジスタＱ４０〜Ｑ４２で構成されてい
る。抵抗Ｒ６は一方端を電源電位ＶCCに接続している。
ＮＰＮトランジスタＱ４０は、ベース及びコレクタを抵
抗Ｒ６の他方端に接続している。抵抗Ｒ７は一方端をＮ
ＰＮトランジスタＱ４０のエミッタに接続している。Ｎ
ＰＮトランジスタＱ４１は、コレクタ及びベースを抵抗
Ｒ７の他方端に接続するとともに、エミッタを接地電位
ＧＮＤに接続している。そして、ＮＰＮトランジスタＱ
４１のコレクタから基準電圧１３が出力される。
【００７３】また、抵抗Ｒ８は、一方端を電源電位ＶCC
に接続するとともに、他方端を抵抗Ｒ９の一方端に接続
している。抵抗Ｒ９は他方端をＮＰＮトランジスタＱ４
１のコレクタに接続している。そして、抵抗Ｒ９の一方
端から基準電圧１２が出力される。
に接続するとともに、他方端を抵抗Ｒ９の一方端に接続
している。抵抗Ｒ９は他方端をＮＰＮトランジスタＱ４
１のコレクタに接続している。そして、抵抗Ｒ９の一方
端から基準電圧１２が出力される。
【００７４】そして、ＮＰＮトランジスタＱ４２は、コ
レクタを電源電位ＶCCに接続し、ベースを抵抗Ｒ６の他
方端に接続し、エミッタを抵抗Ｒ１０の一方端に接続し
ている。抵抗Ｒ１０は、他方端を接地電位ＧＮＤに接続
し、その一方端に基準電圧１２，１３の間の基準電圧を
発生している。
レクタを電源電位ＶCCに接続し、ベースを抵抗Ｒ６の他
方端に接続し、エミッタを抵抗Ｒ１０の一方端に接続し
ている。抵抗Ｒ１０は、他方端を接地電位ＧＮＤに接続
し、その一方端に基準電圧１２，１３の間の基準電圧を
発生している。
【００７５】電流−電圧変換回路２４ａは、抵抗Ｒ１１
で構成されている。そして、抵抗Ｒ１１は、一方端を抵
抗Ｒ１０の一方端に接続するとともに、加算回路２３の
出力する電流（α・Ｉ1 ＋β・Ｉ2 ）をその他方端に入
力している。
で構成されている。そして、抵抗Ｒ１１は、一方端を抵
抗Ｒ１０の一方端に接続するとともに、加算回路２３の
出力する電流（α・Ｉ1 ＋β・Ｉ2 ）をその他方端に入
力している。
【００７６】例えば、図２の状態Ｓｅ１に示すように、
伝送路１，２の電位が接地電位（０Ｖ）にあるとする。
これらの電位は入力端子３を介して電圧−電流変換回路
２１、及び入力端子４を介して電圧−電流変換回路２２
に入力される。電圧−電流変換回路２１，２２から、接
地電位に応じた同じ大きさの電流が出力される。ところ
で、加算回路２３は、第１実施例で説明したように、出
力される電流（α・Ｉ1 ＋β・Ｉ2 ）は、０アンペアで
ある。
伝送路１，２の電位が接地電位（０Ｖ）にあるとする。
これらの電位は入力端子３を介して電圧−電流変換回路
２１、及び入力端子４を介して電圧−電流変換回路２２
に入力される。電圧−電流変換回路２１，２２から、接
地電位に応じた同じ大きさの電流が出力される。ところ
で、加算回路２３は、第１実施例で説明したように、出
力される電流（α・Ｉ1 ＋β・Ｉ2 ）は、０アンペアで
ある。
【００７７】そして、電流−電圧変換回路２４ａは、加
算回路２３からの電流が零であるため、出力電圧１４と
して、基準電圧発生回路２５ａが出力する基準電圧１２
と基準電圧１３との中間の電圧を出力する。この電流−
電圧変換回路２４ａの出力を受けるコンパレータ６ａ，
７ａは、共に、反転入力端子の電位が非反転入力端子の
電位より低く、そのためハイレベルを出力する。
算回路２３からの電流が零であるため、出力電圧１４と
して、基準電圧発生回路２５ａが出力する基準電圧１２
と基準電圧１３との中間の電圧を出力する。この電流−
電圧変換回路２４ａの出力を受けるコンパレータ６ａ，
７ａは、共に、反転入力端子の電位が非反転入力端子の
電位より低く、そのためハイレベルを出力する。
【００７８】次に、状態Ｓｅ２のような場合、即ち、伝
送路２の電位が接地電位にあり、伝送路１の電位が電位
Ｅにある場合を想定する。この時、伝送路１，２の電位
に応じて電圧−電流変換回路２１，２２は電流を出力す
るが、電圧−電流変換回路２１の方の電流が大きくな
る。そして、加算回路２３から出力される電流（α・Ｉ
1 ＋β・Ｉ2 ）は、図に示した電圧−電流変換回路２１
の出力電流αＩ1 の向きと同じ向きの電流である。この
電流を電流−電圧変換回路２４ａで変換して出力される
出力電圧１４は、基準電圧発生回路２５ａの出力する基
準電圧１３よりも小さい。そのため、コンパレータ７ａ
の反転入力端子の電位が非反転入力端子の電位よりも高
くなり、コンパレータ７ａはローレベルを出力する。コ
ンパレータ６ａの反転入力端子の電位が非反転入力端子
の電位より低くなり、コンパレータ６ａはハイレベルを
出力する。コンパレータ６ａがハイレベルで、コンパレ
ータ７ａがローレベルであるため、伝送路１の電位が伝
送路２の電位よりも高いと判断することができる。
送路２の電位が接地電位にあり、伝送路１の電位が電位
Ｅにある場合を想定する。この時、伝送路１，２の電位
に応じて電圧−電流変換回路２１，２２は電流を出力す
るが、電圧−電流変換回路２１の方の電流が大きくな
る。そして、加算回路２３から出力される電流（α・Ｉ
1 ＋β・Ｉ2 ）は、図に示した電圧−電流変換回路２１
の出力電流αＩ1 の向きと同じ向きの電流である。この
電流を電流−電圧変換回路２４ａで変換して出力される
出力電圧１４は、基準電圧発生回路２５ａの出力する基
準電圧１３よりも小さい。そのため、コンパレータ７ａ
の反転入力端子の電位が非反転入力端子の電位よりも高
くなり、コンパレータ７ａはローレベルを出力する。コ
ンパレータ６ａの反転入力端子の電位が非反転入力端子
の電位より低くなり、コンパレータ６ａはハイレベルを
出力する。コンパレータ６ａがハイレベルで、コンパレ
ータ７ａがローレベルであるため、伝送路１の電位が伝
送路２の電位よりも高いと判断することができる。
【００７９】ここで、コンパレータ７ａがローレベルを
出力するためには、中間の基準電圧と基準電圧発生回路
２５が発生する基準電圧１３との差をＶ13とし、抵抗Ｒ
１１の抵抗値をｒ11とすると、Ｖ13＜ｒ11・（α・Ｉ1
＋β・Ｉ2 ）となる必要がある。これによって不感帯の
一部が形成される。
出力するためには、中間の基準電圧と基準電圧発生回路
２５が発生する基準電圧１３との差をＶ13とし、抵抗Ｒ
１１の抵抗値をｒ11とすると、Ｖ13＜ｒ11・（α・Ｉ1
＋β・Ｉ2 ）となる必要がある。これによって不感帯の
一部が形成される。
【００８０】次に、状態Ｓｅ３のような場合、即ち、伝
送路１の電位が接地電位にあり、伝送路２の電位が電位
Ｅにある場合を想定する。この時、伝送路１，２の電位
に応じて電圧−電流変換回路２１，２２は電流を出力す
るが、電圧−電流変換回路２２の方の電流が大きくな
る。そして、加算回路２３から出力される電流（α・Ｉ
1 ＋β・Ｉ2 ）は、電圧−電流変換回路２２の出力電流
βＩ2 の向きと逆の向きの電流である。この電流を電流
−電圧変換回路２４ａで変換して出力される出力電圧１
４は、基準電圧発生回路２５ａの基準電圧１２よりも大
きくなる。そのため、コンパレータ６ａの反転入力端子
の電位が非反転入力端子の電位より高くなり、コンパレ
ータ６ａはローレベルを出力する。コンパレータ７ａの
反転入力端子の電位が非反転入力端子の電位より低くな
り、コンパレータ７ａはハイレベルを出力する。コンパ
レータ６ａがローレベルで、コンパレータ７ａがハイレ
ベルであるため、伝送路２の電位が伝送路１の電位より
も高いと判断することができる。
送路１の電位が接地電位にあり、伝送路２の電位が電位
Ｅにある場合を想定する。この時、伝送路１，２の電位
に応じて電圧−電流変換回路２１，２２は電流を出力す
るが、電圧−電流変換回路２２の方の電流が大きくな
る。そして、加算回路２３から出力される電流（α・Ｉ
1 ＋β・Ｉ2 ）は、電圧−電流変換回路２２の出力電流
βＩ2 の向きと逆の向きの電流である。この電流を電流
−電圧変換回路２４ａで変換して出力される出力電圧１
４は、基準電圧発生回路２５ａの基準電圧１２よりも大
きくなる。そのため、コンパレータ６ａの反転入力端子
の電位が非反転入力端子の電位より高くなり、コンパレ
ータ６ａはローレベルを出力する。コンパレータ７ａの
反転入力端子の電位が非反転入力端子の電位より低くな
り、コンパレータ７ａはハイレベルを出力する。コンパ
レータ６ａがローレベルで、コンパレータ７ａがハイレ
ベルであるため、伝送路２の電位が伝送路１の電位より
も高いと判断することができる。
【００８１】ここで、コンパレータ６ａがローレベルを
出力するためには、基準電圧発生回路２５が発生する基
準電圧１２と中間の基準電圧との差をＶ12とすると、Ｖ
12＞ｒ11・（α・Ｉ1 ＋β・Ｉ2 ）となる必要がある。
これによって不感帯の一部が形成される。従って、不感
帯は、Ｖ12＞ｒ11・（α・Ｉ1 ＋β・Ｉ2 ）＞Ｖ13で与
えられる範囲となる。
出力するためには、基準電圧発生回路２５が発生する基
準電圧１２と中間の基準電圧との差をＶ12とすると、Ｖ
12＞ｒ11・（α・Ｉ1 ＋β・Ｉ2 ）となる必要がある。
これによって不感帯の一部が形成される。従って、不感
帯は、Ｖ12＞ｒ11・（α・Ｉ1 ＋β・Ｉ2 ）＞Ｖ13で与
えられる範囲となる。
【００８２】次に、第３実施例で用いられるコンパレー
タ６ａ，７ａの構成を図９に示す。コンパレータ６ａ，
７ａは入力オフセット電圧を０Ｖとしても差し支えない
ので、図４に示したコンパレータの回路図から抵抗Ｒ５
を取り除いた構成となっている。また、図９において、
３５は非反転入力端子、３６は反転入力端子、３７は出
力端子である。
タ６ａ，７ａの構成を図９に示す。コンパレータ６ａ，
７ａは入力オフセット電圧を０Ｖとしても差し支えない
ので、図４に示したコンパレータの回路図から抵抗Ｒ５
を取り除いた構成となっている。また、図９において、
３５は非反転入力端子、３６は反転入力端子、３７は出
力端子である。
【００８３】図９に示したコンパレータをコンパレータ
６ａとして用いる場合は、基準電圧１２を非反転入力端
子３５に入力するとともに、出力電圧１４を反転入力端
子３６に入力する。図９に示したコンパレータをコンパ
レータ７ａとして用いる場合は、基準電圧１３を反転入
力端子３６に入力するとともに、出力電圧１４を非反転
入力端子３５に入力する。
６ａとして用いる場合は、基準電圧１２を非反転入力端
子３５に入力するとともに、出力電圧１４を反転入力端
子３６に入力する。図９に示したコンパレータをコンパ
レータ７ａとして用いる場合は、基準電圧１３を反転入
力端子３６に入力するとともに、出力電圧１４を非反転
入力端子３５に入力する。
【００８４】
【発明の効果】以上のように、請求項１記載の発明の極
性検出回路によれば、第１の入力端子に接続され、第１
の入力端子の電位に応じた電流を出力する第１の電圧−
電流変換回路と第２の入力端子に接続され、第２の入力
端子の電位に応じた電流を出力する第２の電圧−電流変
換回路とを備えているので、第１及び第２の電圧−電流
変換回路が第１及び第２の伝送路の電位差をいったん電
流に置き換えて取り出すので、任意の第１及び第２の伝
送路の電位に対して対応することができる。
性検出回路によれば、第１の入力端子に接続され、第１
の入力端子の電位に応じた電流を出力する第１の電圧−
電流変換回路と第２の入力端子に接続され、第２の入力
端子の電位に応じた電流を出力する第２の電圧−電流変
換回路とを備えているので、第１及び第２の電圧−電流
変換回路が第１及び第２の伝送路の電位差をいったん電
流に置き換えて取り出すので、任意の第１及び第２の伝
送路の電位に対して対応することができる。
【００８５】さらに、第１及び第２の電圧−電流変換回
路からの電流を受け、第１及び第２の入力端子の電位の
差に応じた電圧を出力する電圧発生手段と、電圧発生手
段が出力する前記電圧が、所定の範囲内にあるか、該所
定の範囲の下限値より小さいか、該所定の範囲の上限値
より大きいかを判別して、その判別結果を出力する判別
回路とを備えているので、所定の範囲を不感帯として、
信号の重畳されている第１及び第２の伝送路の電位を判
別することができる。そして、これら第１及び第２の電
流−電圧変換回路、電圧発生回路及び判別回路は集積化
することが容易で極性検出回路の部品点数を削減するこ
とができるという効果がある。
路からの電流を受け、第１及び第２の入力端子の電位の
差に応じた電圧を出力する電圧発生手段と、電圧発生手
段が出力する前記電圧が、所定の範囲内にあるか、該所
定の範囲の下限値より小さいか、該所定の範囲の上限値
より大きいかを判別して、その判別結果を出力する判別
回路とを備えているので、所定の範囲を不感帯として、
信号の重畳されている第１及び第２の伝送路の電位を判
別することができる。そして、これら第１及び第２の電
流−電圧変換回路、電圧発生回路及び判別回路は集積化
することが容易で極性検出回路の部品点数を削減するこ
とができるという効果がある。
【００８６】請求項２記載の発明の極性検出回路によれ
ば、判別回路は、基準電圧が入力される第１の入力端、
電圧発生手段が出力する電圧が入力される第２の入力
端、及び出力端を持ち、所定のオフセット電圧の下で第
１及び第２の入力端の電圧比較を行い、その比較結果の
信号を出力端から出力する第１の比較器と、基準電圧が
入力される第２の入力端、電圧発生手段が出力する電圧
が入力される第１の入力端、及び出力端を持ち、所定の
オフセット電圧の下で第１及び第２の入力端の電圧比較
を行い、その比較結果の信号を出力端から出力する第２
の比較器とを備えいるので、例えば、第１及び第２の比
較器のオフセット電圧を不感帯として用いることがで
き、このような比較器で構成された判別回路は集積化す
ることが簡単で極性検出回路の部品点数の削減が容易に
行えるという効果がある。
ば、判別回路は、基準電圧が入力される第１の入力端、
電圧発生手段が出力する電圧が入力される第２の入力
端、及び出力端を持ち、所定のオフセット電圧の下で第
１及び第２の入力端の電圧比較を行い、その比較結果の
信号を出力端から出力する第１の比較器と、基準電圧が
入力される第２の入力端、電圧発生手段が出力する電圧
が入力される第１の入力端、及び出力端を持ち、所定の
オフセット電圧の下で第１及び第２の入力端の電圧比較
を行い、その比較結果の信号を出力端から出力する第２
の比較器とを備えいるので、例えば、第１及び第２の比
較器のオフセット電圧を不感帯として用いることがで
き、このような比較器で構成された判別回路は集積化す
ることが簡単で極性検出回路の部品点数の削減が容易に
行えるという効果がある。
【００８７】請求項３記載の発明の極性検出回路によれ
ば、判別回路は、基準電圧が入力される第１の入力端、
電流−電圧変換手段が出力する電圧が入力される第２の
入力端、及び出力端を持ち、所定のオフセット電圧の下
で第１及び第２の入力端の電圧比較を行い、その比較結
果の信号を出力端から出力する第１の比較器と、基準電
圧が入力される第２の入力端、電流−電圧変換手段が出
力する電圧が入力される第１の入力端、及び出力端を持
ち、所定のオフセット電圧の下で第１及び第２の入力端
の電圧比較を行い、その比較結果の信号を出力端から出
力する第２の比較器とを有し、電流−電圧変換手段は、
基準電圧を基準に、加算手段の出力した電流を電圧に変
換して出力するので、例えば、第１及び第２の比較器の
オフセット電圧を不感帯として用いた構成とするとき、
電流−電圧変換手段は、確実に、不感帯を中心として出
力を変化させることができるので、製造が容易になると
いう効果がある。
ば、判別回路は、基準電圧が入力される第１の入力端、
電流−電圧変換手段が出力する電圧が入力される第２の
入力端、及び出力端を持ち、所定のオフセット電圧の下
で第１及び第２の入力端の電圧比較を行い、その比較結
果の信号を出力端から出力する第１の比較器と、基準電
圧が入力される第２の入力端、電流−電圧変換手段が出
力する電圧が入力される第１の入力端、及び出力端を持
ち、所定のオフセット電圧の下で第１及び第２の入力端
の電圧比較を行い、その比較結果の信号を出力端から出
力する第２の比較器とを有し、電流−電圧変換手段は、
基準電圧を基準に、加算手段の出力した電流を電圧に変
換して出力するので、例えば、第１及び第２の比較器の
オフセット電圧を不感帯として用いた構成とするとき、
電流−電圧変換手段は、確実に、不感帯を中心として出
力を変化させることができるので、製造が容易になると
いう効果がある。
【００８８】請求項４記載の極性検出回路によれば、第
１の入力端子に接続され、第１の入力端子の電位に応じ
た電流を出力する第１の電圧−電流変換回路と、第２の
入力端子に接続され、第２の入力端子の電位に応じた電
流を出力する第２の電圧−電流変換回路と、を備えてい
るので、第１及び第２の電圧−電流変換回路が第１及び
第２の伝送路の電位差をいったん電流に置き換えて取り
出すので、任意の第１及び第２の伝送路の電位に対して
対応することができる。
１の入力端子に接続され、第１の入力端子の電位に応じ
た電流を出力する第１の電圧−電流変換回路と、第２の
入力端子に接続され、第２の入力端子の電位に応じた電
流を出力する第２の電圧−電流変換回路と、を備えてい
るので、第１及び第２の電圧−電流変換回路が第１及び
第２の伝送路の電位差をいったん電流に置き換えて取り
出すので、任意の第１及び第２の伝送路の電位に対して
対応することができる。
【００８９】さらに、第１及び第２の電圧−電流変換回
路からの電流を受け、第１の基準電圧と該第１の基準電
圧と異なる第２の基準電圧との間の電圧を基準として、
第１及び第２の入力端子の電位の差に応じた電圧を出力
する電圧発生手段と、電圧発生手段が出力する電圧と第
１及び第２の基準電圧との大小関係を判別して、その判
別結果を出力する判別回路とを備えて構成されているの
で、所定の範囲を不感帯として、信号の重畳されている
第１及び第２の伝送路の電位を判別することができる。
そして、これら第１及び第２の電流−電圧変換回路、電
圧発生回路及び判別回路は集積化することが容易で極性
検出回路の部品点数を削減することが容易に行えるとい
う効果がある。
路からの電流を受け、第１の基準電圧と該第１の基準電
圧と異なる第２の基準電圧との間の電圧を基準として、
第１及び第２の入力端子の電位の差に応じた電圧を出力
する電圧発生手段と、電圧発生手段が出力する電圧と第
１及び第２の基準電圧との大小関係を判別して、その判
別結果を出力する判別回路とを備えて構成されているの
で、所定の範囲を不感帯として、信号の重畳されている
第１及び第２の伝送路の電位を判別することができる。
そして、これら第１及び第２の電流−電圧変換回路、電
圧発生回路及び判別回路は集積化することが容易で極性
検出回路の部品点数を削減することが容易に行えるとい
う効果がある。
【００９０】請求項５記載の極性検出回路は、第１の抵
抗手段を介して第１の伝送路に接続され、第２の抵抗手
段を介して第２の伝送路に接続されるので、第１及び第
２の伝送路から見た極性検出回路の入力インピーダンス
を大きくすることができ、極性検出回路に入力される電
流を小さくすることができるという効果がある。
抗手段を介して第１の伝送路に接続され、第２の抵抗手
段を介して第２の伝送路に接続されるので、第１及び第
２の伝送路から見た極性検出回路の入力インピーダンス
を大きくすることができ、極性検出回路に入力される電
流を小さくすることができるという効果がある。
【図１】この発明の第１実施例による極性検出回路の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１に示した極性検出回路の動作を説明するた
めの図である。
めの図である。
【図３】この発明の第１実施例による電流検出回路の構
成を示す回路図である。
成を示す回路図である。
【図４】この発明の第１実施例による比較回路の構成を
説明するための回路図である。
説明するための回路図である。
【図５】図４に示した回路の動作を説明するための特性
図である。
図である。
【図６】この発明の第２実施例による極性検出回路の構
成を示すブロック図である。
成を示すブロック図である。
【図７】この発明の第３実施例による極性検出回路の構
成を示すブロック図である。
成を示すブロック図である。
【図８】この発明の第３実施例による電流検出回路の構
成を示すブロック図である。
成を示すブロック図である。
【図９】この発明の第３実施例による比較回路の構成を
説明するための回路図である。
説明するための回路図である。
【図１０】極性検出回路が用いられる機器を説明するた
めのブロック図である。
めのブロック図である。
【図１１】極性検出回路が用いられる機器の構成を説明
するためのブロック図である。
するためのブロック図である。
【図１２】従来の極性検出回路の構成を示す回路図であ
る。
る。
【図１３】従来の極性検出回路の動作を説明するための
図である。
図である。
１，２ 伝送路 ３，４ 入力端子 ５，５ａ 電流検出回路 ６，７，６ａ，７ａ コンパレータ ２１，２２ 電圧−電流変換回路部 ２３ 電流加（減）算回路 Ｑ１〜Ｑ４２ トランジスタ Ｒ１〜Ｒ１１ 抵抗 ｃｃ１〜ｃｃ４ 定電流源 ５０ａ〜５０ｎ 機器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 19/00 - 19/32 H01L 21/64 - 21/66
Claims (5)
- 【請求項１】 第１の伝送路に接続される第１の入力端
子と、 第２の伝送路に接続される第２の入力端子と、 前記第１の入力端子に接続され、前記第１の入力端子の
電位に応じた電流を出力する第１の電圧−電流変換回路
と、 前記第２の入力端子に接続され、前記第２の入力端子の
電位に応じた電流を出力する第２の電圧−電流変換回路
と、 前記第１及び第２の電圧−電流変換回路からの電流を受
け、前記第１及び第２の入力端子の電位の差に応じた電
圧を出力する電圧発生手段と、 前記電圧発生手段が出力する電圧が、所定の範囲内にあ
るか、該所定の範囲の下限値より小さいか、該所定の範
囲の上限値より大きいかを判別して、その判別結果を出
力する判別回路とを備える、極性検出回路。 - 【請求項２】 前記判別回路は、 基準電圧が入力される第１の入力端、前記電圧発生手段
が出力する電圧が入力される第２の入力端、及び出力端
を持ち、所定のオフセット電圧の下で前記第１及び第２
の入力端の電圧比較を行い、その比較結果の信号を前記
出力端から出力する第１の比較器と、 前記基準電圧が入力される第２の入力端、前記電圧発生
手段が出力する電圧が入力される第１の入力端、及び出
力端を持ち、所定のオフセット電圧の下で前記第１及び
第２の入力端の電圧比較を行い、その比較結果の信号を
前記出力端から出力する第２の比較器とを有する、請求
項１記載の極性検出回路。 - 【請求項３】 前記電圧発生手段は、 前記第１及び第２の電圧−電流変換回路に接続され、前
記該１及び第２の電圧−電流変換回路が出力する電流を
入力し、それらの電流の加算あるいは減算を行って、前
記第１及び第２の入力端子の電位差に応じた電流を出力
する加算手段と、 前記加算手段に接続され、前記加算手段の出力した電流
を電圧に変換して出力する電流−電圧変換手段とを有
し、 前記判別回路は、 基準電圧が入力される第１の入力端、前記電流−電圧変
換手段が出力する電圧が入力される第２の入力端、及び
出力端を持ち、所定のオフセット電圧の下で前記第１及
び第２の入力端の電圧比較を行い、その比較結果の信号
を前記出力端から出力する第１の比較器と、 前記基準電圧が入力される第２の入力端、前記電流−電
圧変換手段が出力する電圧が入力される第１の入力端、
及び出力端を持ち、所定のオフセット電圧の下で前記第
１及び第２の入力端の電圧比較を行い、その比較結果の
信号を前記出力端から出力する第２の比較器とを有し、 前記電流−電圧変換手段は、前記基準電圧を基準に、前
記加算手段の出力した電流を電圧に変換して出力するこ
とを特徴とする、請求項１記載の極性検出回路。 - 【請求項４】 第１の伝送路に接続される第１の入力端
子と、 第２の伝送路に接続される第２の入力端子と、 前記第１の入力端子に接続され、前記第１の入力端子の
電位に応じた電流を出力する第１の電圧−電流変換回路
と、 前記第２の入力端子に接続され、前記第２の入力端子の
電位に応じた電流を出力する第２の電圧−電流変換回路
と、 前記第１及び第２の電圧−電流変換回路からの電流を受
け、第１の基準電圧と該第１の基準電圧と異なる第２の
基準電圧との間の電圧を基準として、前記第１及び第２
の入力端子の電位の差に応じた電圧を出力する電圧発生
手段と、 前記電圧発生手段が出力する電圧と前記第１及び第２の
基準電圧との大小関係を判別して、その判別結果を出力
する判別回路とを備える、極性検出回路。 - 【請求項５】 前記第１の入力端子は、第１の抵抗手段
を介して前記第１の伝送路に接続され、 前記第２の入力端子は、第２の抵抗手段を介して前記第
２の伝送路に接続される、請求項１あるいは請求項４記
載の極性検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20513193A JP3157960B2 (ja) | 1993-08-19 | 1993-08-19 | 極性検出回路 |
| US08/271,970 US5557220A (en) | 1993-08-19 | 1994-07-08 | Polarity detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20513193A JP3157960B2 (ja) | 1993-08-19 | 1993-08-19 | 極性検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0755851A JPH0755851A (ja) | 1995-03-03 |
| JP3157960B2 true JP3157960B2 (ja) | 2001-04-23 |
Family
ID=16501952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20513193A Expired - Fee Related JP3157960B2 (ja) | 1993-08-19 | 1993-08-19 | 極性検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5557220A (ja) |
| JP (1) | JP3157960B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469547B1 (en) * | 1998-12-10 | 2002-10-22 | Level One Communications, Inc. | Offset window detector |
| US6750920B1 (en) * | 1999-03-16 | 2004-06-15 | Ati International Srl | Method and apparatus for adjusting bias and amplitude of a video signal |
| TW560137B (en) * | 2001-09-12 | 2003-11-01 | Via Tech Inc | Transferring method for termimethod and related apparatus for detecting connection polarity of network transmission lines |
| US7164721B2 (en) * | 2002-12-20 | 2007-01-16 | Intel Corporation | Simultaneous bidirectional signal subtraction |
| JP3971368B2 (ja) * | 2003-11-18 | 2007-09-05 | 株式会社東芝 | 信号強度検波回路およびそれを用いた増幅率制御システム。 |
| US7274916B2 (en) * | 2004-07-23 | 2007-09-25 | Texas Instruments Incorporated | Differential signal receiver and method |
| CN101009963B (zh) * | 2006-01-28 | 2011-06-01 | 昂宝电子（上海）有限公司 | 用于冷阴极荧光灯的宽量程模拟电压处理的***与方法 |
| TW200944050A (en) * | 2008-04-02 | 2009-10-16 | Arc Solid State Lighting Corp | A signal reading method based on DMX512 Protocol |
| JP5634280B2 (ja) * | 2011-01-27 | 2014-12-03 | Fdk株式会社 | 極性検出回路 |
| RU2546078C1 (ru) * | 2014-04-23 | 2015-04-10 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | МНОГОЗНАЧНЫЙ СУММАТОР ПО МОДУЛЮ k |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5816396A (ja) * | 1981-07-20 | 1983-01-31 | パイオニア株式会社 | 電圧−電流変換回路 |
| KR910009557B1 (ko) * | 1987-03-31 | 1991-11-21 | 미쓰비시 뎅끼 가부시끼가이샤 | 동기신호 처리회로 |
| JP2870277B2 (ja) * | 1991-01-29 | 1999-03-17 | 日本電気株式会社 | ダイナミック型ランダムアクセスメモリ装置 |
| US5097147A (en) * | 1991-02-01 | 1992-03-17 | Tektronix, Inc. | Limited amplitude signal trigger circuit |
| US5289166A (en) * | 1991-10-04 | 1994-02-22 | Lambda Electronics Inc. | Voltage detector |
| KR930008554A (ko) * | 1991-10-25 | 1993-05-21 | 김광호 | 콤페레이터 |
-
1993
- 1993-08-19 JP JP20513193A patent/JP3157960B2/ja not_active Expired - Fee Related
-
1994
- 1994-07-08 US US08/271,970 patent/US5557220A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0755851A (ja) | 1995-03-03 |
| US5557220A (en) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3157960B2 (ja) | 極性検出回路 | |
| US3697782A (en) | Two-state zero-crossing detector | |
| JP3588388B2 (ja) | 試験回路配置 | |
| KR950007691B1 (ko) | 데이타 형성회로 | |
| US6292342B1 (en) | Voltage protection circuit for semiconductor test system | |
| US4423292A (en) | Detector circuit for communication lines | |
| CN215297481U (zh) | 一种交流电网电压检测*** | |
| US4524246A (en) | SLIC II--common-mode current rejection | |
| US4360709A (en) | Loop detecting circuit | |
| EP1430314B1 (en) | A minimum detector | |
| JP2963287B2 (ja) | 半導体集積回路装置 | |
| JP3285191B2 (ja) | 検相回路 | |
| JPH0996650A (ja) | 電圧検出回路 | |
| JPH02201272A (ja) | 最大値又は最小値検出装置 | |
| SU1725384A1 (ru) | Трехстабильный аналоговый коммутатор | |
| JPH0453346B2 (ja) | ||
| JPH09200037A (ja) | 電流モード論理回路 | |
| JPS6242661A (ja) | 給電電流制限回路 | |
| KR100187936B1 (ko) | 교차 코일형 아날로그 지시계기 제어장치의 반전반파 정류회로 | |
| GB2034997A (en) | Voltage difference detector | |
| CN112798849A (zh) | 一种交流电网电压检测*** | |
| KR100189774B1 (ko) | 전원전압의 변화에 무관한 펄스변환회로 | |
| RU1804695C (ru) | Двухтактный эмиттерный повторитель | |
| CN115088178A (zh) | 变频器 | |
| JPH06164338A (ja) | ウィンドウコンパレータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |