JPH02119314A - ゼロクロス電圧検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、交番電圧、電流波形を入力し、該入力波形が
零電圧を交差したことを検出すること、いわゆるゼロク
ロスを検出する装置に関するものである。

【従来技術】

入力信号の正の信号から負の信号及び負の信号から正の
信号への信号変化を検出するもの（ゼロクロス電圧検出
装置）において、従来は第１図に示すようなりＣ分カッ
ト回路１、バイアス段３及び増幅段４から構成される装
置 該従来技術のゼロクロス電圧検出装置を集積回路内部で
構成した場合の具体的な実施例を第２図に示す。電気機
器６０の内部に交流電圧を発生する交流電圧源６１があ
って、該交流電圧のゼロクロスを検出し、該電気機器６
０の制御部６２に信号を送って制御を行う実施例である
。ゼロクロスを検出するために集積回路であるマイクロ
コントローラ６が用いられる。従来技術のＤＣ分カット
回路ｌが該電気機器６０及びマイクロコントローラ６の
間に置かれていて、従来技術のバイアス段３及び増幅段
４がマイクロコントローラ６内に集積され、内蔵されて
いる。 該電気機器６０の交流電圧ｔＡ６１の出力６３が該ＤＣ
Ｃ分力ヒト回路に入力され、マイクロコントローラ６の
取扱える電圧範囲に変換される。該ＤＣ分カット回路Ｉ
の出力がマイクロコントローラ６の内部にあるバイアス
段３に入力される。該バイアス段３の出力が該増幅段４
の利得の一番大きい位置（動作点）に設定される。−該
バイアス段３の出力信号の動作点からのずれ分が増幅段
４によって増幅される。該増幅段４の出力５がマイクロ
コントローラ６の内部にある制御部７に送られる。該制
御部７の制御信号６７がマイクロコントローラ６から出
力され、該電気機器６０の制御部６２に入力される。該
制御部６２が適切な制御信号を出して電気機器制御を行
う。 第２図の１．３及び４の具体的な一例を第３図に示す。 ６３は交流電圧源の出力である。１１は該交流電圧源の
出力６３のピーク電圧をマイクロコントローラ６の取扱
える電圧範囲（通常は０〜５ｙ）に変換する電圧変換器
である。１３は該電圧変換器出力の直流成分を取り除く
ための容量である。３０は集積回路の製造工程の追加な
しで該バイアス段３の入力インピーダンスを高くするた
めのＰ−チャネルＭＯ３である。３１は第２図で述べた
該増幅段４に動作点を設定するための、入力と出力が短
絡されたインバータである。４０．４１　は諜亥ＤＣ分
カント回路ｌの出力が該増幅段４の動作点からずれたと
き、そのずれた電圧を増幅するための高利得インバータ
である。５は該増幅段４の出力である。 なお、従来技術に関する文献としては、ｒＮＥＣマイク
ロコンピュータシンクルチノ７”（ｌｌ−ント）　１９
８５Ｊ　Ｐ、　　Ｂ−４２３がある。

【発明が解決しようとする課題】

このような従来構成でゼロクロス検出を行う場合、以下
に示すような欠点を生ずる。 （１）　　マイクロコントローラ等の集積回路の外付部
品、例えば、１３の容量が外付けとして必要とされる。 （２）　　３０の抵抗値の入力端子依存性により、入力
が変化すると、Ｐ−Ｍ　ＯＳの抵抗値も変化する。拡散
抵抗で高抵抗を得ようとすると、大きい面積が必要とさ
れる。 （３）集積回路の製造工程のばらつきにより、該バイア
ス段３によって設定されたインバータ４０の動作点が必
ずしもインバータ４０の一番利得の大きい所とは限らな
い。従って該増幅段４の感度が集積回路の製造工程によ
ってばらつくことになる。 （４）感度が低くて、数百１１Ｉｖ程度である。 本発明は、前記した従来技術の欠点を除去、改良するた
めに、外付部品が必要なく、かつ、製造工程のばらつき
に影響されないような高感度の比較器及び遷移検出器を
用いたものである。

【課題を解決するための手段】

前記したような課題を解決するため、本発明のゼロクロ
ス電圧検出装置では、ゼロ点を検出すべき交流信号の振
幅及び直流レベルを所望の電圧に変換する信号レベル変
換回路と、該信号レベル変（負回路の出力である交流信
号が入力されるゼロクロス検出制御回路とから成り、 該ゼロクロス検出制御回路は、前記信号レベル変換回路
出力の直流レベル電圧と等しい値の電圧である比較電圧
を発生する比較電圧発生器と、第１のクロックパルスに
より該比較電圧をサンプリングする第１のスイッチ素子
と、前記第１のクロックパルスと交互に出され且つオー
バーラツプしない第２のクロックパルスにより前記信号
レベル変換回路の出力をサンプリングする第２のスイッ
チ素子と、一方の端子が前記第１．第２のスイッチ素子
に接続され他方の端子が増幅部の入力に接続されたコン
デンサと、前記第１のクロックパルスによって作動する
動作点設定部と前記第２のクロックパルスによっζ作動
する動作点補償部とにより動作点が高感度の位置に設定
される増幅部を有する比較器と、該比較器の出力により
ゼロ点を検出する遷移検出器とを含むものとした。

【作　用】

本発明は第４図に示すように、信号レベル変換回路４２
を通した後に、入力信号を比較器４３を用いて、比較電
圧発生器４４からの比較電圧と比較し、遷移検出器４５
を用い、比較結果の遷移を検出することによって、外付
部品の削減及び高感度検出を実現できる入力のゼロクロ
ス検出方法である。 また、従来、大容量コンデンサ等の外付部品を必要とし
ていたが、本方法により、小型化できるので、マイクロ
コントローラに内蔵可能な高精度ゼロクロス検出が構成
できる。

【実施例】

本発明を集積回路内部で構成した場合の具体的な実施例
を第５　Ｕ！！！Ｉに示す。電気機器６０の内部に交流
電圧を発生ずる交流電圧源６Ｉがあって、該交流電圧の
ゼロクロスを検出し、該電気機器６０の制御部６２に信
号を送って制御を行う実施例である。ゼロクロスを検出
するために、集積回路であるマイクロコントローラ６５
が用いられる。本発明の比較器４３、比較電圧発生器４
４及び遷移検出器４５がマイクロコントローラ６５に集
積され、内蔵されている。 本発明の信号レベル変換回路４２が該電気機器６０及び
マイクロコントローラ６５の間に置かれている。 本発明のゼロクロス電圧検出装置に用いられる基準電圧
４９が該信号レベル変換回路４２及び該比較電圧発生器
４４に入力される。 該電気機器６０の交流電圧＃６１の出力６３が該信号レ
ベルｆ？Ａ回路４２に入力され、マイクロコントローラ
の取扱える範囲に変換される。該信号レベル変換回路の
出力６４がマイクロコントローラ６５の該比較器４３に
入力され、該比較電圧発生器４４によって出力される比
較電圧６９と比較される。該比較器４３の出力は該遷移
検出器４５に入力される。該ｉ！２移検比検出器の出力
がマイクロコントローラの制御部６６に送られ、該制御
部６６の制？ＩＯ信号６７がマイクロコントローラから
出力され、該電気機器６０の制御部６２に入力される。 該制御部６２が適切な制御信号を出して、電気機器制御
を行う。 本発明の信号レベル変換回路４２の構成を第６図に示す
。該信号レベル変換回路４２は電圧変換器４６及びシフ
ト回路５０から構成される。該電圧変換器４６によって
、入力６３のピーク電圧が本発明の比較器４３、比較電
圧発生器４４及び遷移検出器４５の内蔵されているマイ
クロコントローラの取扱える電圧範囲に変換される。比
較電圧Ｖｒｅｆの二倍の基準電圧４９が該シフト回路５
０に入力される。該シフト回路５０によって該電圧変換
器４６の出力４７が設定された比較電圧Ｖｒｅｆを中心
に振幅するようにシフトされる。シフト回路５０の出力
が信号レベル変換回路の出力６４になる。 本発明の信号レベル変換回路４２の動作は次のようにな
る。該信号レベル変換回路４２の入力６３及び出力６４
を第７図に示す、入力波形６３の振幅が正負１００Ｖ、
マイクロコントローラ６５の取扱える電圧範囲がＯｖか
ら５ｖまでとする。該電気機器６０の交流電圧源の出力
６３が電圧変ｉＡ器４６によって振幅が正負５ｖの交流
電圧４７に変換される。入力６３が零電圧と交差すると
き、電圧変換器の出力４７も零電圧と交差するごｋにな
る。 Ｖｒｅｆが比較の基準となる比較電圧である。基準電圧
４９はＶｒｅｆの二倍の電圧２Ｖｒｅ４である。 このＶｒｅｆがユーザによって設定できる。この実施例
においては、Ｖｒｅｆが３ｖとする。 シフト回路５０が同し砥面値を持つ抵抗器Ｒ，，１１゜
から構成される。抵抗器が直列につながっていて、抵抗
器の両端にそれぞれ電圧変換器の出力４７（Ｖｉｎ）及
び基準電圧４９（２Ｖｒｅｆ　）が印加されている。 シフト回路の出力６４（Ｖｉ）が直列抵抗器の中間点か
ら取り出されるとすると、Ｖｉは次のように計算できる
。 ２Ｖｒｅｆ−Ｖｉｎ　　　　　　　Ｖｉｎこの実施例に
おいては、Ｖ　ｒｅｆが３ｖであるので、Ｖｉが次の式
で表される。 １ｎ Ｖｉ　＝３ν＋−・・・・・・・・・・・・・・・・・
・・・・（２）第（２）式により、Ｖｉｎが正のピーク
電圧５ｖになったとき、Ｖｉが５．５ｖになり、Ｖｉｎ
が負のピーク電圧５ｖになったとき、Ｖｉが０．５ｖに
なる。Ｖｉの波形、つまり、信号レベル変換回路の出力
６４波形を第７図に示す。Ｖｉｎが零電圧ＯＶと交差す
るとき、第（２）式により、Ｖｉが３νとなり、Ｖｒｅ
４と交差することになる。従って入力６３が零電圧と交
差するとき信号レベル変喚回路の出力６４（Ｖｉ）がＶ
ｒｅｆと交差することになる。言い換えれば、信号レベ
ル変換回路４２の出力６４（Ｖｉ）がｖｒｅｆ　と交差
する点に’、Ｎ’　　　　ｎ 及びρ′が検出できれば、電気機器６０の交流電圧Ｓ６
ｔの出力６３のゼロクロス点に、１．鋤、ｎ及びρが検
出できることになる。 本発明の比較電圧発生器４４の構成を説明する。 基準電圧４９（２Ｖｒｅｆ　）が該比較電圧発生器４４
に入力され、該基準電圧４９（２Ｖｒｅｆ　）とマイク
ロコントローラ６５の接地電圧Ｏｖとの間に電圧分圧器
が置かれている。該電圧分圧器は、同じ抵抗値をもつ抵
抗器Ｒ，ｔ、Ｒ，からなる。比較電圧Ｖｒｅｆが直列に
つながっているＲ、、Ｉ？、の中間点から取り出されて
、本発明の比較器４３に出力される。この実施例では、
）ｆＥ′＄電圧４９が６ｖになっているので、抵抗？：
’ａｔｈ及びＲ４の抵抗値の比率が１：１になっていれ
ば、Ｖｒｅｆが３ｖになる。 本発明の比較器４３の構成を第８図に示す。交流増幅型
のチタンパコンバレータの構成になっている。７２はス
イッチ１１７３はスイ・ンチ２．７５はコンデンサ、７
７は増幅部、７８は動作点設定部、７９は補償部である
。スイッチｌ及び動作点設定部７８はマイクロコントロ
ーラ６５の内部クロックであるクロックｌによって駆動
され、スイッチ２及び補償部７９はマイクロコントロー
ラの内部クロックであるクロック２によって駆動される
。該コンデンサ７５はマイクロコントローラ等の集積回
路内部で作れる小さな容量て十分である。もちろんデイ
プレッジタンＭＯＳトランジスタを用いた容量でもよい
。 本構成の動作は次のようになる。該比較電圧発生器４４
の出力６９（Ｖｒｅｆ）と該信号レベル変換回路４２の
出力６４（Ｖｉ）がそれぞれ、クロックｌとクロック２
によって選択され、該比較器４３に入力される。 増幅部７７の動作点が動作点設定部７８によって設定さ
れる。補償部７９は増幅部のミラー容ｌ　（ＭＯＳトラ
ンジスタのソース及びトレインとゲートとの市なり容ｆ
ｆ１）等による影響を除去するための回路である。入力
スイッチと増幅部との間にあるコンデンサ７５がクロッ
クｌの間に比較電圧発生器の出力６９（Ｖｒｅｆ）によ
って充電され、クロック２の間に、信号レベル変換回路
の出力６４（Ｖｉ）によって充電される。その二つの電
圧（ＶｒｅｆとＶｉ）の電圧差による電荷差が増幅部に
よって増幅され、比較器出力６８　（Ｖｃ）が出力され
る。 該比較器４３に用いられるクロックｌとクロック２のタ
イミング・チャートを第９図に示す。８０と８１はそれ
ぞれクロック１とクロック２がアクティブになる時間で
ある。クロック１とクロック２が互いにオーバーラツプ
しない。８２が該ノンオーバーラツプ時間である。 該比較器４３のコンデンサ７５の電位のタイミング・チ
ャートを第１０．１１図に示す。クロック１がアクティ
ブになる時間８０の間に、スイッチ１がオンになり、ス
イッチ２がオフになって、比較電圧発生器の出力Ｖ　ｒ
ｅｆがサンプリングされ、コンデンサ７５の入力端７４
（ｆ点）が７６軸点）を基準にしてＶｒｅｆに対応した
電位に充放電される。クロック２がアクティブになる時
間８１の間に、スイッチｌがオフになり、スイッチ２が
オンになって、信号レベル変換回路の出力６４（Ｖｉ）
がサンプリングされ、ｆ点がｇ点を基準にし′ζｖ１に
対応した電位に充放電される。ＶｉがＶｒｅｆより大き
い場合の、ｆ点の電位変化を第１０図に示す。ＶｉがＶ
ｒｅｒより小さい場合の、ｆ点の電位変化を第１１図に
示す。 該比較器の増幅部がコンデンサの入力側ｆ点の電位変化
に伴う出力側ｇ点の電位変化を増幅して出力する。増幅
部の動作点Ｖ−はクロックｌのアクティブになっている
間（８０）、動作点設定部によって設定される。動作点
を増幅部の一番利得の大きい所に設定すれば、増幅部が
コンデンサの出力側ｇ点の微小電位差に敏感に反応でき
、高感度の増幅部が得られる。動作点設定部がクロック
ｌによって駆動されるため、ミラー容量等の影響によっ
て該増幅部の入力の電位が、クロック１のオフからオン
にスイッチするとき、ミラー容量に対応した分だけ上が
り、クロック１のオンからオフにスイッチするとき、ミ
ラー容量に対応した分だけ下がる。該ミラー容量の影響
を除去し、精度を上げるために、クロック２によって駆
動される補償部が設けられた。クロック２がクロックｌ
と逆相になっており、クロックｌのオフからオンへのス
イッチングあるいはオンからオフへのスイッチングに対
して必ずクロック２のオンからオフへのスイッチングあ
るいはオフからオンへのスイッチングが対応して存在す
るので、クロックｌのスイッチングによる該増幅部の入
力端の電位変動誤差がクロック２のスイッチングによっ
て相殺され、補償される。 クロック１，２に対する該コンデンサの電位変化と該比
較器出力６８（Ｖｃ）の関係を第１０．１１図に示す。 ＶｉがＶ　ｒｅｆより大きい場合、第１０図に示したよ
うに、スイッチ２がアクティブになっている間（８１）
、比較器出力Ｖｃが増幅部の動作点Ｖｗから論理値０に
相当する低い電圧に変動する。ｖｌがＶｒｅｆより小さ
い場合、第１１図に示したようにＶｃが増幅部の動作点
り一から論理値１に相当する高い電圧に変動する。 本発明の遷移検出器４５の構成を第１２図に示す。 比較器の出力６８（ＶＣ）がクロック１及びクロック２
によってサンプリングされ、該遷移検出器４５の記憶部
８９に記憶される。該記憶部８９によって記憶されたク
ロックｌ及びクロック２における比較器出力６Ｂ（Ｖｃ
）の値がデコーダー９０によって解読される。 デコーダー９０の出力が本発明のゼロクロス電圧検出装
置の出力となる。 該遷移検出器４５の動作を第１３．１４図に示す。信号
レベル変換回路の出力６４　（Ｖ　ｉ　）がＶｒｅｆよ
り小さい電圧からＶ　ｒｅｆより大きい電圧へ遷移する
例を第１３図に示す。比較器出力６８（Ｖｃ）が第１３
図に示したように変化する。クロック２でサンプリング
されたＶｃの値は、−回目では論理値ｌであり、二回目
では、論理値０である。該サンプリングされたＶｃの値
がデコーダーによって解読され、立上り遷移検出信号８
８（Ｖ、　）がアクティブになる。Ｖｉ′ｈ（Ｖｒｅｒ
より大きい電圧からＶｒｅｆより小さい電圧へ遷移する
例を第１４図に示す。比較器出力６８（Ｖｃ）が第１４
図に示したように変化する。クロック２でサンプリング
されたＶＣの値は、−回目では論理値Ｏであり、二回目
では論理値ｌである。該サンプリングされたＶｃの値が
デコーダーによって解読され、立下がり遷移検出信号８
７（ＶＦ　）がアクティブになる。 本発明の遷移検出器４５の具体的な構成を第１５図に示
す。記ｉ、α部８９がラッチ素子９１（ラッチｌ）及び
ラッチ素子９２（ランチ２）からなり、デコーダー９０
がＮＡＮＤ論理素子９４、ＮＯＲ論理素子９５及びイン
バータ９３（ｉｎν２）からなる。比較器出力６８（Ｖ
ｃ）がクロック２によってサンプリングされ、ラッチｌ
によって記憶される。ラッチｌの負出力ｑ、がクロック
１によってサンプリングされ、ラッチ２によって記憶さ
れる。該ランチ１の負出力σ１及び。 ランチ２の負出力ζ２がデコーダーによって解読され、
立下り遷移検出信号ａ７（ｖｒ）あるいは立上り遷移検
出信号８８（ＶＲ）が出力される。 信号レベル変換回路の出力６４（Ｖｉ）がＶｒｅｆより
低い電圧からＶ　ｒｅｆより高い電圧へ遷移するとき、
比較器出力ＶＣ，Ｖ、、、及び■、が第１３図のように
出力される。信号レベル変換回路の出力６４（Ｖｉ）が
Ｖｒｅｆより高１電圧からＶｒｅｆより低い電圧へＸ！
移するとき、比較器出力■。、■４．及びＶ、ｌが第１
４図のように出力される。 以上述べたことにより、入力６３のゼロクロス検出は、
マイクロコントローラ内部では、常に信号レベル変換回
路の出力６４（Ｖｉ）のＶ　ｒｅｆクロス検出になる。 電気機器６０の交流電圧源の出力６３が零電圧と交差す
るとき、本発明のａ糸検出器４５から、■、あるいは■
。が出力されて、ゼロクロスが検出できる。本実施例で
は、Ｖｒｅｆを３ｖにしたがもちろん、ＶｒｅｆをＶｃ
ｃ　（５Ｖ）の半分２．５ｖにしても、まったく支障な
く、入力６３のゼロクロスが検出できる。 遷移検出器４５の出力Ｖ、あるいは■、がマイクロコン
トローラの制御部に送られ、制御信号６７が該制御部６
６から出力され、マイクロコントローラから電気機器の
制御部６２に入力される。該制御部６２から、制御信号
が出力され、ゼロクロスに対し°ζ適切な制御が行われ
る。 第１６図は本発明の変形例を示すもので、第８図の比較
器と異なるのは、信号レベル変換回路の出力６４（Ｖｔ
）とスイッチ２の間に、増幅器９６が入っていることで
ある。該増幅器９６によって、Ｖｉが増幅されて、クロ
ック２及びスイ・ンチ２によってサンプリングされる。 本発明では、入力のゼロクロス検出の感度はＶｉがＶ　
ｒｅｆ　と交差するときの勾配によって変わる。 該勾配が大きいほど、高感度になり、勾配が小さいほど
、感度が悪くなる。それは、交流増幅型のチョンバコン
パレータのオフセントによるものである。ＶｉがＶｒｅ
ｆとの電圧差が小さすぎると、比較器の増幅部によって
増幅されても、遷移検出器４５の記憶部から見れば論理
値１にも、０にもなっていないので、遷移としては認め
られないからである。 本変形例では、増幅器９Ｇを用いるごとによって、ｖｌ
の勾配が小さくても増幅器９６によって増幅され、いつ
も高感度がはかれる。

【発明の効果】

本発明の信号レベル変換回路４２は、外付部品の大容量
コンデンサが必要なく、本発明の比較器４３、比較電圧
発生器４４及び遷移検出器４５が容易に集積回路に内蔵
され、５ｖ単一電源でゼロクロス検出ができるので、シ
ステムの部品数減少、信頼性向上及びコストダウンに非
常に有効である。

【図面の簡単な説明】

第１図は従来のゼロクロス電圧検出装置のブロック図、
第２図は従来のゼロクロス電圧検出装置の実施例のブロ
ック図、第３図は従来のゼロクロス電圧検出装置の具体
的な一例の回路図、第４図は本発明のゼロクロス電圧検
出装置のブロック図、第５図は本発明のゼロクロス電圧
検出装置の実施例のブロック図、第６図は本発明の信号
レベル変換回路のブロック図、第７図は本発明の信号レ
ベル変換回路の入力及び出力のタイミング・チャート、
第８図は本発明の比較器のブロック図、第９図は本発明
の比較器及び遷移検出器に用いられるクロックｌ及びク
ロック２のタイミング・チャート、第１０図は本発明の
信号レベル変換回路の出カシｉが比較電圧Ｖｒｅｆより
高い場合の比較器出力Ｖｃのタイミング・チャート、第
１１図は本発明の信号レベル変換回路の出力Ｖｉが比較
電圧Ｖｒｅｆより低い場合の比較器出力Ｖｃのタイミン
グ・チャート、第１２図は本発明の遷移検出器のブロッ
ク図、第１３図は本発明の信号レベル変換回路の出力Ｖ
ｉが比較電圧Ｖ　ｒｅｆより低い電圧からＶｒｅｆより
高い電圧へ遷移するときの比較器出力’Ｊｃ及び遷移検
出信号Ｖ、、Ｖ、のタイミング・チャート、第１４図は
本発明の信号レベル変換回路の出力Ｖｉが比較電圧■ｒ
ｅｆより高い電圧からＶｒｅｆより低い電圧へ遷移する
ときの比較器出力Ｖｃ及び遷移検出信号■。 ■、のタイミング・チャート、第１５図は本発明の遷移
検出器の回路図、第１６図は本発明のゼロクロス電圧検
出装置の比較器の変形例のブロック図である。

Claims (1)

【特許請求の範囲】
1. ゼロ点を検出すべき交流信号の振幅及び直流レベルを所
   望の電圧に変換する信号レベル変換回路と、該信号レベ
   ル変換回路の出力である交流信号が入力されるゼロクロ
   ス検出制御回路とから成り、該ゼロクロス検出制御回路
   は、前記信号レベル変換回路出力の直流レベル電圧と等
   しい値の電圧である比較電圧を発生する比較電圧発生器
   と、第１のクロックパルスにより該比較電圧をサンプリ
   ングする第１のスイッチ素子と、前記第１のクロックパ
   ルスと交互に出され且つオーバーラップしない第２のク
   ロックパルスにより前記信号レベル変換回路の出力をサ
   ンプリングする第２のスイッチ素子と、一方の端子が前
   記第１、第２のスイッチ素子に接続され他方の端子が増
   幅部の入力に接続されたコンデンサと、前記第１のクロ
   ックパルスによって作動する動作点設定部と前記第２の
   クロックパルスによって作動する動作点補償部とにより
   動作点が高感度の位置に設定される増幅部を有する比較
   器と、該比較器の出力によりゼロ点を検出する遷移検出
   器とを含むことを特徴とするゼロクロス電圧検出装置。