KR870009395A - 불휘발성 메모리 회로 - Google Patents

불휘발성 메모리 회로 Download PDF

Info

Publication number
KR870009395A
KR870009395A KR870002285A KR870002285A KR870009395A KR 870009395 A KR870009395 A KR 870009395A KR 870002285 A KR870002285 A KR 870002285A KR 870002285 A KR870002285 A KR 870002285A KR 870009395 A KR870009395 A KR 870009395A
Authority
KR
South Korea
Prior art keywords
circuit means
memory cell
level
disable signal
row address
Prior art date
Application number
KR870002285A
Other languages
English (en)
Other versions
KR900008188B1 (ko
Inventor
고우지 우에노
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR870009395A publication Critical patent/KR870009395A/ko
Application granted granted Critical
Publication of KR900008188B1 publication Critical patent/KR900008188B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/06—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using diode elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

불휘발성 메모리 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 메모리 소자의 동작원리를 설명하기 위한 시스템 블록도.
제3도는 본 발명의 메모리 소자의 실시예의 필요한 부분을 보인 시스템 회로도.
제4A도 및 제4B도는 제3도에 도시된 회로시스템 내에열(row)어드레스 버퍼 및 행(column) 어드레스 버퍼의 실시예의 필요한 부분을 보인 시스템 회로도.

Claims (11)

  1. 메모리 소자에 있어서,
    행렬 배열에서 워드라인 및 비트라인에 연결되어 있는 다수의 메모리 셀을 포함하는 메모리 셀어레이,
    상기 메모리 셀 어레이 내의 메모리 셀을 지시하는 행 어드레스 및 열 어드레스를 공급해주는 입력단자,
    행렬 어드레스에 따라 상기 메모리 셀내의 다수의 메모리 셀 중의 하나의 메모리셀을 지시하도록 하기 위하여 워드라인 중의 하나의 워드라인을 상기 입력단자로부터 나온 열어드레스에 응하는 첫 번째 레벨로 고정시키고, 비트라인 중의 하나의 비트라인을 상기 입력단자로부터 나온 행 어드레스에 응하는 두 번째 레벨로 고정시키기 위한 액세스 회로 수단,
    비트라인 레벨을 기준 레벨에 비교하여 비트라인을 통하여 상기 지시된 메모리셀로부터 나온 기억된 정보를 읽어내기 위한 정진류원에 의하여 구동되는 비교 회로수단,
    비교회로 수단에 의하여 얽어내어진 정보를 출력하기 위한 출력회로 수단,
    메모리 소자가 디스에이블 신호에 의하여 정지될 때, 모든 워드라인 및 비트라인이고 임피이던스를 갖도록 고정시키고, 상기 출력회로 수단의 출력 임피이던스가고 임피이던스를 갖도록 고정시키기 위한 디스에이블 신호에 응하는 제어회로 수단을 포함하는 메모리 소자.
  2. 청구범위 제1항에 있어서,
    상기 액세스 회로 수단이 입력단자로부터 나온 열 어드레스를 공급받는 열 어드레스 버퍼를 포함하고, 워드라인 구동회로는 상기 열 어드레스 버퍼 회로의 출력신호를 공급받고, 워드라인 중의 선택된 하나의 워드라인을 첫 번째 레벨로 고정시키기 위한 상기 디스에이블 신호에 응하고, 행 어드레스 버퍼 회로는 상기 입력단자로부터 나온 행 어드레스를 공급받고, 상기 디스에이블 신호에 응하며, 비트라인 구동회로는 상기 비트라인 중의 선택된 하나의 비트라인을 두 번째 레벨로 고정시키기 위한 상기 행 어드레스 버퍼의 출력신호를 공급받고 상기 첫 번째 레벨이 로우레벨 및 상기 두 번째 레벨이 하이레벨인 메모리 소자.
  3. 청구범위 제2항에 있어서,
    상기 워드라인 구동회로가 상기 열 어드레스 버퍼회로의 출력신호를 받고, 출력신호를 상기 다수의 워드라인 중의 하나의 워드라인에 공급하기 위한 상기 디스에이블 신호에 응하는 다수의 각각의 NAND 회로를 포함하는 메모리 소자.
  4. 청구범위 제2항에 있어서,
    상기 행 어드레스 버퍼 회로가 행 어드레스의 각각의 비트에 대하여 행 어드레스의 하나의 비트를 공급받는 첫 번째 트라이 상태 버퍼와 상기 첫 번째 트라이 상태 버퍼의 출력신호를 공급받는 두 번째 트라이 상태 버퍼를 포함하고, 상기 첫 번째 및 두 번째 트라이 상태 버퍼가 상기 디스에이블 신호에 응하고, 상기 디스에이블 시노의 로우레벨 기간동안에 반전 동작을 행하며, 상기 디스에이블 신호의 하이레벨 기간동안에 고출력 임피이던스를 가지고, 상기 비트라인 구동회로가 상기 행 어드레스 버퍼회로의 출력신호로서 상기 첫 번째 및 두 번째 트라이 상태 버퍼의 출력신호를 받는 메모리 소자.
  5. 청구범위 제1항에 있어서,
    메모리 소자가 상기 디스에이블 신호에 의하여 디스에이블되고, 상기 비교회로수단을 통하여 전류를 흐르도록 할때, 상기 비교회로수단은 모든 워드라인 및 비트라인을 통하여 전류가 흐르는 것을 방지하며,
    상기 전류가 상기 정전류원에 의하여 제한되는 메모리 소자.
  6. 청구범위 제1항에 있어서,
    상기 비교 회로수단이 상기 다수의 비트라인 각각에 관련하여 연결되어 있고, 각각의 저항기를 통하여 전원전압을 공급받는 베이스를 갖는 다수의 첫 번째 트랜지스터를 포함하고, 상기 첫 번째 트랜지스터의 에미터 및 콜렉터가 공통으로 연결되어 있고, 두 번째 트랜지스터의 콜렉터는 저항기를 통하여 전원전압을 공급받는 두 번째 트랜지스터의 베이스는 상기 기준레벨을 공급받으며, 상기 정전류 회로가 상기 첫 번째 트랜지스터의 에미터 전류를 일정치로 유지하기 위한 상기 첫 번째 및 두 번째 트랜지스터에 연결되어 있고 상기 출력회로 수단이 상기 두 번째 트랜지스터의 콜렉터로부터 나온 상기 비교 회로수단에 의하여 읽어내려진 정보를 받는 메모리 소자.
  7. 청구범위 제1항에 있어서,
    상기 출력회로 수단이 디스에이블 신호의 로우레벨 기간 동안에 상기 비교회로 수단에 의하여 읽어내어진 신호를 반전시키고, 디스에이블 신호의 하이레벨 기간동안에 상기 트라이 상태 버퍼의 출력 임피이던스를 만들기 위한 상기 디스에이블 신호에 응하는 트라이 상태 버퍼를 포함하는 메모리 소자.
  8. 청구범위 제1항에 있어서,
    상기 제어수단이 반전 디스에이블 신호를 상기 액세스 회로수단 및 상기 출력회로 수단에 공급하기 위한 상기 디스에이블 신호를 공급받는 인버터를 포함하는 메모리 소자.
  9. 메모리 소자에 있어서,
    행열 배열에서 워드라인 및 비트라인에 연결되어 있는 다수의 메모리 셀을 포함하는 메모리 셀 어레이,
    상기 메모리 셀 어레이 내의 메모리 셀을 지시하기 위한 열 어드레스 및 행 어드레스를 공급받는 입력단자,
    행열 어드레스에 따라 상기 메모리 셀 어레이 내의 상기 다수의 메모리 셀 중의 하나의 메모리 셀을 지시하기 위하여 워드라인 중의 선택된 하나의 워드라인을 상기 입력단자로부터 나온 열 어드레스에 응하는 첫 번째 레벨로 고정시키고, 비트라인 중의 선택된 하나의 비트라인을 상기 입력단자로부터 나온 행 어드레스에 응하는 두 번째 레벨로 고정시키기 위한 액세스 회로 수단,
    비트라인 레벨을 기준 레벨에 비교하여 비트라인을 통하여 상기 지시된 메모리 셀로부터 나온 기억된 정보를 읽어내기 위한 정전류원에 의하여 구동되는 비교 회로수단,
    비교회로 수단에 의하여 읽어내어진 정보를 출력하기 위한 출력회로수단,
    메모리 소자가 상기 디스에이블 신호에 의하여 정지되었을 때, 모든 워드라인 및 비트라인을 하이레벨로 고정시키고, 상기 출력회로 수단의 출력임피이던스를 고 임피이던스로 고정시키기 위한 디스에이블 신호에 응하는 제어회로 수단을 포함하는 메모리 소자.
  10. 메모리 소자에 있어서,
    행열 배열에서 워드라인 및 비트라인 연결되어 있는 다수의 메모리셀을 포함하는 메모리 셀 어레이,
    상기 메모리 셀 어레이 내의 메모리 셀을 지시하기 위한 열 어드레스 및 행 어드레스를 공급받는 입력단자,
    행열 어드레스에 따라 상기 메모리 셀 어레이 내의 상기 다수의 메모리 셀 중의 하나의 메모리 셀을 지시하기 위하여 워드라인 중의 선택된 하나의 워드라인을 상기 입력단자로부터 나온 열 어드레스에 응하는 첫 번째 레벨로 고정시키고, 비트라인 중의 선택된 하나의 비트라인을 상기 입력단자로부터 나온 행 어드레스에 응하는 두 번째 레벨로 고정시키기 위한 액세스 회로수단, 비트라인 레벨을 기준 레벨에 비교하여 비트라인을 통하여 상기 지시된 메모리 셀로부터 나온 기억된 정보를 읽어내기 위한 정전류원에 의하여 구동되는 비교회로 수단,
    비교회로 수단에 의하여 읽어내어진 정보를 출력하기 위한 출력회로수단,
    메모리 소자가 상기 디스에이블 신호에 의하여 정지되어졌을 때, 모든 워드라인을 하이레벨로 고정시키고, 모든 비트라인을 고임피이던스로 고정시키며, 상기 출력회로 수단의 출력 임피이던스를 고 임피이던스로 고정시키기 위한 디스에이블 신호에 응하는 제어회로 수단을 포함하고 있는 메모리 소자.
  11. 메모리 소자에 있어서,
    행열 배열에 있어서, 워드라인 및 비트라인에 연결되어 있는 다수의 메모리 셀을 포함하는 메모리 셀어레이,
    상기 메모리 셀 어레이 내의 메모리 셀을 지시하기 위한 열 어드레스 및 행 어드레스를 공급받는 입력단자,
    행열 어드레스에 따라 상기 메모리 셀 어레이 내의 상기 다수의 메모리 셀 중의 하나의 메모리 셀을 지시하기 위하여 워드라인 중의 선택된 하나의 워드라인을 상기 입력단자로부터 나온 열 어드레스에 응하는 첫 번째 레벨로 고정시키고, 비트라인 중의 선택된 하나의 비트라인을 상기 입력 단자로부터 나온 행 어드레스에 응하는 두 번째 레벨로 고정시키기 위한 액세스 회로수단.
    비트라인 레벨을 기준레벨에 비교하여 비트라인을 통하여 상기 지시된 메모리 셀로부터 나온 기억된 정보를 읽어내기 위한 정전류에 의하여 구동되는 비교 회로수단,
    비교 회로수단에 의하여 읽어내어진 정보를 출력하기 위한 출력 회로수단,
    메모리 소자가 상기 디스에이블 신호에 의하여 정지되어졌을 때, 모든 워드라인을 고 임피이전스로 고정시키고, 모든 비트라인을 하이레벨로 고정시키며, 상기 출력회로 수단의 출력 임피이던스를 고 임피이던스로 고정시키기 위한 디스에이블 신호에 응하는 제어 회로수단을 포함하고 있는 메모리 소자.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870002285A 1986-03-17 1987-03-13 불휘발성 메모리 회로 KR900008188B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61058714A JPS62214597A (ja) 1986-03-17 1986-03-17 不揮発性メモリ回路
JP58714 1986-03-17

Publications (2)

Publication Number Publication Date
KR870009395A true KR870009395A (ko) 1987-10-26
KR900008188B1 KR900008188B1 (ko) 1990-11-05

Family

ID=13092161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870002285A KR900008188B1 (ko) 1986-03-17 1987-03-13 불휘발성 메모리 회로

Country Status (5)

Country Link
US (1) US4800529A (ko)
EP (1) EP0241693B1 (ko)
JP (1) JPS62214597A (ko)
KR (1) KR900008188B1 (ko)
DE (1) DE3773247D1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63279498A (ja) * 1987-05-12 1988-11-16 Fujitsu Ltd リ−ド・オンリ・メモリ回路
DE69020214T2 (de) * 1989-04-05 1995-11-09 Mitsubishi Electric Corp Informationskarte.
US5212664A (en) * 1989-04-05 1993-05-18 Mitsubishi Denki Kabushiki Kaisha Information card with dual power detection signals to memory decoder
US5179538A (en) * 1989-06-30 1993-01-12 The Boeing Company Memory system including CMOS memory cells and bipolar sensing circuit
US5185539A (en) * 1990-08-31 1993-02-09 Motorola, Inc. Programmable logic device address buffer/multiplexer/driver
US5737566A (en) * 1993-12-20 1998-04-07 Motorola, Inc. Data processing system having a memory with both a high speed operating mode and a low power operating mode and method therefor
JP3693369B2 (ja) * 1994-08-31 2005-09-07 株式会社 沖マイクロデザイン 不揮発性メモリ
JPH0878433A (ja) * 1994-08-31 1996-03-22 Nec Corp 半導体装置
JP2576425B2 (ja) * 1994-10-27 1997-01-29 日本電気株式会社 強誘電体メモリ装置
KR0179553B1 (ko) * 1995-12-29 1999-04-15 김주용 로오 디코더 및 컬럼 디코더 회로
US5673218A (en) * 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US5889694A (en) * 1996-03-05 1999-03-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US5923273A (en) * 1996-11-18 1999-07-13 Crystal Semiconductor Corporation Reduced power FIR filter
US5920499A (en) * 1997-01-02 1999-07-06 United Microelectronics Corp. Method of decoding a diode type read only memory
US6956757B2 (en) * 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
US6940770B2 (en) * 2003-01-21 2005-09-06 Hewlett-Packard Development Company, L.P. Method for precharging word and bit lines for selecting memory cells within a memory array
US7813157B2 (en) * 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
US20090225621A1 (en) * 2008-03-05 2009-09-10 Shepard Daniel R Split decoder storage array and methods of forming the same
US20090296445A1 (en) * 2008-06-02 2009-12-03 Shepard Daniel R Diode decoder array with non-sequential layout and methods of forming the same
US8325556B2 (en) * 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
US10062440B1 (en) * 2017-06-20 2018-08-28 Winbond Electronics Corp. Non-volatile semiconductor memory device and reading method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4171538A (en) * 1978-01-23 1979-10-16 Rockwell International Corporation Elastic store slip circuit apparatus for preventing read and write operations interference
US4162540A (en) * 1978-03-20 1979-07-24 Fujitsu Limited Clocked memory with delay establisher by drive transistor design
US4195358A (en) * 1978-12-26 1980-03-25 Burroughs Corporation Decoder for a prom
JPS5828679B2 (ja) * 1979-04-25 1983-06-17 富士通株式会社 半導体記憶装置の書込み回路
JPS57117168A (en) * 1981-01-08 1982-07-21 Nec Corp Memory circuit
US4441167A (en) * 1981-12-03 1984-04-03 Raytheon Company Reprogrammable read only memory
DE3270832D1 (en) * 1982-02-06 1986-06-05 Itt Ind Gmbh Deutsche Integrated comparator circuit
US4514829A (en) * 1982-12-30 1985-04-30 International Business Machines Corporation Word line decoder and driver circuits for high density semiconductor memory
JPS6054398A (ja) * 1983-09-02 1985-03-28 Nippon Zeon Co Ltd ポリヌクレオチド合成装置
US4627032A (en) * 1983-11-25 1986-12-02 At&T Bell Laboratories Glitch lockout circuit for memory array
US4599708A (en) * 1983-12-30 1986-07-08 International Business Machines Corporation Method and structure for machine data storage with simultaneous write and read
US4672576A (en) * 1985-07-09 1987-06-09 Motorola, Inc. Programmable read only memory output circuit
US4713797A (en) * 1985-11-25 1987-12-15 Motorola Inc. Current mirror sense amplifier for a non-volatile memory

Also Published As

Publication number Publication date
KR900008188B1 (ko) 1990-11-05
DE3773247D1 (de) 1991-10-31
EP0241693A2 (en) 1987-10-21
EP0241693B1 (en) 1991-09-25
JPS62214597A (ja) 1987-09-21
US4800529A (en) 1989-01-24
EP0241693A3 (en) 1988-07-27

Similar Documents

Publication Publication Date Title
KR870009395A (ko) 불휘발성 메모리 회로
KR920011002B1 (ko) 속기 기능을 지닌 반도체 메모리 장치
US4365319A (en) Semiconductor memory device
USRE37176E1 (en) Semiconductor memory
EP0031386B1 (en) Semiconductor memory device
US4803656A (en) Semiconductor memory device having redundancy circuit portion
KR960016427B1 (ko) 반도체 기억장치
US4428068A (en) IC with built-in electrical quality control flag
GB2195480A (en) Column redundancy circuit for dynamic random access memory
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR890008829A (ko) 반도체 기억장치
KR0161510B1 (ko) 반도체 메모리 장치
KR860003603A (ko) 반도체 메모리
US5555522A (en) Semiconductor memory having redundant cells
KR970029874A (ko) 불휘발성 반도체 메모리의 데이타 리드회로
US5629943A (en) Integrated circuit memory with double bitline low special test mode control from output enable
US4987560A (en) Semiconductor memory device
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
KR930008850A (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
US4583204A (en) Semiconductor memory device
KR100210627B1 (ko) 반도체 메모리 장치
KR850004856A (ko) 프로그래머블 반도체 메모리장치
US4896299A (en) Static semiconductor memory device having function of resetting stored data
KR950010084A (ko) 반도체 메모리 장치
KR880004476A (ko) 어드레스 멀티플렉싱을 채용한 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19930906

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee