KR950015394A - 스태틱 랜덤 억세스 메모리 - Google Patents

스태틱 랜덤 억세스 메모리 Download PDF

Info

Publication number
KR950015394A
KR950015394A KR1019930023696A KR930023696A KR950015394A KR 950015394 A KR950015394 A KR 950015394A KR 1019930023696 A KR1019930023696 A KR 1019930023696A KR 930023696 A KR930023696 A KR 930023696A KR 950015394 A KR950015394 A KR 950015394A
Authority
KR
South Korea
Prior art keywords
bit line
data
control circuit
random access
access memory
Prior art date
Application number
KR1019930023696A
Other languages
English (en)
Other versions
KR960013401B1 (ko
Inventor
조원정
최광주
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930023696A priority Critical patent/KR960013401B1/ko
Priority to JP6086123A priority patent/JPH07182871A/ja
Priority to US08/235,941 priority patent/US5408437A/en
Publication of KR950015394A publication Critical patent/KR950015394A/ko
Application granted granted Critical
Publication of KR960013401B1 publication Critical patent/KR960013401B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 스태틱 랜덤 억세스 메모리 장치에 관한 것으로, 프리차아지 신호에 대응하여 비트라인을 일정한 전압 레벨로 프리차아지 하기 위한 프리차아지 회로와, 워드라인과 비트라인에 접속하며 데이타를 저장하기 위한 메모리 셀과, 상기 워드라인을 선택하기 위한 워드라인 선택 어드레스 발생 수단과, 상기 비트라인을 선택하기 위한 비트라인 선택 어드레스 발생 수단과, 출력단에 리이드 인에이블 신호가 입력되는 인버터와 상기 비트라인과 접속하고 데이타 리이드시 상기 비트라인의 상기 데이타를 래치하여 상기 인버터에 대응되는 일정한 논리 드레쉬홀드 전압을 유지하기 위한 래치 수단을 구비하는 리이드 제어 회로와, 메모리 셀로 데이타를 입력하기 위하여 상기 비트라인과 접속하는 라이트 제어 회로를 구비함을 특징으로 한다. 리이드 제어 회로에 구비되는 래치수단은 제1논리 상태를 가지는 데이터와 제2논리 상태를 가지는 데이타를 입력으로 하며, 출력 신호가 서로 교차하여 입력되는 NOR게이트를 구비하고 있다. 본 발명에 의한 랜덤 억세스 메모리의 리이드 제어 회로는 비트라인으로 부터 출력되는 데이타를 래치함으로서 리이드 제어 회로의 출력단에 구비되는 인버터의 논리 드레쉬홀드 전압을 정확하게 설정함으로써 저전압, 저주파수 영역에서도 안정된 동작을 수행할 수 있는 효과가 있다.

Description

스태틱 랜덤 억세스 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 스태틱 랜덤 억세스 메모리를 보이는 도면.

Claims (2)

  1. 스태틱 랜덤 억세스 메모리 장치에 있어서, 프리차아지 신호에 대응하여 상기 비트라인을 일정한 전압 레벨로 프리차아지 하기 위한 프리차아지 회로와, 워드라인과 상기 비트라인에 접속하며 데이타를 저장하기 위한 메모리 셀과, 상기 워드라인을 선택하기 위한 워드라인 선택 어드레스 발생 수단과, 상기 비트라인을 선택하기 위한 비트라인 선택 어드레스 발생 수단과, 출력단에 리이드 인에이블 신호가 입력되는 인버터와 상기 비트라인과 접속하고 데이타 리이드시 상기 비트라인의 상기 데이타를 래치하여 상기 인버터에 대응되는 일정한 논리 드레쉬흘드 전압을 유지하기 위한 래치 수단을 구비하는 리이드 제어 회로와, 상기 메모리 셀로 데이타를 입력하기 위하여 상기 비트라인과 접속하는 라이트 제어 회로를 구비함을 특징으로 하는 스태택 랜덤 억세스 메모리 장치.
  2. 제 1항에 있어서, 상기 래치수단은 제1논리 상태를 가지는 상기 데이타와 제2논리 상태를 가지는 상기 데이타를 입력으로 하며, 출력 신호가 서로 교차하여 입력되는 NOR 게이트를 구비함을 특징으로 하는 스태틱 랜덤 억세스 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930023696A 1993-11-09 1993-11-09 스태틱 랜덤 억세스 메모리 KR960013401B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930023696A KR960013401B1 (ko) 1993-11-09 1993-11-09 스태틱 랜덤 억세스 메모리
JP6086123A JPH07182871A (ja) 1993-11-09 1994-04-25 スタティックランダムアクセスメモリ
US08/235,941 US5408437A (en) 1993-11-09 1994-05-02 Static random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930023696A KR960013401B1 (ko) 1993-11-09 1993-11-09 스태틱 랜덤 억세스 메모리

Publications (2)

Publication Number Publication Date
KR950015394A true KR950015394A (ko) 1995-06-16
KR960013401B1 KR960013401B1 (ko) 1996-10-04

Family

ID=19367625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930023696A KR960013401B1 (ko) 1993-11-09 1993-11-09 스태틱 랜덤 억세스 메모리

Country Status (3)

Country Link
US (1) US5408437A (ko)
JP (1) JPH07182871A (ko)
KR (1) KR960013401B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491428A (en) * 1993-12-20 1996-02-13 Hitachi Microsystems, Inc. Bus-isolating pre-charge buffer
KR0147712B1 (ko) * 1995-06-30 1998-11-02 김주용 에스램의 저전압 동작용 비트 라인 회로
US5689454A (en) * 1996-01-11 1997-11-18 Cyrix Corporation Circuitry and methodology for pulse capture
JP2000011661A (ja) * 1998-06-26 2000-01-14 Nec Corp データアウトバッファ回路
US6184722B1 (en) 1998-09-02 2001-02-06 Kabushiki Kaisha Toshiba Latch-type sense amplifier for amplifying low level differential input signals
US6649453B1 (en) * 2002-08-29 2003-11-18 Micron Technology, Inc. Contactless uniform-tunneling separate p-well (CUSP) non-volatile memory array architecture, fabrication and operation
US9484084B2 (en) 2015-02-13 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Pulling devices for driving data lines
CN111768807B (zh) * 2020-06-28 2024-06-14 上海磁宇信息科技有限公司 磁性随机存储单元的字线电源控制电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146293A (ja) * 1986-12-09 1988-06-18 Toshiba Corp 半導体記憶装置
JPH04114395A (ja) * 1990-09-05 1992-04-15 Nec Corp 半導体記憶回路

Also Published As

Publication number Publication date
JPH07182871A (ja) 1995-07-21
US5408437A (en) 1995-04-18
KR960013401B1 (ko) 1996-10-04

Similar Documents

Publication Publication Date Title
US4766572A (en) Semiconductor memory having a bypassable data output latch
EP0213395A2 (en) Semiconductor memory with static column decode and page mode addressing capability
KR970023375A (ko) 데이터 유지회로
KR100190080B1 (ko) 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로
KR910003677A (ko) 프로그래머블 반도체 메모리 장치
US5459421A (en) Dynamic-static master slave flip-flop circuit
KR970017616A (ko) 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
KR970022774A (ko) 출력 제어 회로를 포함하는 디램
KR950015394A (ko) 스태틱 랜덤 억세스 메모리
KR970017690A (ko) 과전류를 방지하기 위한 번-인 단축회로를 내장한 반도체 메모리 장치
KR940016263A (ko) 반도체 메모리 장치
KR950004268A (ko) 인에이블/리세트 신호로 제어가능한 간단한 일시 정보 기억 회로
KR0155986B1 (ko) 반도체 기억장치
KR910014938A (ko) 향상된 di/dt 제어가 가능한 집적회로 메모리
JPS6118836B2 (ko)
KR920018754A (ko) 반도체 메모리 회로
KR910008731A (ko) 고속 스태틱 램
KR850008238A (ko) 반도체 기억장치
KR930001422A (ko) 스태틱 반도체 메모리 디바이스
US5689454A (en) Circuitry and methodology for pulse capture
US20050128833A1 (en) Semiconductor memory device having access time control circuit
KR100427033B1 (ko) 반도체메모리장치의워드라인구동장치및그방법
KR20020002681A (ko) 비트라인 프리차지전압 제어회로
KR960009947B1 (ko) 디램의 리프레쉬 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 17

EXPY Expiration of term