KR890015403A - 반도체집적회로장치 - Google Patents

반도체집적회로장치 Download PDF

Info

Publication number
KR890015403A
KR890015403A KR1019890002690A KR890002690A KR890015403A KR 890015403 A KR890015403 A KR 890015403A KR 1019890002690 A KR1019890002690 A KR 1019890002690A KR 890002690 A KR890002690 A KR 890002690A KR 890015403 A KR890015403 A KR 890015403A
Authority
KR
South Korea
Prior art keywords
power
wiring layer
layers
layer
conductive
Prior art date
Application number
KR1019890002690A
Other languages
English (en)
Other versions
KR930000614B1 (ko
Inventor
도시야 가토
모토히로 엔가쿠
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
다케다이 마사다카
도시바 마이콤 엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바, 다케다이 마사다카, 도시바 마이콤 엔지니어링 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR890015403A publication Critical patent/KR890015403A/ko
Application granted granted Critical
Publication of KR930000614B1 publication Critical patent/KR930000614B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체집적회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 본 발명의 1실시예에 따른 반도체집적회로장치의 전체 구조를 나타낸 평면도, 제 4 도는 제 3 도에 도시된 반도체집적회로장치의 일부를 나타낸 패턴 평면도, 제 5 도는 제 4 도에 도시된 반도체집적회로장치의 a-a'선을 따르는 단면도.

Claims (6)

  1. 반도체칩(30)과 이 반도체칩(30)의 주변표면부에 배치되는 하나이상의 전원배선층(32,33), 상기 반도체칩(30)의 표면부와 상기 전원배선층(32,33)에 인접되게 배치되는 최소한 하나의 전원패드(34) 및, 상기 전원배선층(32,33)을 상기 전원 패드(34)에 접속시켜주기 위한 하나이상의 인출배선층(35,42)으로 구성되면서, 상기 전원패드(34)는 다층구조의 도전층(52,54)으로 형성되고, 상기 인출배선층(35)는 다층구조의 도전층(52,54)으로 형성된 것을 특징으로 하는 반도체집적회로장치.
  2. 제 1 항에 있어서, 상기 전원패드(34)는 상호 전기적으로 접속되는 제1 및 제 2 도전층(52,54)으로 형성되고, 상기 전원배선층(32,33)은 상기 제1 및 제 2 도전층(52,54)의 어느 하나에 의해 형성되며, 상기 인출배선층(35,42)은 상호 전기적으로 접속되는 상기 제1 및 제 2 도전층(52,54)으로 형성된 것을 특징으로 하는 반도체집적회로 장치.
  3. 제 2 항에 있어서, 상기 제1 및 제 2 도전층(52,54)은 각각 알루미늄으로 형성된 것을 특징으로 하는 반도체집적회로장치.
  4. 반도체기판(50)과, 이 반도체기관(50)상에 배치된 제 1 절연막(51)상에 형성된 제 1 도전층(52), 이 제 1 도전층(52)상에 형성된 제 2 절연막(53), 이 제 2 절연막(53)에 형성된 제1 및 제 2 구멍부(38,39) 및, 이 제1 및 제 2 구멍부(38,39)를 충전시키도록 형성된 제 2 도전층(54)으로 구성되면서, 상기 제 2 도전층(54)은 전원 배선층(33)을 구성하는데 사용되고, 상기 제 1 구멍부(38)에 인접되게 위치되는 상기 제 2 도전층(54)은 상기 전원패드(34)를 구성하는데 사용되며, 상기 제 1 구멍부(38)로 부터 제 2 구멍부(39)까지 연장되어 형성되는 상기 제1 및 제 2 도전층(52,54)은 상기 전원패드(34)를 상기 전원배선층(33)에 접속시켜주기 위한 인출배선층(33)을 구성하는데 사용되는 것을 특징으로 하는 반도체집적회로장치.
  5. 제 4 항에 있어서, 상기 인출배선층(42)은 상기 전원배선층(33)과 교차되게 배치되면서 이 전원배선층(33)과는 다른 전원배선층(32)에 접속되고, 상기 전원배선층(33)과 교차되는 상기 인출배선층(42)은 상기 전원배선층(33)과는 다른 재질의 도전층(42)으로 형성된 것을 특징으로 하는 반도체집적회로장치.
  6. 제 5 항에 있어서, 상기 전원배선층(33)과 교차되는 상기 인출배선층(42)의 폭은 그 잔여부분의 폭보다 크게 형성된 것을 특징으로 하는 반도체집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890002690A 1988-03-04 1989-03-04 반도체 집적회로장치 KR930000614B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-050906 1988-03-04
JP63-50906 1988-03-04
JP63050906A JPH01225137A (ja) 1988-03-04 1988-03-04 半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR890015403A true KR890015403A (ko) 1989-10-30
KR930000614B1 KR930000614B1 (ko) 1993-01-25

Family

ID=12871808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890002690A KR930000614B1 (ko) 1988-03-04 1989-03-04 반도체 집적회로장치

Country Status (4)

Country Link
US (1) US4970572A (ko)
EP (1) EP0331206A3 (ko)
JP (1) JPH01225137A (ko)
KR (1) KR930000614B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2580301B2 (ja) * 1988-12-27 1997-02-12 株式会社日立製作所 半導体集積回路装置
JPH02192146A (ja) * 1989-01-20 1990-07-27 Toshiba Corp 半導体装置
JPH0750708B2 (ja) * 1989-04-26 1995-05-31 株式会社東芝 半導体装置
EP1587143A1 (en) * 1991-01-22 2005-10-19 Nec Corporation Resin sealed semiconductor integrated circuit
JP2988075B2 (ja) * 1991-10-19 1999-12-06 日本電気株式会社 半導体装置
US5311061A (en) * 1993-05-19 1994-05-10 Motorola Inc. Alignment key for a semiconductor device having a seal against ionic contamination
JP5552261B2 (ja) * 2009-05-12 2014-07-16 パナソニック株式会社 半導体装置
US9177914B2 (en) * 2012-11-15 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad structure over TSV to reduce shorting of upper metal layer
WO2020073901A1 (en) * 2018-10-11 2020-04-16 Changxin Memory Technologies, Inc. Semiconductor structure, memory device, semiconductor device and method of manufacturing the same
CN109390304B (zh) * 2018-10-11 2024-02-09 长鑫存储技术有限公司 半导体结构、存储装置、半导体器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1487945A (en) * 1974-11-20 1977-10-05 Ibm Semiconductor integrated circuit devices
JPS5851425B2 (ja) * 1975-08-22 1983-11-16 株式会社日立製作所 ハンドウタイソウチ
JPS5833705B2 (ja) * 1975-08-27 1983-07-21 株式会社日立製作所 タソウハイセンオ ユウスルハンドウタイソウチ
US4200440A (en) * 1979-02-21 1980-04-29 The Air Preheater Company, Inc. Filter construction
JPS58216445A (ja) * 1982-06-10 1983-12-16 Nec Corp 半導体装置およびその製造方法
EP0112662A1 (en) * 1982-12-21 1984-07-04 Northern Telecom Limited Stacked MOS devices with polysilicon interconnects
DE3684497D1 (de) * 1985-03-19 1992-04-30 Fairchild Semiconductor Platzsparende dicke verbindungsstruktur fuer sammelleitungsmetallisierung.

Also Published As

Publication number Publication date
JPH01225137A (ja) 1989-09-08
EP0331206A2 (en) 1989-09-06
JPH0576174B2 (ko) 1993-10-22
KR930000614B1 (ko) 1993-01-25
US4970572A (en) 1990-11-13
EP0331206A3 (en) 1991-05-02

Similar Documents

Publication Publication Date Title
KR900005576A (ko) 반도체 집적회로 장치
KR960035835A (ko) 반도체장치와 그 제조방법
KR100281813B1 (ko) 열및전기적으로개선된볼그리드패키지
KR880013241A (ko) 다중칩 모듈 구조체
KR950007059A (ko) 집적 회로
KR960032693A (ko) 반도체장치 및 그 본딩패드 구조
EP0782190A3 (en) Semiconductor device comprising an inductor element
KR900001002A (ko) 반도체집적회로
KR930011201A (ko) 반도체 장치
KR940001285B1 (ko) 반도체장치
KR940003010A (ko) 다층 배선 기판, 이 기판을 이용한 반도체 장치 및 다층 배선 기판의 제조방법
KR960039309A (ko) 반도체 장치 및 반도체 칩 설치 방법
KR920702545A (ko) 반도체 장치 및 그 제조 방법
KR930001361A (ko) 플립 칩 실장 및 결선 패키지 및 그 방법
KR920010872A (ko) 멀티칩 모듈
KR890015403A (ko) 반도체집적회로장치
KR920000208A (ko) 실장기판
KR920020618A (ko) 반도체 장치의 배선 접속 구조 및 그 제조방법
KR880011932A (ko) 쌍방향 제어정류 반도체장치
KR920022431A (ko) 반도체 장치용 패키지
KR910008824A (ko) 반도체소자패키지 및 반도체소자패키지 탑재배선회로기판
KR920001697A (ko) 수직형 반도체 상호 접촉 방법 및 그 구조
KR940012590A (ko) 메탈코어타입 다층리드프레임
KR910013524A (ko) 반도체집적회로장치
KR870004519A (ko) 집적 반도체 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee