KR890004506A - 공통 모우드 저지성능이 증가된 전하 재분배 a/d변환기 및 a/d 변환방법 - Google Patents

공통 모우드 저지성능이 증가된 전하 재분배 a/d변환기 및 a/d 변환방법 Download PDF

Info

Publication number
KR890004506A
KR890004506A KR1019880010173A KR880010173A KR890004506A KR 890004506 A KR890004506 A KR 890004506A KR 1019880010173 A KR1019880010173 A KR 1019880010173A KR 880010173 A KR880010173 A KR 880010173A KR 890004506 A KR890004506 A KR 890004506A
Authority
KR
South Korea
Prior art keywords
voltage
positive
negative
array
capacitor
Prior art date
Application number
KR1019880010173A
Other languages
English (en)
Other versions
KR0140757B1 (ko
Inventor
케이. 헤스터 리차드
미첼드위트
Original Assignee
엔.라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔.라이스 머레트
Publication of KR890004506A publication Critical patent/KR890004506A/ko
Application granted granted Critical
Publication of KR0140757B1 publication Critical patent/KR0140757B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음.

Description

공통 모우드 저지성능이 증가된 전하 재분배 A/D변환기 및 A/D변환방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 샘플링 모우드내의 본 발명의 차동 A/D변환기의 한 실시예의 개략도.
제2도는 홀드 모우드내의 제1도의 A/D변환기를 도시한 도면.
제3도는 MSB 비트가 검사되고 있는 재분배 모우드내의 제1도의 A/D변환기를 도시한 도면, 제3도는 MSB비트가 검사되고 있는 재분배 모우드내의 제1도의 A/D변환기를 도시한 도면.

Claims (24)

  1. 차동 입력전압을 수신하여, 이에 비례하는 신호를 출력시키기 위한 차동 증폭기 장치, 증폭기 장치의 정(+) 차동 입력에 접속된 공통 상부 플레이트를 갖고 있는 이진 가중 캐패시터의 정(+) 캐패시터 어레이, 증폭기 장치의 부(-) 차동입력에 접속된 공통 상부 플레이트를 갖고 있는 이진 가중 캐패시터의 부(-)캐패시터 어레이, 정(+) 및 부(-) 캐패시터 어레이내의 상부 플레이트가 아날로그 차동 입력전압에 비례하는 사이에 부여된 차동전압을 갖도록 정(+) 어레이 및 부(-) 어레이내의 캐패시터로의 아날로그 차동 입력전압을 샘플링 하기 위한 샘플 장치, 정(+) 및 부(-) 캐패시터 어레이의 상부 플레이트상의 공통 모우드 전압을 증폭기 장치에 입력되기 위한 선정된 공통 모우드 입력전압으로 쉬프트시키기 위한 쉬프트 장치, 및 아날로그 차동 입력전압의 전압레벨에 대응하는 디지털값을 결정하기 위해 증폭기 장치의 출력신호에 응답하는 연속 근상기술에 따라 증폭기 장치의 입력상에 0 차동전압을 제공하도록 정(+) 어레이 및 부(-)어레이 내의 캐패시터내의 전하를 재분배하기 위한 재분배 장치로 구성되는 것을 특징으로 하는 차동 아날로그-디지탈변환기.
  2. 제1항에 있어서, 샘플장치가 상부 플레이트가 선정된 샘플 시간동안 선정된 전압에 배치되어 있는 정(+) 어레이 및 부(-) 어레이내의 캐패시터의 저부 플레이트에 아날로그 차동 입력전압을 접속시키고, 입력 신호의 정(+)측을 정(+) 어레이내의 캐패시터의 저부 플레이트에 입력신호의 부(-) 측을 부(-) 어레이내의 캐패시터의 저부 플레이트에 접속시키기 위한 제1 장치, 및 차동 입력전압에 비례하는 양단전압을 갖도록 정(+) 어레이 및 부(-) 어레이내의 캐패시터의 상부 플레이트를 쉬프트시키기 위한 샘플시간 후 및 선정된 홀드 시간중에 정(+) 및 부(-) 어레이내의 각각의 캐패시터의 저부 플레이트에 선정된 기준전압을 접속시키기 위한 제2장치를 포함하는 것을 특징으로 하는 아날로그-디지탈변환기.
  3. 제2항에 있어서, 쉬프트장치가 아날로그 차동 입력신호의 공통 모우드전압을 결정하기 위한 장치, 및 선정된 전압을 제공하도록 샘플 시간중에 정(+) 및 부(-) 어레이내의 캐패시터의 상부 플레이트에 입력전압의 공통 모우드전압을 접속시키기 위한 장치를 포함하는 것을 특징으로 하는 아날로그-디지탈변환기.
  4. 제2항에 있어서, 쉬프트장치가 정(-) 어레이 및 부(-) 어레이내의 캐패시터 양단으 전압을 아날로그 차동 입력전압의 차동전압의 1/2로 제한하기 위한 장치를 포함하는 것을 특징으로 하는 아날로그-디지탈 변환기.
  5. 제1항에 있어서, 선정된 공통 모우드 입력전압으로부터 증폭기 장치로의 공통 모우드 입력전압의 최대편차를 제한하기 위한 장치를 포함하는 것을 특징으로 하는 아날로그-디지탈변환기.
  6. 제5항에 있어서, 제한장치가 정(+) 어레이내의 캐패시터의 상부 플레이트와 증폭기 장치의 정(+)입력 사이에 접속된 제1스위치, 부(-) 어레이내으 캐패시터의 상부 플레이트와 증폭기 장치의 부(-)입력 사이에 접속된 제2스위치, 증폭기 장치의 정(+) 및 부(-)입력을 선정된 리셋트전압에 선택적으로 접속시키기 위한 리셋트장치, 및 정(+)어레이 및 부(-)어레이가 아날로그 차동 입력전압에 비례하는 차동전압에 배치되기 전에 제1 및 제2스위치를 개방시키고 리셋트장치를 작동시키기 위한 장치를 포함하는 것을 특징으로 하는 아날로그-디지탈변환기.
  7. 제6항에 있어서 선정된 리셋트전압이 선정된 공통 모우드 입력전압과 동일한 전압을 포함하는 것을 특징으로 하는 아날로그-디지탈변환기.
  8. 제1항에 있어서, 차동 증폭기장치가 선정되 공통 모우드 입력전압에 배치될 때 입력에 과련된 내부 오프셋전압을 갖고, 재분배 장치에 의한 전하의 재분배 중에 오프셋전압에 대한 차동 증폭기 장치로의 입력을 보상하기 위한 장치를 포함하는 것을 특징으로 하는 아날로그-디지탈변환기.
  9. 제2항에 있어서, 정(+) 어레이 및 부(-) 어레이내의 각각의 캐패시터의 저부 플레이트에 선정된 기준전압을 접속시키기 위한 장치가 정(+) 어레이 및 부(-)어레이내의 각각의 캐패시터의 저부 플레이트를 접지 기준전압에 접속시키기 위한 장치를 포함하는 것을 특징으로 하는 아날로그-디지탈변환기.
  10. 제9항에 있어서, 정(+) 어레이 및 부(-) 어레이내의 각각의 캐패시터가 아날로그-디지탈 변환기로 부터의 출력 디지털워드의 비트에 관련되고, 재분배 장치가 정(+) 어레이 및 부(-) 어레이내의 각각의 캐패시터의 저부 플레이트를 DSU속 근상기술에 따라 선정된 제2기준전압에 연속적으로 접속시키기 위한 장치를 포함하는 것을 특징으로 하는 아날로그-디지탈변환기.
  11. 제2항에 있어서, 정(+) 및 부(-) 어레이내의 각각의 캐패시터가 아날로그-디지탈변환기에 의해 출력된 디지털워드의 비트에 관련되고, 선정된 기준전압을 정(+) 어레이 및 부(-) 어레이내의 각각의 캐패시터의 저부 플레이트에 접속시키기 위한 장치가 상부 플레이트상에 분압기를 제공하기 위해 정(+) 어레이와 부(-) 어레이내의 캐패시터의 제1부분을 제1기준전압에 접속시키고 정(+) 어레이 및 부(-) 어레이내의 캐패시터의 나머지 부분의 저부 플레이트를 제2기준전압에 접속시키기 위한 장치를 포함하는 것을 특징으로 하는 아날로그-디지탈변환기.
  12. 차동 입력전압을 수신하여, 이에 비례하는 전압을 출력시키기 위해 정(+) 및 부(-)차동 입력을 갖고 있는 차동 증폭기, 공통 상부 플레이트가 증폭기의 정(+) 차동 입력에 접속되어 있는 이진 가중 캐패시터의 정(+) 캐피시터 어레이, 공통 상부 플레이트가 증폭기의 정(+) 차동입력에 접속되어 있는 이진 가중 캐패시터의 정(+) 캐패시터 어레이, 공통 상부 플레이트가 증폭기의 부(-) 차동입력에 접속되어 있는 이진 가중 캐패시터의 부(-)캐패시터 어레이, 선정된 샘플 시간동안 동작할 수 있고, 차동 아날로그 입력신호의 정(+)측을 정(+) 어레이내의 캐패시터의 저부 플레이트에, 차동 아날로그 입력신호의 부(-)측을 부(-) 어레이내의 캐패시터의 저부 플레이트에 선택적으로 접속시키기 위한 스위치 장치, 샘플 시간동안에, 차동 아날로그 입력신호의 공통 모우드전압과 동일한 전압을 정(+) 어레이 및 부(-) 어레이내의 캐패시터의 상부 플레이트에 접속시키기 위한 장치, 샘플 시간후의 선정된 홀드 시간동안에 동작할 수 있고, 선정된 기준전압을 정(+) 어레이 및 부(-) 어레이내의 캐패시터의 저부 플레이트에 접속시키기 위한 제2스위치 장치. 및 아날로그 차동 입력전압의 전압레벨에 대응하는 디지털값을 결정하기 위해 증폭기의 출력전압에 응답하는 연속 근상기술에 따라 증폭장치의 입력상에 0 차동전압을 제공하도록 정(+) 어레이 및 부(-)어레이내의 캐패시터내으 전하를 재분배 하기 위한 재분배 장치로 구성되는 것을 특징으로 하는 차동 아날로그-디지탈변환기.
  13. 제12항에 있어서, 샘플 시간동안에 차동 아날로그 입력신호의 공통 모우드 입력전압을 정(+) 어레이 및 부(-) 어레이내의 캐패시터의 상부 플레이트에 접속시키기 위한 장치가 차동 입력신호의 정(+) 극성과 부(-) 극성 사이에 배치되고, 저항성 탭이 이로부터 출력된 차동전압의 1/2을 제공하는 분압기, 및 샘플 시간동안에 분압기의 탭을 정(+) 어례이 및 부(-) 어레이내의 캐패시터의 상부 플레이트에 접속시키기 위한 제3스위치 장치를 포함하는 것을 특징으로 하는 아날로그-디지탈변환기.
  14. 제12항에 있어서, 제2스위치 장치가 홀드 시간동안에 정(+) 어레이 및 부(-)어레이내의 캐패시터의 저부 플레이트를 접지에 접속시키도록 동작할 수 있는 것을 특징으로 하는 아날로그-디지탈변환기.
  15. 제12항에 있어서, 재분배 장치가 각각의 캐패시터에 대응하는 디지털워드의 비트들이 연속 근상기술에 따라 검사될 수 있도록 관련 캐패시터의 상부 플레이트상의 전압을 선택적으로 변화시키기 위해 연속 근상기술에 따라 선정된 기준전압을 (+) 어레이 및 부(-) 어레이내의 캐패시터의 저부 플레이트에 순서대로 선택적으로 접속시키기 위한 제3스위칭 장치를 포함하는 것을 특징으로 하는 아날로그-디지탈변환기.
  16. 제12항에 있어서, 증폭기가 내부의 오프셋전압을 갖고 있는 증폭기 내부의 오프셋전압을 보상하기 위해 홀드 모우드 중에 증폭기로의 차동 전압입력을 오프셋팅 하기 위한 장치를 포함하는 것을 특징으로 하는 아날로그-디지탈변환기.
  17. 제12항에 있어서, 증폭기의 정(+) 입력 또는 부(-) 입력에 인가될 수 있는 전압의 최대 절대값의 범위를 제한하기 위한 제한회로를 포함하는 것을 특징으로 하는 아날로그-디지탈변환기.
  18. 제17항에 있어서, 증폭기의 정(+) 입력 또는 부(-) 입력과 샘플 시간동안에 선정된 홀드 기준전압과 동일한 전압 사이에 접속된 제1 및 제2리셋트 스위치, 및 입력신호의 공통 모우드전압이 증폭기의 정(+) 및 부(-) 입력에 입력되지 않도록 샘플 시간동안에만 증폭기의 정(+) 및 부(-) 입력으로부터 정(+) 어레이 및 부(-) 어레이내의 캐패시터의 상부 플레이트를 선택적으로 단로시키기 위해 정(+) 어레이 및 부(-) 어레이내의 캐패시터의 상부 플레이트들 사이에 접속된 제2 및 제3 스위치를 포함하는 것을 특징으로 하는 아날로그-디지탈변환기.
  19. 이진 가중 형태로, 정(+) 어레이내의 상부 플레이트가 공통이고 부(-) 어레이내의 상부 플레이트가 공통인 캐패시터를 제1정(+) 어레이와 제2부(-) 어레이로 배열시키는 수단, 정(+) 어레이 및 부(-) 어레이내의 상부 플레이트가 아날로그 차동 입력전압에 비례하는 사이에 부여된 차동전압을 갖도록 정(+) 어레이 및 부(-)어레이내의 캐패시터상에서 아날로그 차동 입력전압을 샘플링하는 수단, 정(+) 및 부(-) 캐패시터 어레이내의 캐패시터의 상부 플레이트상의 공통 모우드 전압을 선정된 공통 모우드 입력전압으로 쉬프트시키는 수단, 정(+) 어레이 및 부(-) 어레이내의 캐패시터의 상부 플레이트를 차동 증폭기의 정(+) 및 부(-) 입력에 접속시키는 수단, 및 아날로그 차동전압의 전압에 대응하는 디지털값을 결정하기 위해 증폭기의 출력신호에 응답하는 연속 근상기술에 따라 증폭기의 입력상에 0차동전압을 제공하도록 정(+) 어레이 및 부(-) 어레이내의 캐패시터내의 전하를 재분배하는 수단을 포함하는 것을 특징으로 하는 아날로그-디지탈 변화방법.
  20. 제19항에 있어서, 샘플링 수단이 아날로그 입력전압을 정(+) 어레이 및 부(-) 어레이내의 캐패시터의 저부 플레이트에 접속시키는 수단, 및 차동 입력전압에 비례하는 양단전압을 갖도록 정(+) 어레이 및 부(-) 어레이내의 캐패시터의 상부 플레이트를 쉬프트시키기 위해 샘플시간 후 및 선정된 홀드 시간동안에 선정된 기준전압을 정(+) 및 부(-) 어레이내의 각각의 캐패시터의 캐패시터의 저부 플레이트에 접속시키는 수단을 포함하고, 정(+) 어레이 및 부(-) 어레이내의 캐패시터의 상부 플레이트가 입력신호의 정(+)측이 정(+) 어레이내의 캐패시터의 캐패시터의 저부 플레이트에 접속되고, 부(-)측이 부(-) 어레이내의 캐패시터의 저부 플레이트에 접속되도록 선정된 샘플 시간동안에 선정된 전압에 배치되고, 차동 입력전압이 정(+)측이 정(+) 어레이내의 캐패시터의 저부 플레이트에 접속되고 부(-)측이 부(-) 어레이의 캐패시터의 저부 플레이트에 접속되도록 접속되는 것을 특징으로 하는 방법.
  21. 제20항에 있어서, 쉬프팅 수단이 아날로그 차동 입력신호의 공통 모우드저압을 결정하는 수단, 및 선정된 전압을 제공하기 위해 샘플 시간동안에 입력전압의 공통 모우드 전압을 정(+) 어레이 및 부(-) 어레이내의 캐패시터의 상부 플레이트에 접속시키는 수단을 포함하는 것을 특징으로 하는 방법.
  22. 제19항에 있어서, 쉬프팅 수단이 정(+) 어레이 및 부(-) 어레이내의 캐패시터의 양단 전압을 아날로그 입력 차동 전압의 1/2차동전압으로 제한되는 수단을 포함하는 것을 특징으로 하는 방법.
  23. 제19항에 있어서, 선정된 공통 모우드 입력전압으로부터의 증폭기에 입력된 공통 모우드전압의 최대편차를 제한하는 수단을 포함하는 것을 특징으로 하는 방법.
  24. 제19항에 있어서, 증폭기가 입력에 관련되고 선정된 공통 모우드전압에 배치된 내부 오프셋전압을 갖고 있고, 전하의 재분배중에 오프셋전압에 대한 증폭기로의 입력을 보상하는 수단을 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880010173A 1987-08-11 1988-08-10 공통 모우드 저지 성능이 증가된 전하 재분배 a/d 변화기 및 a/d 변환 방법 KR0140757B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/084,276 US4803462A (en) 1987-08-11 1987-08-11 Charge redistribution A/D converter with increased common mode rejection
US084,276 1987-08-11

Publications (2)

Publication Number Publication Date
KR890004506A true KR890004506A (ko) 1989-04-22
KR0140757B1 KR0140757B1 (ko) 1998-07-15

Family

ID=22183920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880010173A KR0140757B1 (ko) 1987-08-11 1988-08-10 공통 모우드 저지 성능이 증가된 전하 재분배 a/d 변화기 및 a/d 변환 방법

Country Status (3)

Country Link
US (1) US4803462A (ko)
JP (1) JP2744021B2 (ko)
KR (1) KR0140757B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460806B1 (ko) * 1997-12-31 2005-06-07 삼성전자주식회사 반도체 소자

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975700A (en) * 1989-05-24 1990-12-04 Texas Instruments, Incorporated Analog-to-digital converter with non-linear error correction
US5182560A (en) * 1989-12-22 1993-01-26 Texas Instruments Incorporated Analog-to-digital converter for high speed low power applications
US5248974A (en) * 1991-06-27 1993-09-28 Texas Instruments Incorporated Dielectric relaxation correction circuit for charge-redistribution a/d converters
US5363102A (en) * 1993-03-26 1994-11-08 Analog Devices, Inc. Offset-insensitive switched-capacitor gain stage
GB2283626B (en) * 1993-11-05 1998-02-18 Motorola Inc Driver circuits
JPH08139603A (ja) * 1994-01-05 1996-05-31 Texas Instr Inc <Ti> アナログ・ディジタル変換システム及び同システム内オフセット電圧追跡及び補正方法
US5600275A (en) * 1994-04-29 1997-02-04 Analog Devices, Inc. Low-voltage CMOS comparator with offset cancellation
DE69507023T2 (de) * 1994-04-29 1999-06-10 Analog Devices Inc Ladungswiederverteilung-ad-wandler mit systemeichung
US5600322A (en) * 1994-04-29 1997-02-04 Analog Devices, Inc. Low-voltage CMOS analog-to-digital converter
US5514972A (en) * 1994-10-20 1996-05-07 International Business Machines Corporation Voltage comparison circuit
US6032634A (en) * 1994-11-02 2000-03-07 Hitachi, Ltd. Air induction system for internal-combustion engine
US5668551A (en) * 1995-01-18 1997-09-16 Analog Devices, Inc. Power-up calibration of charge redistribution analog-to-digital converter
US5621409A (en) * 1995-02-15 1997-04-15 Analog Devices, Inc. Analog-to-digital conversion with multiple charge balance conversions
US5525920A (en) * 1995-05-01 1996-06-11 Motorola, Inc. Comparator circuit and method thereof
US5742204A (en) * 1996-02-29 1998-04-21 Harris Corporation Digitally programmable differential attenuator with tracking common mode reference
WO2000017847A1 (fr) * 1998-09-18 2000-03-30 Hitachi, Ltd. Composant a semi-conducteur et affichage a cristaux liquides comprenant ce composant
JP3211793B2 (ja) * 1999-01-08 2001-09-25 日本電気株式会社 Ａｄ変換器
FR2798526B1 (fr) * 1999-09-15 2001-11-09 Schneider Electric Ind Sa Declencheur electronique avec des moyens de correction d'offset
AT3853U1 (de) * 1999-10-15 2000-08-25 Austria Mikrosysteme Int Differentieller analog-digitalwandler
JP3514719B2 (ja) * 2000-09-14 2004-03-31 シャープ株式会社 Ｄ／ａ変換回路およびそれを用いた画像表示装置
US6400302B1 (en) * 2001-02-26 2002-06-04 Analog Devices, Inc. Quasi-differential successive-approximation structures and methods for converting analog signals into corresponding digital signals
US6448911B1 (en) * 2001-07-30 2002-09-10 Cirrus Logic, Inc. Circuits and methods for linearizing capacitor calibration and systems using the same
US6538594B1 (en) 2001-07-30 2003-03-25 Cirrus Logic, Inc. Methods and circuits for compensating for finite common mode rejection in switched capacitor circuits
US6630898B1 (en) * 2001-08-14 2003-10-07 National Semiconductor Corporation Low voltage, unit delay quantizer with feedforward auto-zero mechanism
JP4751667B2 (ja) * 2005-08-12 2011-08-17 富士通セミコンダクター株式会社 逐次比較型ａｄ変換器。
JP4652214B2 (ja) * 2005-11-18 2011-03-16 富士通セミコンダクター株式会社 アナログデジタル変換器
KR100690434B1 (ko) 2006-01-02 2007-03-12 삼성전자주식회사 디지털 아날로그 변환기, 데이터 라인 드라이버,디스플레이 장치, 및 그 방법
DE102006015762B4 (de) * 2006-04-04 2013-05-08 Austriamicrosystems Ag Analog/Digital-Wandleranordnung und Verfahren
JP4921255B2 (ja) * 2007-06-22 2012-04-25 ルネサスエレクトロニクス株式会社 逐次型ａｄ変換器
US8125231B2 (en) 2009-01-28 2012-02-28 Freescale Semiconductor, Inc. Capacitance-to-voltage interface circuit, and related operating methods
US7796079B2 (en) * 2009-01-28 2010-09-14 Freescale Semiconductor, Inc. Charge redistribution successive approximation analog-to-digital converter and related operating method
US7969167B2 (en) 2009-01-28 2011-06-28 Freescale Semiconductor, Inc. Capacitance-to-voltage interface circuit with shared capacitor bank for offsetting and analog-to-digital conversion
US8068047B2 (en) * 2010-01-14 2011-11-29 Advantest Corporation A-D convert apparatus and control method
JP5565169B2 (ja) * 2010-07-27 2014-08-06 富士通株式会社 Ａｄ変換器
JP5561039B2 (ja) * 2010-09-03 2014-07-30 富士通株式会社 アナログ・デジタル変換器およびシステム
US8289198B2 (en) * 2010-11-02 2012-10-16 Texas Instruments Incorporated Low power bit switches and method for high-voltage input SAR ADC
JP5182351B2 (ja) * 2010-11-15 2013-04-17 富士通セミコンダクター株式会社 アナログデジタル変換器
US8456337B1 (en) 2012-04-10 2013-06-04 Freescale Semiconductor, Inc. System to interface analog-to-digital converters to inputs with arbitrary common-modes
KR101939104B1 (ko) * 2012-08-30 2019-01-17 에스케이하이닉스 주식회사 아날로그 디지털 변환기 및 이를 사용한 아날로그 디지털 변환방법
KR101927272B1 (ko) * 2012-09-27 2018-12-11 한국전자통신연구원 연속 근사 레지스터 아날로그 디지털 컨버터
KR101501881B1 (ko) * 2014-07-31 2015-03-19 중앙대학교 산학협력단 분리 형태의 듀얼 캐패시터 어레이를 가지는 연속 근사 레지스터 아날로그 디지털 변환기
US9590592B2 (en) * 2014-11-24 2017-03-07 Cypress Semiconductor Corporation Configurable capacitor arrays and switched capacitor circuits
US10270459B2 (en) * 2016-09-23 2019-04-23 Shenzhen GOODIX Technology Co., Ltd. DAC capacitor array, SAR analog-to-digital converter and method for reducing power consumption thereof
WO2018053788A1 (zh) * 2016-09-23 2018-03-29 深圳市汇顶科技股份有限公司 一种dac电容阵列、sar型模数转换器及降低功耗的方法
JP2019149762A (ja) * 2018-02-28 2019-09-05 株式会社日立製作所 逐次比較型ａｄ変換器およびセンサ装置
US11106268B2 (en) * 2018-07-29 2021-08-31 Redpine Signals, Inc. Method and system for saving power in a real time hardware processing unit
EP3716487A1 (en) * 2019-03-27 2020-09-30 Nxp B.V. A capacitive sampling circuit
CN114128151A (zh) * 2019-07-05 2022-03-01 三垦电气株式会社 A/d转换电路
JPWO2022097191A1 (ko) * 2020-11-04 2022-05-12

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3526888A (en) * 1965-06-22 1970-09-01 Solitron Devices Interference signal cancelling system for an integrating analog to digital converter
US3940759A (en) * 1974-06-24 1976-02-24 Westinghouse Electric Corporation Analog signal processing system with correction for amplifier offset
US4410880A (en) * 1981-03-25 1983-10-18 Sperry Corporation Digital-to-analog converter and analog-to-digital converter with controllable bi-polar and uni-polar capability
JPH071870B2 (ja) * 1984-07-31 1995-01-11 日本電気株式会社 ディジタル／アナログ変換回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460806B1 (ko) * 1997-12-31 2005-06-07 삼성전자주식회사 반도체 소자

Also Published As

Publication number Publication date
JP2744021B2 (ja) 1998-04-28
US4803462A (en) 1989-02-07
KR0140757B1 (ko) 1998-07-15
JPS6468022A (en) 1989-03-14

Similar Documents

Publication Publication Date Title
KR890004506A (ko) 공통 모우드 저지성능이 증가된 전하 재분배 a/d변환기 및 a/d 변환방법
KR960005199B1 (ko) 소신호 에러가 감소된 전하 재분배 a/d 변환기 및 변환 방법
US4129863A (en) Weighted capacitor analog/digital converting apparatus and method
CA1144653A (en) Codec
KR940025189A (ko) 다중 경사식 아날로그-디지탈 변환기
US4599604A (en) A/D Self-testing circuit
US4476456A (en) Combination of an analog to digital converter and sampling switch
EP0078608B1 (en) Analog-to-digital converter
US4517551A (en) Digital to analog converter circuit
KR840005557A (ko) 아나로그 신호적분 · 디지탈 신호 변환 회로
US4303880A (en) Gated precision offset circuit for a digital meter having a dual slope analog-to-digital converter
US4929848A (en) High accuracy reference ladder
ES8101824A1 (es) Un dispositivo de transferencia de cargas
US4791405A (en) Data converter for directly providing outputs in two&#39;s complement code
JP2797382B2 (ja) 多チャンネルサンプルホールド回路
JPS602809B2 (ja) マルチプレクサ回路
FR2590050A1 (fr) Circuit integrateur de donnees d&#39;echantillonnage, a commutation de capacite
RU1774378C (ru) Аналоговое запоминающее устройство
SU1019621A1 (ru) Способ цифрового измерени амплитуды импульсных сигналов и устройство дл его осуществлени
CA1096501A (en) Weighted capacitor analog/digital converting apparatus and method
SU1365132A1 (ru) Аналоговое запоминающее устройство
SU1295454A1 (ru) Устройство считывани
JP2548023Y2 (ja) キー入力装置
JPH0537248Y2 (ko)
SU978200A1 (ru) Аналоговое запоминающее устройство

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110225

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee