JPS602809B2 - マルチプレクサ回路 - Google Patents
マルチプレクサ回路Info
- Publication number
- JPS602809B2 JPS602809B2 JP13994777A JP13994777A JPS602809B2 JP S602809 B2 JPS602809 B2 JP S602809B2 JP 13994777 A JP13994777 A JP 13994777A JP 13994777 A JP13994777 A JP 13994777A JP S602809 B2 JPS602809 B2 JP S602809B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- signal line
- analog
- select
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
- Interconnected Communication Systems, Intercoms, And Interphones (AREA)
Description
【発明の詳細な説明】
本発明は、アナログ入力を対象とするマルチプレクサ回
路に関する。
路に関する。
かかるマルチプレクサ回路は、フオトトランジスタ等を
用いたマークシートリーダのセンサヘツド、カードリー
ダのセンサヘッド、端末機器の各部のセンサ、多チャン
ネルのアナログ入力を扱う測定器やテレメータ、親機と
複数台の子機を持つインターフオン等々に広く利用され
ている。
用いたマークシートリーダのセンサヘツド、カードリー
ダのセンサヘッド、端末機器の各部のセンサ、多チャン
ネルのアナログ入力を扱う測定器やテレメータ、親機と
複数台の子機を持つインターフオン等々に広く利用され
ている。
しかし第１図に示すように、従来のアナログ入力用マル
チプレクサ回路１００は、セレクト信号ライン４から入
力されるセレクト信号を解読し、多チャンネルのアナロ
グ入力２のうちの一を選択して取り込み、それをセレク
ト信号ライン４とは別の出力信号線３上に出力するよう
に構成されるのが普通である。したがって、外部装置と
の間の信号線の本数が多く、コスト高の原因になってい
る。信号線数の減少を図るために、アナログ／ディジタ
ル変換器を導入してアナログ出力信号およびセレクト信
号をディジタル信号に変換し、両信号を共通の信号線を
通じて入出力する構成のアナログ入力用マルチブレクサ
回路、搬送波を用いて周波数分割で両信号を共通の信号
ラインに乗せる構成のアナログ入力用マルチプレクサ回
路も提案されてはいる。しかしこのような構成では、マ
ルチプレクサ回路ならびにその周辺装置が著しく複雑、
高価になり、簡単なセンサ類の出力を取扱う用途には不
向きである。したがって本発明の目的は、選択制御情報
であるディジタル信号と選択されたアナログ信号とを共
通の信号ライン上に乗せ得るようにし外部装置との間の
信号ライン本数の減少を図ったアナログ入力用マルチプ
レクサ回路を提供することにある。
チプレクサ回路１００は、セレクト信号ライン４から入
力されるセレクト信号を解読し、多チャンネルのアナロ
グ入力２のうちの一を選択して取り込み、それをセレク
ト信号ライン４とは別の出力信号線３上に出力するよう
に構成されるのが普通である。したがって、外部装置と
の間の信号線の本数が多く、コスト高の原因になってい
る。信号線数の減少を図るために、アナログ／ディジタ
ル変換器を導入してアナログ出力信号およびセレクト信
号をディジタル信号に変換し、両信号を共通の信号線を
通じて入出力する構成のアナログ入力用マルチブレクサ
回路、搬送波を用いて周波数分割で両信号を共通の信号
ラインに乗せる構成のアナログ入力用マルチプレクサ回
路も提案されてはいる。しかしこのような構成では、マ
ルチプレクサ回路ならびにその周辺装置が著しく複雑、
高価になり、簡単なセンサ類の出力を取扱う用途には不
向きである。したがって本発明の目的は、選択制御情報
であるディジタル信号と選択されたアナログ信号とを共
通の信号ライン上に乗せ得るようにし外部装置との間の
信号ライン本数の減少を図ったアナログ入力用マルチプ
レクサ回路を提供することにある。
しかして本発明によるマルチプレクサ回路の特徴は、外
部装置が信号線に間欠的に出力した正、負のセレクト信
号に応じて、第１、第２チャネル上のいずれかのアナロ
グ信号を選択するマルチプレクサ回路であって、メモリ
手段と、上記信号線に現われるセレクト信号の極性を上
記〆モリ手段に記憶させるデコーダ手段と、上記〆モリ
手段の記憶内容に応じて前記第１、第２チャネルのいず
れかの入力を選択する入力選択回路と、該入力選択回路
と前記信号線との間に介在する入出力切換回路とを具備
し、セレクト信号とこれに対応するアナログ入力信号と
が上記共通の信号線を介して外部装置に入出力されるよ
うにした点にある。
部装置が信号線に間欠的に出力した正、負のセレクト信
号に応じて、第１、第２チャネル上のいずれかのアナロ
グ信号を選択するマルチプレクサ回路であって、メモリ
手段と、上記信号線に現われるセレクト信号の極性を上
記〆モリ手段に記憶させるデコーダ手段と、上記〆モリ
手段の記憶内容に応じて前記第１、第２チャネルのいず
れかの入力を選択する入力選択回路と、該入力選択回路
と前記信号線との間に介在する入出力切換回路とを具備
し、セレクト信号とこれに対応するアナログ入力信号と
が上記共通の信号線を介して外部装置に入出力されるよ
うにした点にある。
第２図は本発明によるアナログ入力用マルチプレクサ回
路のブロック図を示す。外部装置２７から外部信号線５
上にコントロール信号であるディジタル信号が間欠的に
送出される。このディジタル信号は入出力切換回路８の
入力側３へは伝達されずデコーダ９の入力線６へバイパ
スされる。デコーダ９はディジタル信号からセレクト情
報信号７をつくり、これをメモリー川こ一時記憶させる
。つまりメモリー０は「次のセレクト情報信号７が入力
されるまで前のセレクト情報信号７を蓄積している。入
力選択回路川ま、メモリＩＱから出力されるセレクト情
報信号４にしたがって２チャンネルアナログ入力２のう
ちの一つを選択し入出力切換回路８の入力線３に出力す
る。入出力切換回路８は入力線３上のアナログ入力を外
部信号線５を通じて外部装置２７へ送出する。前記コン
トロール信号として送出されるディジタル信号の内容と
しては、一般のシリアルィンタフェースも利用でき「
また単純な正負のパルスでもよい。
路のブロック図を示す。外部装置２７から外部信号線５
上にコントロール信号であるディジタル信号が間欠的に
送出される。このディジタル信号は入出力切換回路８の
入力側３へは伝達されずデコーダ９の入力線６へバイパ
スされる。デコーダ９はディジタル信号からセレクト情
報信号７をつくり、これをメモリー川こ一時記憶させる
。つまりメモリー０は「次のセレクト情報信号７が入力
されるまで前のセレクト情報信号７を蓄積している。入
力選択回路川ま、メモリＩＱから出力されるセレクト情
報信号４にしたがって２チャンネルアナログ入力２のう
ちの一つを選択し入出力切換回路８の入力線３に出力す
る。入出力切換回路８は入力線３上のアナログ入力を外
部信号線５を通じて外部装置２７へ送出する。前記コン
トロール信号として送出されるディジタル信号の内容と
しては、一般のシリアルィンタフェースも利用でき「
また単純な正負のパルスでもよい。
３次に「第２図に示し
た本発明のマルチプレクサ回路ならびに当該マルチプレ
クサ回路をコントロールする外部装置２７の入力部の具
体的構成の一例を第３図および第４図に示し説明する。
第３図は前記マルチプレクサ回路の最も簡単な３一例を
示す。
た本発明のマルチプレクサ回路ならびに当該マルチプレ
クサ回路をコントロールする外部装置２７の入力部の具
体的構成の一例を第３図および第４図に示し説明する。
第３図は前記マルチプレクサ回路の最も簡単な３一例を
示す。
抵抗１７，亀８１こよって負帰還をかけられた演算増幅
器１９は抵抗２８とともに前記の入出力切襖回路８を構
成しており、また一対のツェナーダィオード１６は前記
デコーダ９を構成している。コンデンサ１５は前記メモ
リ１０とし４て作用し、またダイオード１３，１４およ
び各チャネルのアナログ入力（光）を受けるフオトトラ
ンジスタ１１，竃２は前記の入力選択回路１を構成して
いる。第４図は前記外部装置２７の入力部の一例を示す
。
器１９は抵抗２８とともに前記の入出力切襖回路８を構
成しており、また一対のツェナーダィオード１６は前記
デコーダ９を構成している。コンデンサ１５は前記メモ
リ１０とし４て作用し、またダイオード１３，１４およ
び各チャネルのアナログ入力（光）を受けるフオトトラ
ンジスタ１１，竃２は前記の入力選択回路１を構成して
いる。第４図は前記外部装置２７の入力部の一例を示す
。
演算増幅器２２と抵抗２５，２６から成る負帰還増幅回
路の入力線は前記マルチプレクサ回路の信号線５と共通
になっている。この信号線５はトランジスタ２３，２４
を介して正負の電源に接続される。次に第３図および第
４図の回路の動作を第５図のタイムチャートにしたがっ
て説明する。
路の入力線は前記マルチプレクサ回路の信号線５と共通
になっている。この信号線５はトランジスタ２３，２４
を介して正負の電源に接続される。次に第３図および第
４図の回路の動作を第５図のタイムチャートにしたがっ
て説明する。
外部装置のトランジスタ２３を導通させて信号線５に正
極性パルス電圧（コントロール信号）を乗せると、この
正極性パルス電圧は、ッェナーダイオード３６の電圧降
下分だけ差引し・た振幅の正極性パルス電圧がコンデン
サー５に加わり、これによって該コンデンサー５が正方
向に充電される（第５図のＶｃ）。かくして、ダイオー
ド１３とフオトトランジスタ１１が導通し、フオトトラ
ンジスタ１重に入る第１チャネルのアナログ入力（光）
に相当するアナログ信号が入力線３に入力され、かくし
て第５図に示されるように、信号線５に第１チャネルの
アナログ信号が出力される。次に外部装置２７のトラン
ジスタ２４を導通させ信号線５に負極性パルス電圧（コ
ントロール信号）を乗せると、前述と同様にしてコンデ
ンサ１５が負方向に充電される。かくして、ダイオード
量４とフオトトランジスタ１２が導通し、第２チャネル
のアナログ入力（光）に相当するアナログ信号が入力線
３５こ入力され「 これが反転されて信号線５に出力さ
れる。前記信号線５上の信号は外部装置２７の受電出力
端子２１上に反転されて出力される。つまり、トランジ
スタ２３，２４が導通した後、トライステートのオープ
ン状態で信号線５上のアナログ信号が出力端子２１に出
力されるのである。なお第３図の抵抗２川ま、外部装置
２７から加えられる大振幅のパルス電圧（コントロール
信号）に対して演算増幅器１９を保護するとともに「該
演算増幅器１９を含む一方向回路８の逆方向ゲインを低
下させる作用を持っている。またッェナーダィオード亀
６の電圧値は、信号線５上に出力されるアナログ信号が
コンデンサー５側に伝わらないように選ぶ。以上に述べ
たようにト本発明によるアナログ入力用マルチプレクサ
回路は、外部装置との間で共通の信号線を通じてコント
ロール信号（ディジタル信号）とアナログ信号を送受で
き、信号線の本数を大幅に減らすことができ、また前記
実施例から明らかなように全体の構成も簡略にできる等
々の多くの利点を有する。
極性パルス電圧（コントロール信号）を乗せると、この
正極性パルス電圧は、ッェナーダイオード３６の電圧降
下分だけ差引し・た振幅の正極性パルス電圧がコンデン
サー５に加わり、これによって該コンデンサー５が正方
向に充電される（第５図のＶｃ）。かくして、ダイオー
ド１３とフオトトランジスタ１１が導通し、フオトトラ
ンジスタ１重に入る第１チャネルのアナログ入力（光）
に相当するアナログ信号が入力線３に入力され、かくし
て第５図に示されるように、信号線５に第１チャネルの
アナログ信号が出力される。次に外部装置２７のトラン
ジスタ２４を導通させ信号線５に負極性パルス電圧（コ
ントロール信号）を乗せると、前述と同様にしてコンデ
ンサ１５が負方向に充電される。かくして、ダイオード
量４とフオトトランジスタ１２が導通し、第２チャネル
のアナログ入力（光）に相当するアナログ信号が入力線
３５こ入力され「 これが反転されて信号線５に出力さ
れる。前記信号線５上の信号は外部装置２７の受電出力
端子２１上に反転されて出力される。つまり、トランジ
スタ２３，２４が導通した後、トライステートのオープ
ン状態で信号線５上のアナログ信号が出力端子２１に出
力されるのである。なお第３図の抵抗２川ま、外部装置
２７から加えられる大振幅のパルス電圧（コントロール
信号）に対して演算増幅器１９を保護するとともに「該
演算増幅器１９を含む一方向回路８の逆方向ゲインを低
下させる作用を持っている。またッェナーダィオード亀
６の電圧値は、信号線５上に出力されるアナログ信号が
コンデンサー５側に伝わらないように選ぶ。以上に述べ
たようにト本発明によるアナログ入力用マルチプレクサ
回路は、外部装置との間で共通の信号線を通じてコント
ロール信号（ディジタル信号）とアナログ信号を送受で
き、信号線の本数を大幅に減らすことができ、また前記
実施例から明らかなように全体の構成も簡略にできる等
々の多くの利点を有する。
【図面の簡単な説明】
第１図は従来技術の説明図、第２図は本発明によるマル
チプレクサ回路の構成を示すブロック図、第３図および
第４図はそれぞれ本発明によるマルチプレクサ回路の具
体例および当該マルチプレクサ回路に接続される外部装
置の入力部の具体例を示す回路図、第５図はマルチプレ
クサ回路の動作を説明するためのタイムチャートである
。 １・・・・・・入力選択回路、２・…−・アナログ入力
、８・・・・・・一方向回路、９・・・・・・デコーダ
、１０・・…・メモリ。 第１図 第２図 第３図 第４図 第５図
チプレクサ回路の構成を示すブロック図、第３図および
第４図はそれぞれ本発明によるマルチプレクサ回路の具
体例および当該マルチプレクサ回路に接続される外部装
置の入力部の具体例を示す回路図、第５図はマルチプレ
クサ回路の動作を説明するためのタイムチャートである
。 １・・・・・・入力選択回路、２・…−・アナログ入力
、８・・・・・・一方向回路、９・・・・・・デコーダ
、１０・・…・メモリ。 第１図 第２図 第３図 第４図 第５図
Claims (1)
- １ 信号線５を介して外部装置２７と接続され、該外部
装置が上記信号線に間欠的に出力した正、負のセレクト
信号に応じて、第１、第２チヤネル上のいずれかのアナ
ログ信号を選択するマルチプレクサ回路であって、メモ
リ手段１０，１５と、上記信号線に現われる上記セレク
ト信号の極性を上記メモリ手段に記憶させるデコーダ手
段９，１６と、上記メモリ手段の記憶内容に応じて前記
第１、第２チヤネルのいずれかの入力を選択する入力選
択回路１，１１，１２，１３，１４と、該入力選択回路
と前記信号線との間に介在する入出力切換回路８，１７
〜２０とを具備し、セレクト信号とこれに対応して選択
されたアナログ入力信号とが上記共通の信号線を介して
外部装置に入出力されるようにしたことを特徴とするマ
ルチプレクサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13994777A JPS602809B2 (ja) | 1977-11-24 | 1977-11-24 | マルチプレクサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13994777A JPS602809B2 (ja) | 1977-11-24 | 1977-11-24 | マルチプレクサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5472949A JPS5472949A (en) | 1979-06-11 |
| JPS602809B2 true JPS602809B2 (ja) | 1985-01-24 |
Family
ID=15257375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13994777A Expired JPS602809B2 (ja) | 1977-11-24 | 1977-11-24 | マルチプレクサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS602809B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59182173A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Electric Equip Corp | 分割巻きボビン |
| JPH03200676A (ja) * | 1989-12-28 | 1991-09-02 | Nippon Motoroola Kk | スプール装置 |
| JPH0429571U (ja) * | 1990-06-29 | 1992-03-10 | ||
| JPH0595020U (ja) * | 1991-10-17 | 1993-12-24 | 株式会社トーキン | 分割形円筒巻ボビンおよびコモンモードチョークコイル |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4409683A (en) * | 1981-11-18 | 1983-10-11 | Burroughs Corporation | Programmable multiplexer |
-
1977
- 1977-11-24 JP JP13994777A patent/JPS602809B2/ja not_active Expired
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59182173A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Electric Equip Corp | 分割巻きボビン |
| JPH03200676A (ja) * | 1989-12-28 | 1991-09-02 | Nippon Motoroola Kk | スプール装置 |
| JPH0429571U (ja) * | 1990-06-29 | 1992-03-10 | ||
| JPH0595020U (ja) * | 1991-10-17 | 1993-12-24 | 株式会社トーキン | 分割形円筒巻ボビンおよびコモンモードチョークコイル |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5472949A (en) | 1979-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860001482A (ko) | Ic 장치 | |
| JPS602809B2 (ja) | マルチプレクサ回路 | |
| JPH0330959Y2 (ja) | ||
| JPS5853817Y2 (ja) | リモ−トコントロ−ル回路 | |
| JPS5929401Y2 (ja) | 多点アナグロ入力装置 | |
| SU614392A1 (ru) | Измерительный усилитель посто нного тока | |
| KR930003568A (ko) | 제어장치 | |
| JP2852829B2 (ja) | プロセス制御装置 | |
| SU712952A1 (ru) | Преобразователь кода в сопротивление | |
| SU1150582A1 (ru) | Преобразователь емкости | |
| JPH0263299A (ja) | リモートコントロール装置 | |
| SU1481880A1 (ru) | Каскад преобразовани | |
| JPS6095606U (ja) | 車載電子機器制御用マイクロコンピユ−タの入力装置 | |
| JPS59100397U (ja) | 電力回路計測装置 | |
| JPS59184410A (ja) | 操作部のスイツチ投入検知装置 | |
| JPS617133U (ja) | スイツチ回路 | |
| JPS6482733A (en) | Push-button dial telephone set | |
| JPS5888447U (ja) | アナログ・ディジタル変換装置 | |
| JPS60163885U (ja) | 被写体の変化により制御される電源開閉装置 | |
| JPS5984964U (ja) | ビユ−フアインダ−装置 | |
| JPS59161016U (ja) | 表示警報設定回路 | |
| JPS62103685A (ja) | 表示制御回路 | |
| JPS59100398U (ja) | 電力回路計測装置 | |
| JPS60183814U (ja) | レンジ切換付レベル表示装置 | |
| JPS60100668U (ja) | 静電容量測定器 |