SU1295454A1 - Устройство считывани - Google Patents
Устройство считывани Download PDFInfo
- Publication number
- SU1295454A1 SU1295454A1 SU853935800A SU3935800A SU1295454A1 SU 1295454 A1 SU1295454 A1 SU 1295454A1 SU 853935800 A SU853935800 A SU 853935800A SU 3935800 A SU3935800 A SU 3935800A SU 1295454 A1 SU1295454 A1 SU 1295454A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- amplifier
- key
- key element
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
.Изобг етение относитс к аналоговой вычислительной технике и может быть использовано в аппаратуре, построенной на основе интегральных схем с зар довой св зью. Целью изобретени вл етс упрощение устройства счить.юани , которое содержит два накопительных элемента, три усилител и три ключевых элемента. Дл достижени поставленной цели вход третьего ключевого элемента подключен к выходу первого усилител , а выход - к второму вьтоду первого накопительного элемента. Благодар этому сокращаетс тракт передачи сигнала с входа на выход по сравнению с прототипом при одинаковых других параметрах устройств считывани , 2 кл.
Description
fO
)5
11295454
Изобретение относитс к аналоговой вычислителБной технике и может быть использовано в аппаратуре, построенной на основе интегральных схем с зар довой св зью.
Целью изобретени вл етс повышение точности и упрощение устройства считывани .
На фиг, приведена функциональна схема устройства считывани i на фиг. 2 - временные диаграммы, по сн ющие работу устройства.
Устройство считывани содержит Первый 1 и второй 2 накопительные элементы, выполненные на конденсаторах , первый 3, второй 4 и третий 5 усилители, первый 6, второй 7 и третий 8 ключевые элементы. Устройство имеет информационный вход 9, вход 10 смещени , информационный выход 11, первый 12, второй 13 и третий 14 управл ющие входы. Управл ющие сигналы устройства считывани могут быть сформированы блоком 15 управлени , состо щим из элемента И-ИЛИ 16, элемента ИЛИ-НЕ 7, элемента И 18 и элемента 19 задержки. Блок 15 управлени имеет вход 20 управлени считыванием (выборкой) отсчетного уровн и вход 21 управлени считыванием (выборкой) информационного уровн входного сигнала.
Устройство работает следующим образом .
На вход 9 при считывании сигналов интегральных схем с зар довой св зью (ИСЗС) поступает сигнал, возможный вид которого приведен на фиг. 2 (Ид). В интервале времени ,
20
состо нии, а второй 7 и третий 8 ключевые элементы - в закрытом. На этих интервалах времени - интервалах времени между выборками - в устройстве считывани образуютс делители дл поступающего с входа сигнала, которые состо т из проходной емкости второго ключевого элемента 7 и емкости второго конденсатора 2j а также из последовательно включеннь:х ем- кости первого конденсатора i и проходной емкости третьего ключевого элемента 8 и сопротивлени открытого первого ключевого элемента 6.
Дл выборки напр жени отсчетного уровн входного сигнала на первом временном участке формируетс управ- л ющи11 импульс (фиг. 2, зо- 9 кото25
рый с соответствующей задержкой распространени передаетс на третий управл ющий вход 14 устройства считывани . На врем действи управл ющего импульса третий ключевой элемент 8 открываетс , и первьй конденсатор 1 перезар жаетс через открытые первый 6 и третий 8 ключевые элементы. По окончании действи управл ющего импульса U,j на третьем управл ющем входе устройства сч;пъ - , вани третий ключевой элемент 8 за- крьгеаетс и на первом конденсаторе j сохран етс напр жение, соот етст- вующее напр жению отсчетного уровн 35 входного сигнала U на первом временном участке. Это напр жение приблизительно равно напр жению на входе 10.
При выборке информационного уров30
за котЬрый происходит считывание сиг- 40 н входного сигнала сначала закрьша- нала i-ro элемента ИСЗС, можно выде- етс первый ключевой элемент 6, за
лить два участка: первый, во врем которого в выходном сигнале ИСЗС формируетс напр жение отсчетного уровн , и второй, на котором относительно отсчетного уровн напр жени формируетс уровень информационного (i.U; напр жени , которое подлежит счи тыв анию.
На временных интервалах, когда присутствующие на входе сигналы не подпежат выборке, блок 15 управлени формирует на первом управл ющем входе 12 устройства считывани высокий уровень управл ющего сигнала, а на втором 13 и третьем 14 управл ющих .входах - низкий уровень управл юще го сигнала, которые поддерживают первый ключевой элемент 6 в откръггом
O
5
0
состо нии, а второй 7 и третий 8 ключевые элементы - в закрытом. На этих интервалах времени - интервалах времени между выборками - в устройстве считывани образуютс делители дл поступающего с входа сигнала, которые состо т из проходной емкости второго ключевого элемента 7 и емкости второго конденсатора 2j а также из последовательно включеннь:х ем- кости первого конденсатора i и проходной емкости третьего ключевого элемента 8 и сопротивлени открытого первого ключевого элемента 6.
Дл выборки напр жени отсчетного уровн входного сигнала на первом временном участке формируетс управ- л ющи11 импульс (фиг. 2, зо- 9 кото5
рый с соответствующей задержкой распространени передаетс на третий управл ющий вход 14 устройства считывани . На врем действи управл ющего импульса третий ключевой элемент 8 открываетс , и первьй конденсатор 1 перезар жаетс через открытые первый 6 и третий 8 ключевые элементы. По окончании действи управл ющего импульса U,j на третьем управл ющем входе устройства сч;пъ - , вани третий ключевой элемент 8 за- крьгеаетс и на первом конденсаторе j сохран етс напр жение, соот етст- вующее напр жению отсчетного уровн 5 входного сигнала U на первом временном участке. Это напр жение приблизительно равно напр жению на входе 10.
При выборке информационного уров0
5
0
тем открываютс второй 7 и третий 8 ключевые элементы и формируют с помощью первого конденсатора 1 сигнал iU;, соответствующий разности напр жений между информационным и от- счетным уровв:ем входного сигнала (на втором и первом временных участках фиг. 2) и поступающий на вход второго усилител 4, которьй перезар жает второй конденсатор 2. Далее сигнал передаетс на выход устройства третьим усилителем 5 фиг. 2, (1) г По окончании иштуль- 5 с.а выборки ключевые элементы 6-В переключаютс в обратной последовательности , при этом обеспечиваетс сохранность напр жений на первом и втором конденсаторах.
с,
31295454
Таким образом, устройство считывани производит обработку входного сигнапа по методу двойной коррелированной , выборки и имеет коэффициент передачи, определ емый соотношением
Устройство считьшани , содержащее два накопительных элемента, каждый из которых выполнен на конденсаторе , три усилител и три ключевых элемента, первый вывод первого конденсатора подключен к входу второго усилител и к выходу первого ключерого элемента, вход которого 15 вл етс входом смещени устройства, первый вьшод второго конденсатора подключен к шине нулевого потенци- ала устройства, а второй вьгеод - к
V -V V f .
к„-к,, с,+г+с
C +Cji
(,,,
где (,|С,,, - емкости первого и второго конденсаторов;
К, К,,,К, - коэффициенты передачи
первого, второго и третьего усилителей;
вательност включени первого конденсатора 1 и третьего ключевого элемента 8.
Claims (1)
- 5 Формула изобретениfOС iCj, - входные емкости второго 4 и третьего 5 усилителей;С,С - проходные емкости первого 6 и второго 7 ключевходу третьего усилител и к выходуIIвых элементов в закрытом 20 второго ключевого элемента, вход состо нии.которого подключен к выходу второВход 10 смещени устройства счи- го усилител , управл ющие входы пер- тывани может быть использован дл вого, второго и третьего ключевых компенсации напр жени смещени вто- элементов вл ютс соответствующими рого 4 и третьего 5 усилителей, зар - 25 управл ющими входами устройства, да переключени ключевых элементов вход первого усилител и выход тре- 6-8 и остаточного напр жени на пер- тьего усилител вл ютс информационными входом и выходом устройства, отличающеес тем, что, 30 с целью повышени точности и упрощени устройства, второй вывод первом 6 и втором 7 ключевых элементах в открытом состо нии.Если ИСЗС соединить с устройством считывани экранированным кабелем, то первый усилитель 3 следует разместить в непосредственной близостивого конденсатора соединен с выходом третьего ключевого элемента,вход которого соединен с выходом первогоот ИСЗС, а также помен ть последо- усилител .вательност включени первого конденсатора 1 и третьего ключевого элемента 8.5 Формула изобретени15fOвходу третьего усилител и к выходуIвторого ключевого элемента, вход которого подключен к выходу вторового конденсатора соединен с выходом третьего ключевого элемента,вход которого соединен с выходом первого(Риг 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853935800A SU1295454A1 (ru) | 1985-07-26 | 1985-07-26 | Устройство считывани |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853935800A SU1295454A1 (ru) | 1985-07-26 | 1985-07-26 | Устройство считывани |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1295454A1 true SU1295454A1 (ru) | 1987-03-07 |
Family
ID=21191359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853935800A SU1295454A1 (ru) | 1985-07-26 | 1985-07-26 | Устройство считывани |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1295454A1 (ru) |
-
1985
- 1985-07-26 SU SU853935800A patent/SU1295454A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 4262258, кл. 328/151, опублик. 1981. Патент CUIA № 42887441, ,кл. 307/353, опублик. 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4746871A (en) | Differential switched capacitor integrator using a single integration capacitor | |
SU1295454A1 (ru) | Устройство считывани | |
US4476568A (en) | Charge coupled device subtractor | |
US4825103A (en) | Sample-and-hold circuit | |
US3059220A (en) | Apparatus for coupling a plurality of ungrounded circuits to a grounded circuit | |
SU1474745A1 (ru) | Устройство выборки-хранени | |
SU1495852A2 (ru) | Устройство считывани | |
SU1462417A1 (ru) | Усилитель считывани дл приборов с зар довой св зью | |
SU1254933A1 (ru) | Аналоговое запоминающее устройство | |
SU635513A1 (ru) | Аналоговое запоминающее устройство | |
SU824302A1 (ru) | Селектор импульсов | |
SU873279A1 (ru) | Аналоговое запоминающее устройство | |
SU942134A1 (ru) | Многоканальный коммутатор сигналов считывани дл магнитных запоминающих устройств | |
SU1277212A1 (ru) | Аналоговое запоминающее устройство | |
SU928236A1 (ru) | Устройство дл определени экстремумов сигнала | |
SU1430989A1 (ru) | Устройство выборки-хранени | |
SU1282220A1 (ru) | Аналоговое запоминающее устройство | |
SU1185398A1 (ru) | Аналоговое запоминающее устройство | |
SU875466A1 (ru) | Аналоговое запоминающее устройство | |
SU942155A1 (ru) | Аналоговое запоминающее устройство | |
JP2797382B2 (ja) | 多チャンネルサンプルホールド回路 | |
SU1378039A1 (ru) | Коммутатор аналоговых сигналов | |
SU1104585A1 (ru) | Аналоговое запоминающее устройство | |
SU858113A1 (ru) | Аналоговое запоминающее устройство | |
SU698055A2 (ru) | Ячейка аналоговой пам ти |