CN114128151A - A/d转换电路 - Google Patents

A/d转换电路 Download PDF

Info

Publication number
CN114128151A
CN114128151A CN201980097912.6A CN201980097912A CN114128151A CN 114128151 A CN114128151 A CN 114128151A CN 201980097912 A CN201980097912 A CN 201980097912A CN 114128151 A CN114128151 A CN 114128151A
Authority
CN
China
Prior art keywords
current
potential
bit
amount control
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980097912.6A
Other languages
English (en)
Inventor
林秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN114128151A publication Critical patent/CN114128151A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明的A/D转换电路所具有的数字/模拟转换器具有：多个比特电路，在多个比特电路中与多个比特对应地设置有电容器、第1开关以及串联电路，电容器的一端输出比较电位，随着从多个比特的低位比特移向高位比特而电容器的电容值变大，第1开关对电容器的另一端施加输入电位，串联电路是电容器的另一端与参考电源之间的第2开关和电流量控制元件的串联电路；以及电流量控制部，其对在多个比特电路的各比特电路中设置的电流量控制元件中流过的电流量进行控制，根据数字值而在各比特电路中从高位比特起依次接通第2开关的情况下，在与从电容器流入参考电源的电荷成比例的噪声电流达到容许值以上的任意的比特电路内的第2开关接通的期间，电流量控制部对任意的比特电路内的电流量控制元件施加电流控制电位，由此将噪声电流限制为小于容许值。

Description

A/D转换电路
技术领域
本发明涉及逐次比较型A/D转换电路。
背景技术
作为A/D转换电路，已知有比较电位的生成中使用了包含电容的数字模拟转换器(以下，称作CDAC)的逐次比较型A/D转换电路。如图13所示，CDAC(Capacitive Digital-to-Analog Converter：电容数字模拟转换器)具有：电容器C1-C4，它们如1C、2C、4C那样，电容值被加权为2nC；以及串联电路，其由开关swA1-swA4、swH1-swH4、swL1-swL4、参考电源(VrefH/VrefL)、生成参考电源的1/2电位的电阻R1和电阻R2构成。如图14所示，开关swA1-swA4、swH1-swH4、swL1-swL4是由MOS-FET M1、M2和反相器IN1构成的模拟开关。
CDAC例如具有3比特的比特电路D2、D1、D0。为了将输入电位输入到CDAC，使图15所示的开关swA1-swA4接通。将输入输入电位的动作称作“采样动作”。此时，输入电位与比较电位经由4C、2C、1C、1C所示的电容器C4-C1而连接。在电容器C4-C1中蓄积由于输入电位与比较电位之差引起的电荷。
即使利用电容器C4-C1中蓄积的电荷断开开关swA1至swA4，图16中的粗实线所示的节点的电位也被保存。将该动作称作“保持动作”。
接着，如图17所示，断开比特电路D2、D1、D0各自所设置的开关swH1-swH3，接通开关swH4。此外，接通开关swL1-swL3，断开开关swL4。观测对电容器C1-C4施加了参考电源VrefH或VrefL时的比较电位。
尝试开关的接通的组合，检索比较电位与采样动作时的参考电源的1/2电位一致的开关的组合。比较器例如在接通了比特电路D2的开关swH、比特电路D1、D0的开关swL时，将比较电位与作为参考电源Vref的1/2电位的基准电位进行比较。在比较电位成为作为参考电源Vref的1/2电位的基准电位的情况下，比较器的与输入电位对应的数字值为100(二进制)。即，比特电路D2输出“1”，比特电路D1输出“0”，比特电路D0输出“0”。这是A/D转换电路的转换结果。
现有技术文献
专利文献
专利文献1：日本特开平4-129332号公报
发明内容
发明要解决的课题
为了减小这样的A/D转换电路的误差，需要减小CDAC的输出电位的误差。为了减小CDAC的输出电位的误差，参考电源VrefH、VrefL的电位需要是所期望的正确电位。CDAC成为在动作时向参考电源注入噪声电流的结构。当对参考电源注入噪声电流时，在参考电源中产生参考电源所具有的阻抗×噪声电流＝噪声电压的偏差。因此，会给A/D转换电路带来误差。
本发明的课题在于提供一种能够将噪声电压抑制得较小并减小误差的A/D转换电路。
用于解决课题的手段
为了解决上述课题，本发明的A/D转换电路具有数字/模拟转换器，该数字/模拟转换器根据对输入电位进行采样/保持而得到的电位、数字值和参考电源，生成比较电位，所述A/D转换电路将所述比较电位与根据所述参考电源而生成的基准电位进行比较，将所述比较电位转换为所述数字值，将转换后的所述数字值输出至所述数字/模拟转换器。
所述数字/模拟转换器具有：多个比特电路，在所述多个比特电路中与多个比特对应地设置有电容器、第1开关以及串联电路，所述电容器的一端输出所述比较电位，随着从所述多个比特的低位比特移向高位比特而所述电容器的电容值变大，所述第1开关对所述电容器的另一端施加所述输入电位，所述串联电路是所述电容器的另一端与所述参考电源之间的第2开关和电流量控制元件的串联电路；以及电流量控制部，其对在所述多个比特电路的各比特电路中设置的所述电流量控制元件中流过的电流量进行控制，根据所述数字值而在各比特电路中从高位比特起依次接通所述第2开关的情况下，在与从所述电容器流入所述参考电源的电荷成比例的噪声电流达到容许值以上的任意的所述比特电路内的所述第2开关接通的期间，所述电流量控制部对所述任意的所述比特电路内的所述电流量控制元件施加电流控制电位，由此将所述噪声电流限制为小于容许值。
发明效果
根据本发明，当根据数字值而在各比特电路中从高位比特起依次接通第2开关的情况下，在噪声电流达到容许值以上的任意的比特电路内的第2开关接通的期间内，对任意的比特电路内的电流量控制元件施加电流控制电位，由此将噪声电流限制为小于容许值。
由此，能够使流向参考电源的噪声电流小于容许值。即，可以提供能够将噪声电压抑制得较小并减小误差的A/D转换电路。
附图说明
图1是第1实施方式的A/D转换电路的整体结构图。
图2是示出第1实施方式的A/D转换电路内的CDAC的结构的图。
图3是第1实施方式的CDAC的按照每个比特设置有参考电源与比较电位之间所设置的电容器和开关的串联电路的比特电路的图。
图4是示出在图3所示的各比特电路中从高位比特起依次接通了开关时与从电容器流入参考电源的电荷成比例的噪声电流的随时间的变化的图。
图5是示出在电容器与参考电源之间设置有开关和电流量控制元件的串联电路的多个比特电路的图。
图6是示出在图5所示的多个比特电路中从高位比特起依次接通了开关时限制在电流量控制元件中流过的电流时的噪声电流的随时间的变化的图。
图7是用于说明在使各比特电路的各开关接通时流过恒定电流时产生的问题的图。
图8是示出使开关接通并仅在一定期间施加于电流量控制元件的恒定的电流控制电位的图。
图9是示出在将恒定的电流控制电位施加于电流量控制元件的情况下制定时间变长的情形的图。
图10是第2实施方式的A/D转换电路的主要部分的结构图。
图11是示出相对于恒定值增加和减少时的电流控制电位的图。
图12是示出在将图11所示的可变的电流控制电位施加于电流量控制元件的情况下制定时间变短的情形的图。
图13是示出现有的CDAC的结构的图。
图14是示出现有的CDAC内的各开关的结构的图。
图15是示出接通现有的CDAC的开关时的输入电位的采样动作的图。
图16是示出现有的CDAC的电容器所蓄积的电荷的保持动作的图。
图17是示出现有的CDAC的模拟/数字转换的结果的图。
具体实施方式
以下，参照附图来说明实施方式的A/D转换电路。
(第1实施方式)
图1是第1实施方式的A/D转换电路的整体结构图。A/D转换电路具有ADC整体控制部1、CDAC 10、比较器20和逐次型比较数据生成器30。
ADC整体控制部1对ADC的整体进行控制，将采样控制信号SCS输出至CDAC 10的开关swA1-swA4。CDAC 10对输入电位进行采样，根据电容器中保持的电位、数字值和参考电源Vref的电位，生成比较电位。
比较器20对来自CDAC 10的比较电位与根据参考电源Vref而生成的基准电位Vref/2进行比较，将比较电位转换为数字值。逐次型比较数据生成器30将由比较器20转换后的数字值存储到未图示的寄存器中，并且将寄存器中存储的数字值作为开关信号swH、swL输出至CDAC 10。
图2是示出第1实施方式的A/D转换电路内的CDAC的结构的图。A/D转换电路是比较电位的生成中使用了包含电容的CDAC的逐次比较型A/D转换电路。
CDAC的特征在于，相对于图13所示的CDAC，还在电容器C1-C4与参考电源VrefH之间设置开关swH1-swH4和电流量控制元件QH1-QH4，在电容器C1-C4与参考电源VrefL之间设置开关swL1-swL4和电流量控制元件QL1-QL4。
关于电容器C2-C4，一端输出比较电位，随着从多个比特的低位比特移向高位比特而电容值变大。开关swA1-swA4对电容器C1-C4的另一端施加输入电位。
设置有：比特电路D2，其包含电容器C4、开关swH4、电流量控制元件QH4、开关swL4和电流量控制元件QL4；比特电路D1，其包含电容器C3、开关swH3、电流量控制元件QH3、开关swL3和电流量控制元件QL3；以及比特电路D0，其包含电容器C2、开关swH2、电流量控制元件QH2、开关swL2和电流量控制元件QL2。
电流量控制部11对在电流量控制元件QH1-QH4、QL1-QL4中流过的电流量进行控制。电流量控制元件QH1-QH4、QL1-QL4例如由MOSFET构成。电流量控制元件QH1-QH4、QL1-QL4也称作电流量控制元件Q1-Q4。
开关swH、swL从逐次型比较数据生成器30输入数字值1或0，根据数字值1接通，根据数字值0断开。
在各比特电路D2、D1、D0中从高位比特起依次按照开关swH4、swH3、swH2、swH1的顺序(按照开关swL4、swL3、swL2、swL1的顺序)接通的情况下，在与从电容器C4、C3、C2、C1流入参考电源VrefH(VrefL)的电荷成比例的噪声电流达到容许值以上的任意的比特电路、例如比特电路D2内的开关swH4(swL4)接通的期间，电流量控制部11对电流量控制元件QH4(QL4)施加电流控制电位，由此将噪声电流限制为小于容许值。
此外，电流量控制部11在除了任意的比特电路D2以外的比特电路D1、D0内的开关swH3、swH2(swL3、swL2)接通的期间内，使电流量控制元件QH4(QL4)接通，由此不限制电流量。
图3示出按照每个比特设置有参考电源Vref与比较电位之间所设置的电容器C4-C2和开关sw4-sw2的串联电路的比特电路。图4示出在从高位比特的比特电路起依次接通了开关sw4、sw3、sw2时与从电容器C4、C3、C2流入参考电源Vref的电荷成比例的噪声电流的随时间的变化。
关于逐次比较型A/D转换电路的动作，首先使CDAC进行动作，将比较电位与基准电位进行比较，反复进行接下来的确定CDAC的数字值的处理。在逐次比较型中，由于从高位(值大)的比特起求出数字值，因此在考虑参考电源的噪声的情况下，只要以依次接通图3所示的开关sw4、sw3、sw2的模型来考虑即可。
当依次接通开关sw4、sw3、sw2时，4C、2C、1C的电荷从电容器C4、C3、C2流入参考电源Vref。在CDAC的最差模型中，4C、2C、1C的电荷量为4：2：1。
如果流入参考电源Vref的电荷量与噪声电流具有比例关系，则关于噪声电流、噪声电压，接通了开关sw4时的噪声电流(噪声电压)为4时，接通了开关sw3时的噪声电流(噪声电压)为2，接通了开关sw2时的噪声电流(噪声电压)为1。因此，为了抑制噪声，关注于高位比特的动作。
在图4中，示出了超过容许电流的情况。当在时刻t1，使高位比特的开关sw4接通时，噪声电流超过容许值而流过，在时刻t2，成为零。在时刻t3，进行比较电位与基准电位的电位比较。当在时刻t4，使开关sw3接通时，噪声电流成为容许值以下而流过，在时刻t5，成为零。
在时刻t6，进行比较电位与基准电位的电位比较。当在时刻t7，使开关sw2接通时，噪声电流成为容许值以下而流过，在时刻t8，成为零。在时刻t9，进行比较电位与基准电位的电位比较。
这样，当使高位比特的开关sw4接通时，由于噪声电流超过容许值，因此，噪声误差变大。因此，如图5所示，在开关sw4、sw3、sw2与参考电源Vref之间设置有电流量控制元件Q4、Q3、Q2。
如图5所示，在从高位比特起依次按照开关sw4、sw3、sw2的顺序接通的情况下，在与从电容器C4、C3、C2流入参考电源Vref的电荷成比例的噪声电流达到容许值以上的比特电路D2内的开关sw4接通的期间(图6所示的时刻t11-t13)，电流量控制部11对电流量控制元件Q4施加电流控制电位，由此，将来自电容器C4的噪声电流限制为小于容许值。
由此，能够使流向参考电源Vref的噪声电流小于容许值。即，可以提供能够将噪声电压抑制得较小并减小误差的A/D转换电路。
此外，由于赋予了电流限制的比特电路D2的制定时间(输出正确电位所需的时间t12-t13)变长，因此，进行使该比特电路的电位比较时刻延迟的处理。该处理中具有使A/D转换电路的转换速度变慢的要素。但是，由于不是所有比特的转换都变慢，而是只有施加了电流限制的比特电路的制定时间较晚，因此，在优先解决参考电源的噪声问题的情况下，与现有技术相比，该处理具有较大的优点。
另外，以下，说明在相应比特的切换期间仅对相应比特的电流进行电流限制的理由。在使CDAC的各开关接通时，如果设置使得仅流过恒定电流的开关sw4、sw3、sw2，则有可能认为具有与本发明相同的效果。
假设考虑如下情况：在接通了开关sw4时，噪声电流(噪声电压)超过容许值，在接通了开关sw3、sw2时，没有问题。假设将开关sw4的导通电阻设计为抑制电流的值。该设计与本发明同样地，在接通了开关sw4时，能够抑制由开关sw4引起的噪声电流(噪声电压)，以换取使比特电路D2的制定时间变长。
但是，该设计存在问题。如图7所示，当开关sw4的导通电阻R较大时，在对开关sw3或开关sw2进行接通断开时，制定时间也变长。
在图7中，在接通开关sw3而使比较电位降低的情况中，电容器C4的一端原来应该是参考电位，但由于较大的电阻R的存在而成为临时超过参考电位的电位。因此，比较电位也临时成为错误的值。这通过从参考电位向电容器C4的一端注入电荷来消除，但如果电阻R较大，则消除需要时间。
因此，以抑制噪声电流(噪声电压)为目的而增大开关sw4的导通电阻，会使开关sw3、开关sw2的切换时的制定时间变长。
因此，在第1实施方式中，电流量控制部11在开关sw4接通的期间，对电流量控制元件Q4施加电流控制电位，由此将噪声电流限制为小于容许值，在开关sw3、sw2接通的期间内，不限制电流量控制元件Q4的电流量。
由此，制定时间变长是限定于电流的限制时。通过设为在不限制电流时对制定时间不产生影响，可以提供兼顾了比现有技术快的转换时间和小的噪声的A/D转换电路。
(第2实施方式)
在第1实施方式的A/D转换电路中，接通CDAC的开关，CDAC开始动作，在直到完成动作为止的期间，如图8所示，对电流量控制元件Q1-Q4施加恒定的电流控制电位而抑制了电流。
在该情况下，电流量控制元件Q1-Q4如电阻那样动作，抑制电流。其结果，没有流过较大的电流，但流动结束的时间、即、CDAC的制定时间如图9所示那样变长。
在电流量控制元件Q1-Q4导通之后如电阻那样动作的情况下，如图6所示，电流与时间的关系成为直角三角形那样的形状。
第2实施方式中想解决的课题在于抑制噪声电流(噪声电压)的峰值，因此，优选为，使电流与时间的关系成为长方形那样的形状，面积(电荷量)相同，但高度(电流的峰值)较低。
为了解决上述课题，第2实施方式的A/D转换电路具有图10所示的恒定电压产生电路11a、下降电压产生电路11b、上升电压产生电路11c和开关13。恒定电压产生电路11a、下降电压产生电路11b和上升电压产生电路11c设置于电流量控制部11内。开关13对恒定电压产生电路11a、下降电压产生电路11b和上升电压产生电路11c进行切换选择。
接着，说明如下情况：针对形成为图6所示的直角三角形的噪声电流，在将图11所示的电流控制电位施加于电流量控制元件时，噪声电流的峰值降低。
首先，恒定电压产生电路11a在时刻t11之前，将图11所示的恒定的电流控制电位Va经由开关13施加于电流量控制元件Q4。接着，下降电压产生电路11b在时刻t11，将比电流控制电位Va减少的电流控制电位Vb经由开关13施加于电流量控制元件Q4。
接着，上升电压产生电路11c在时刻t12，将比电流控制电位Va增加的电流控制电位Vc经由开关13施加于电流量控制元件Q4。
因此，电流与时间的关系成为长方形那样的形状，面积(电荷量)相同，但高度(电流的峰值)降低。
由此，如图12所示，使电流控制电位为恒定而不进行可变控制的情况下的制定时间与对电流控制电位进行可变控制的情况下的制定时间变得大致相同。因此，能够在不损害CDAC的制定时间以及A/D转换电路的转换时间的情况下，实现噪声电流(噪声电压)较小的A/D转换电路。
产业上的可利用性
本发明能够应用于CDAC。
标号说明
1：ADC整体控制部；
10：CDAC；
11：电流量控制部；
20：比较器；
30：逐次型比较数据生成器；
C1-C4：电容器；
swA0-swA4、swH1-swH4、swL1-swL4：开关；
QH1-QH4、QL1-QL4：电流量控制元件；
VrefH、VrefL：参考电源。

Claims (4)

1.一种A/D转换电路，其具有数字/模拟转换器，该数字/模拟转换器根据对输入电位进行采样/保持而得到的电位、数字值和参考电源，生成比较电位，所述A/D转换电路将所述比较电位与根据所述参考电源而生成的基准电位进行比较，将所述比较电位转换为所述数字值，将转换后的所述数字值输出至所述数字/模拟转换器，其中，
所述数字/模拟转换器具有：
多个比特电路，在所述多个比特电路中与多个比特对应地设置有电容器、第1开关以及串联电路，所述电容器的一端输出所述比较电位，随着从所述多个比特的低位比特移向高位比特而所述电容器的电容值变大，所述第1开关对所述电容器的另一端施加所述输入电位，所述串联电路是所述电容器的另一端与所述参考电源之间的第2开关和电流量控制元件的串联电路；以及
电流量控制部，其对在所述多个比特电路的各比特电路中设置的所述电流量控制元件中流过的电流量进行控制，
根据所述数字值而在各比特电路中从高位比特起依次接通所述第2开关的情况下，在与从所述电容器流入所述参考电源的电荷成比例的噪声电流达到容许值以上的任意的所述比特电路内的所述第2开关接通的期间，所述电流量控制部对所述任意的所述比特电路内的所述电流量控制元件施加电流控制电位，由此将所述噪声电流限制为小于容许值。
2.根据权利要求1所述的A/D转换电路，其中，
所述电流量控制部在除了所述任意的所述比特电路以外的比特电路内的所述第2开关接通的期间，不限制所述任意的所述比特电路内的所述电流量控制元件的电流量。
3.根据权利要求1或2所述的A/D转换电路，其中，
所述电流量控制部将使所述噪声电流与时间的关系成为长方形的电位作为所述电流控制电位施加于所述电流量控制元件。
4.根据权利要求3所述的A/D转换电路，其中，
作为所述电流控制电位，所述电流量控制部在将比恒定的电流控制电位减小的电流控制电位施加于所述电流量控制元件之后，将比所述恒定的电流控制电位增大的电流控制电位施加于所述电流量控制元件。
CN201980097912.6A 2019-07-05 2019-07-05 A/d转换电路 Pending CN114128151A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/026856 WO2021005654A1 (ja) 2019-07-05 2019-07-05 Ａ／ｄ変換回路

Publications (1)

Publication Number Publication Date
CN114128151A true CN114128151A (zh) 2022-03-01

Family

ID=74113948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980097912.6A Pending CN114128151A (zh) 2019-07-05 2019-07-05 A/d转换电路

Country Status (4)

Country Link
US (1) US11689211B2 (zh)
JP (1) JP7380688B2 (zh)
CN (1) CN114128151A (zh)
WO (1) WO2021005654A1 (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200863A (en) * 1977-10-03 1980-04-29 The Regents Of The University Of California Weighted capacitor analog/digital converting apparatus and method
US4350975A (en) * 1980-07-18 1982-09-21 American Microsystems, Inc. Dual bandwidth autozero loop for a voice frequency CODEC
US4803462A (en) * 1987-08-11 1989-02-07 Texas Instruments Incorporated Charge redistribution A/D converter with increased common mode rejection
JPH04129332A (ja) 1990-09-20 1992-04-30 Nec Ic Microcomput Syst Ltd 逐次比較型ａ／ｄ変換装置
US5675340A (en) * 1995-04-07 1997-10-07 Iowa State University Research Foundation, Inc. Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
US6130635A (en) * 1998-08-03 2000-10-10 Motorola Inc. Method of converting an analog signal in an A/D converter utilizing RDAC precharging
JP3493187B2 (ja) * 2001-06-13 2004-02-03 松下電器産業株式会社 逐次比較型ａ／ｄ変換器
US6714151B2 (en) * 2002-06-21 2004-03-30 Fujitsu Limited A/D converter
JP2005295315A (ja) 2004-04-01 2005-10-20 Oki Electric Ind Co Ltd 逐次比較型ａ／ｄ変換器およびコンパレータ
CN101036227A (zh) * 2004-10-08 2007-09-12 皇家飞利浦电子股份有限公司 由mos晶体管进行开关的电容器阵列
JP5050951B2 (ja) * 2008-03-24 2012-10-17 富士通セミコンダクター株式会社 逐次比較型ａ／ｄ変換器
JP4970365B2 (ja) * 2008-07-01 2012-07-04 株式会社東芝 Ａ／ｄ変換器
JP5287291B2 (ja) * 2009-01-26 2013-09-11 富士通セミコンダクター株式会社 逐次比較型ａ／ｄ変換器
US7916057B2 (en) * 2009-04-27 2011-03-29 Linear Technology Corporation Complex-admittance digital-to-analog converter
JP5427663B2 (ja) * 2010-03-24 2014-02-26 スパンション エルエルシー Ａ／ｄ変換器
JP5865791B2 (ja) * 2012-07-03 2016-02-17 ルネサスエレクトロニクス株式会社 Ａ／ｄ変換器、半導体装置
US8766833B1 (en) * 2013-03-06 2014-07-01 Infineon Technologies Austria Ag System and method for calibrating a circuit
US8860599B1 (en) * 2013-06-06 2014-10-14 Mediatek Inc. Analog-to-digital conversion apparatus and method capable of achieving fast settling
TWI638528B (zh) * 2017-08-29 2018-10-11 瑞昱半導體股份有限公司 資料轉換器及其阻抗匹配的控制方法

Also Published As

Publication number Publication date
JP7380688B2 (ja) 2023-11-15
US11689211B2 (en) 2023-06-27
JPWO2021005654A1 (zh) 2021-01-14
WO2021005654A1 (ja) 2021-01-14
US20220123761A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
JP5946443B2 (ja) 積分非直線性補正を備えた逐次比較レジスタアナログ・デジタル・コンバータ
KR101312813B1 (ko) 아날로그·디지털 변환 회로
US7215274B2 (en) Reference voltage pre-charge in a multi-step sub-ranging analog-to-digital converter
US8912940B2 (en) String DAC charge boost system and method
US10312932B2 (en) Successive approximation analog-to-digital converter
US9362939B1 (en) Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters
KR100690434B1 (ko) 디지털 아날로그 변환기, 데이터 라인 드라이버,디스플레이 장치, 및 그 방법
US8514123B2 (en) Compact SAR ADC
CN109644003B (zh) 具有重叠参考电压范围的逐次逼近寄存器（sar）模数转换器（adc）
US20120139771A1 (en) Differential successive approximation analog to digital converter
US20100001891A1 (en) A/d converter
US11196434B1 (en) Successive approximation register (SAR) analog-to-digital converter (ADC) with noise-shaping property
US10812098B1 (en) Analog-to-digital converter decision control
JP4648779B2 (ja) ディジタル・アナログ変換器
US11418210B2 (en) Digital-to-analog converter with reference voltage selection switch
JPH01265619A (ja) 積分直線性エラーを補償したアナログ・ディジタル変換器およびその動作方法
JP4454498B2 (ja) スイッチトキャパシタシステム、方法、および使用
CN114128151A (zh) A/d转换电路
CN111628772A (zh) 高速高精度时间域模数转换器
CN109039337B (zh) 基于预加重的逐次逼近型模数转换器
US20100164775A1 (en) Digital-analog conversion device and method for the digital-analog conversion
CN111865318A (zh) 模拟数字转换装置及其电容调整方法
CN112825485B (zh) 循续渐近式模拟至数字转换器及其参考涟波抑制电路
US20230261663A1 (en) Analog-to-digital converter circuit and semiconductor integrated circuit
EP1615342A1 (en) Apparatus for converting an analog signal to a digital signal, relative method and voltage regulator control circuit comprising said apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination