KR890004238A - 순차접근 기억장치 - Google Patents
순차접근 기억장치 Download PDFInfo
- Publication number
- KR890004238A KR890004238A KR1019880011230A KR880011230A KR890004238A KR 890004238 A KR890004238 A KR 890004238A KR 1019880011230 A KR1019880011230 A KR 1019880011230A KR 880011230 A KR880011230 A KR 880011230A KR 890004238 A KR890004238 A KR 890004238A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- access memory
- sequential access
- word
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Memory System (AREA)
- Communication Control (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 순차접근 기억장치의 일 실시예에서 회로구조를 표시하는 블록도. 제 2 도는 실시예에서 모듀로(modulo)(m ×2 + 1 ×2)카운터의 계산방법 표시도. 제 3 도는 실시예에서 M=3, 1=2의 결우에 카운터의 구체적인 회로 표시도.
Claims (1)
- (m ×2 + 1) 단어의 자료를 기억할 수 있는 기억수단과 단순한 계산작동을 반복하도록 (m+1) 어드레스에서 순차직으로 (m+1)에 어드레스들을 일으킨후 또다시 No.1의 어드레스를 일으키고 기억수단의 No.1에서 순차적으로 (m ×2 + 1) 어드레스에 어드레스들을 일으킨후 (m+1) 어드레스에 되돌아가도록 적응되고(m ×2 + 1 × 2) 기수의 자료를 기억할 수 있는 카운터, 소정의 지연시간에 그들을 출력하기 위해 카운터의 제어하에 1단어로 구성된 b부분과 그리고 m단어로 구성된 a부분의 두 시스템 자료를 입력하도록 기억수단의 어드레스를 일으키게한 것으로 이루어진 것을 특징으로 하는 순차접근 기억장치.※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-218972 | 1987-08-31 | ||
| JP62218972A JPS6461835A (en) | 1987-08-31 | 1987-08-31 | Sequential access memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890004238A true KR890004238A (ko) | 1989-04-20 |
| KR910009296B1 KR910009296B1 (ko) | 1991-11-09 |
Family
ID=16728245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880011230A KR910009296B1 (ko) | 1987-08-31 | 1988-08-31 | 순차접근 기억장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4935902A (ko) |
| JP (1) | JPS6461835A (ko) |
| KR (1) | KR910009296B1 (ko) |
| CA (1) | CA1315010C (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2765719B1 (fr) * | 1997-07-04 | 1999-10-01 | Sgs Thomson Microelectronics | Perfectionnement aux memoires a acces sequentiels |
| JPH11126473A (ja) * | 1997-10-24 | 1999-05-11 | Fujitsu Ltd | 半導体集積回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4153951A (en) * | 1976-09-24 | 1979-05-08 | Itek Corporation | Event marker having extremely small bit storage requirements |
| JPS5538603A (en) * | 1978-09-04 | 1980-03-18 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor memory device |
-
1987
- 1987-08-31 JP JP62218972A patent/JPS6461835A/ja active Granted
-
1988
- 1988-08-19 CA CA000575205A patent/CA1315010C/en not_active Expired - Lifetime
- 1988-08-30 US US07/238,241 patent/US4935902A/en not_active Expired - Lifetime
- 1988-08-31 KR KR1019880011230A patent/KR910009296B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6461835A (en) | 1989-03-08 |
| CA1315010C (en) | 1993-03-23 |
| US4935902A (en) | 1990-06-19 |
| JPH056214B2 (ko) | 1993-01-26 |
| KR910009296B1 (ko) | 1991-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR830009518A (ko) | 병렬처리용(竝列處理用)데이터 처리 시스템 | |
| KR840001368A (ko) | 데이타 처리 시스템에서의 선택적 캐쉬 클리어링 방법과 장치 | |
| KR960008544A (ko) | 다중 메모리 뱅크 선택을 위한 방법 및 장치 | |
| KR840005234A (ko) | 어드레스 변환 제어방식 | |
| KR880011803A (ko) | 메모리 장치 | |
| KR890015157A (ko) | 고속 디지탈 신호처리 프로세서 | |
| KR910001771A (ko) | 반도체 메모리 장치 | |
| KR850002907A (ko) | Cpu 마이크로 분기구조 | |
| KR920010622A (ko) | 반도체집적회로장치 | |
| KR920002393A (ko) | 자동차용 입력인터페이스 | |
| KR870011615A (ko) | 부분 서입 제어장치 | |
| KR910015999A (ko) | 반도체 메모리장치 | |
| KR910008730A (ko) | 반도체 기억장치 | |
| KR950025777A (ko) | 반도체메모리장치 | |
| KR880011676A (ko) | 캐쉬 메모리를 사용한 블록 액세스 방식 | |
| KR860004349A (ko) | 시이퀀스 제어기의 프로세스 입출력장치 | |
| KR970012754A (ko) | 반도체 메모리 및 그 기입 방법 | |
| KR890004238A (ko) | 순차접근 기억장치 | |
| KR880004371A (ko) | 선택적 캐쉬메모리를 가진 마이크로 프로세서 | |
| KR920007187A (ko) | 반도체 기억장치 | |
| KR920006970A (ko) | 반도체 메모리를 위한 시리얼 선택회로 | |
| MX171149B (es) | Aparato y metodo substitucion de un cuadro de pagina en un sistema de procesamiento de datos que tiene un direccionamiento de memoria virtual | |
| KR940006351A (ko) | 데이타 신장 장치 | |
| KR900019048A (ko) | 반도체기억장치의 테스트회로 | |
| KR920003769A (ko) | 서라운드 제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071026 Year of fee payment: 17 |
|
| EXPY | Expiration of term |