KR970012754A - 반도체 메모리 및 그 기입 방법 - Google Patents
반도체 메모리 및 그 기입 방법 Download PDFInfo
- Publication number
- KR970012754A KR970012754A KR1019960033322A KR19960033322A KR970012754A KR 970012754 A KR970012754 A KR 970012754A KR 1019960033322 A KR1019960033322 A KR 1019960033322A KR 19960033322 A KR19960033322 A KR 19960033322A KR 970012754 A KR970012754 A KR 970012754A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- input
- latch circuits
- latched
- address
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1093—Input synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명의 반도체 메모리에 있어서, 외부 어드레스와 동일한 기준 클럭에 의해 입력되고, 프리페치된 내부 어드레스 신호의 결정 이전에 칩에 입력되는 제1데이타 유닛은 이 데이타가 래치되는 모든 래치 회로로 래치된다. 다음 기준 클럭에 의해 어드레스가 결정돈 이후에는, 칩에 입력되는 제2 및 연속 데이타 유닛은 어드레스신호에 따라 래치되는 래치 회로에만 입력된다. 이러한 방법으로, 내부 어드레스 시놓 프로세싱이 제1데이타 유닛의 래칭 시간에 완료되지 않더라고, 상기 제1데이타유닛과 상기 제2 및 연속 데이타 유닛 모두는 외부로부터의 어드레스에 의해 지정된 프리페치 회로 내에 래치될 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 반도체 메모리를 도시하는 회로도.
Claims (2)
- 버스트 입력 기능을 갖고, 내부 데이타 프로세싱시에 다수의 데이타 래치 회로를 구비하여 외부로부터 직렬 입력되는 데이타를 상기 다수의 데이타 래치 회로에 저장하므로써 직렬-병렬 변환을 행하는 것을 특징으로 하는 반도체 메모리.
- 버스트 입력 기능을 갖고, 내부 데이타 프로세싱시에 다수의 데이타 래치 회로를 구비하여 외부로부터 직렬 입력된 데이타를 상기 다수의 데이타 래치 회로에 저장하므로써 직렬-병렬 변환을 행하는 반도체 메모리에서, 상기 버스트 입력의 제1데이타 유닛은 외부로부터 입력되는 어드렛 신호와는 무관하게 상기 다수의 데이타 래치 회로 중 저장될 수 있는 모든 회로에 저장되고, 후속 데이타 유닛은 외부로부터 입력된 어드레스 신호에 따라 각각 상기 다수의 데이타 래치 회로 중 하나의 데이타 래치 회로에 저장되는 것을 특징으로 하는 반도체 메모리 기입 방법.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7206094A JP2817672B2 (ja) | 1995-08-11 | 1995-08-11 | 半導体メモリ |
JP95-206094 | 1995-08-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970012754A true KR970012754A (ko) | 1997-03-29 |
KR100194571B1 KR100194571B1 (ko) | 1999-06-15 |
Family
ID=16517712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960033322A KR100194571B1 (ko) | 1995-08-11 | 1996-08-10 | 반도체 메모리 및 그 기입 방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5768212A (ko) |
EP (1) | EP0762427B1 (ko) |
JP (1) | JP2817672B2 (ko) |
KR (1) | KR100194571B1 (ko) |
CN (1) | CN1106019C (ko) |
DE (1) | DE69616710T2 (ko) |
TW (1) | TW318904B (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5978281A (en) * | 1999-01-04 | 1999-11-02 | International Business Machines Corporation | Method and apparatus for preventing postamble corruption within a memory system |
US6081479A (en) * | 1999-06-15 | 2000-06-27 | Infineon Technologies North America Corp. | Hierarchical prefetch for semiconductor memories |
US6775759B2 (en) * | 2001-12-07 | 2004-08-10 | Micron Technology, Inc. | Sequential nibble burst ordering for data |
US20040194500A1 (en) * | 2003-04-03 | 2004-10-07 | Broadway Entertainment, Inc. | Article of jewelry |
US7652922B2 (en) | 2005-09-30 | 2010-01-26 | Mosaid Technologies Incorporated | Multiple independent serial link memory |
WO2007036050A1 (en) * | 2005-09-30 | 2007-04-05 | Mosaid Technologies Incorporated | Memory with output control |
US11948629B2 (en) | 2005-09-30 | 2024-04-02 | Mosaid Technologies Incorporated | Non-volatile memory device with concurrent bank operations |
US20070076502A1 (en) | 2005-09-30 | 2007-04-05 | Pyeon Hong B | Daisy chain cascading devices |
US7688652B2 (en) * | 2007-07-18 | 2010-03-30 | Mosaid Technologies Incorporated | Storage of data in memory via packet strobing |
US8825967B2 (en) | 2011-12-08 | 2014-09-02 | Conversant Intellectual Property Management Inc. | Independent write and read control in serially-connected devices |
US9384851B2 (en) * | 2014-02-06 | 2016-07-05 | SK Hynix Inc. | Semiconductor devices and semiconductor systems including the same |
JP6468763B2 (ja) * | 2014-09-08 | 2019-02-13 | ラピスセミコンダクタ株式会社 | データ処理装置 |
CN109745693A (zh) * | 2018-12-08 | 2019-05-14 | 郑州工业应用技术学院 | 一种跳高高度自动显示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4775990A (en) * | 1984-01-18 | 1988-10-04 | Sharp Kabushiki Kaisha | Serial-to-parallel converter |
JPS6139297A (ja) * | 1984-07-30 | 1986-02-25 | Nec Corp | 半導体集積回路 |
JP2696026B2 (ja) * | 1991-11-21 | 1998-01-14 | 株式会社東芝 | 半導体記憶装置 |
US5610864A (en) * | 1994-12-23 | 1997-03-11 | Micron Technology, Inc. | Burst EDO memory device with maximized write cycle timing |
-
1995
- 1995-08-11 JP JP7206094A patent/JP2817672B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-30 US US08/688,440 patent/US5768212A/en not_active Expired - Fee Related
- 1996-08-02 EP EP96112560A patent/EP0762427B1/en not_active Expired - Lifetime
- 1996-08-02 DE DE69616710T patent/DE69616710T2/de not_active Expired - Fee Related
- 1996-08-05 TW TW085109434A patent/TW318904B/zh not_active IP Right Cessation
- 1996-08-09 CN CN96109239A patent/CN1106019C/zh not_active Expired - Fee Related
- 1996-08-10 KR KR1019960033322A patent/KR100194571B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100194571B1 (ko) | 1999-06-15 |
DE69616710T2 (de) | 2002-08-22 |
EP0762427B1 (en) | 2001-11-07 |
US5768212A (en) | 1998-06-16 |
CN1106019C (zh) | 2003-04-16 |
TW318904B (ko) | 1997-11-01 |
JP2817672B2 (ja) | 1998-10-30 |
JPH0955089A (ja) | 1997-02-25 |
CN1147135A (zh) | 1997-04-09 |
DE69616710D1 (de) | 2001-12-13 |
EP0762427A1 (en) | 1997-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970012754A (ko) | 반도체 메모리 및 그 기입 방법 | |
KR950034777A (ko) | 반도체 기억장치 | |
KR960042730A (ko) | 반도체기억장치 | |
JPH07192470A (ja) | 半導体メモリの出力回路 | |
KR100493028B1 (ko) | 반도체 메모리 장치에서 mrs 코드를 생성하는 회로 및상기 mrs 코드를 생성하는 방법 | |
KR850008567A (ko) | 반도체 집적회로 | |
KR900017291A (ko) | 지연 회로 | |
KR920007187A (ko) | 반도체 기억장치 | |
KR960042751A (ko) | 시리얼 액세스 메모리 장치 | |
KR920006970A (ko) | 반도체 메모리를 위한 시리얼 선택회로 | |
KR960039640A (ko) | 입출력 신호 전파지연이 감소된 논리 및 기억회로를 포함하는 장치 및 그 장치를 제공하는 방법 | |
KR950025776A (ko) | 랜덤블럭 억세스 메모리의 메모리칩 확장제어방법 및 장치 | |
US4087640A (en) | Data input control system | |
KR980006892A (ko) | 입력 버퍼 회로 | |
KR910001545A (ko) | Cpu 코어 | |
KR930001422A (ko) | 스태틱 반도체 메모리 디바이스 | |
KR900002311A (ko) | 캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치 | |
JP2001344977A (ja) | 半導体記憶装置 | |
KR900019048A (ko) | 반도체기억장치의 테스트회로 | |
KR960035219A (ko) | 디지탈 신호 처리(dsp) 칩에서 입력포트 확장회로 | |
KR980004943A (ko) | 컬럼 어드레스 버퍼 래치 인에이블 방법 및 그 장치 | |
KR960018909A (ko) | 캐시 메모리의 기능을 갖는 메모리 장치 | |
KR970051325A (ko) | 불휘발성 반도체 메모리장치 | |
KR960042764A (ko) | 반도체 기억장치의 컬럼 리던던시 장치 | |
KR920012929A (ko) | 시스템 ic의 테스트 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040120 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |