KR960008544A - 다중 메모리 뱅크 선택을 위한 방법 및 장치 - Google Patents

다중 메모리 뱅크 선택을 위한 방법 및 장치 Download PDF

Info

Publication number
KR960008544A
KR960008544A KR1019950024789A KR19950024789A KR960008544A KR 960008544 A KR960008544 A KR 960008544A KR 1019950024789 A KR1019950024789 A KR 1019950024789A KR 19950024789 A KR19950024789 A KR 19950024789A KR 960008544 A KR960008544 A KR 960008544A
Authority
KR
South Korea
Prior art keywords
bank
memory
signal
inputs
asynchronous
Prior art date
Application number
KR1019950024789A
Other languages
English (en)
Other versions
KR0174631B1 (ko
Inventor
에드워드 부치 로버트
필립 토미 안드레
Original Assignee
윌리엄 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리엄 티. 엘리스
Publication of KR960008544A publication Critical patent/KR960008544A/ko
Application granted granted Critical
Publication of KR0174631B1 publication Critical patent/KR0174631B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

메모의 뱅크 선택 시스템은 두 개의 비동기 RAS 핀, 하나의 CAS핀 각 메모리 뱅크에 대한 스위칭 회로, 및 출력이 각 스위칭 회로로 향하는 뱅크 어드레스 디코더를 포함한다. RAS 핀은 모든 스위칭 회로에 사용가능하다. 주어진 스위칭 회로는 액티브인 RAS 핀은 모든 스위칭 회로에 사용가능하다. 주어진 스위칭 회로는 액티브인 RAS 신호가 존재하고 뱅크 어드레스 디코더 출력이 스위칭 회로로 전송되어진 경우에 자신에 연결된 뱅크를 선택한다. 동시에 액티브로 될 수 있는 메모리 뱅크의 수는 RAS 입력의 수에 직접적인 관계를 가진다. 다르게는, CAS 핀의 수는 비동기 RAS 핀의 수와 동일하다.

Description

다중 메모리 뱅크 선택을 위한 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 뱅크 선택 시스템의 간략화된 블록도.
제4도는 제3도의 예시적인 뱅크 선택 시스템의 세부 사항을 도시하는 도면.
제5도는 제3도 및 제4도의 뱅크 선택 시스뎀에 대한 판독 동작의 타이밍 도.

Claims (16)

  1. 복수의 메모리 뱅크 (memory bank); 상기 복수의 메모리 뱅크에 대한 복수의 비동기 인에이블 입력 (asynchronous enable inputs); 뱅크 어드레스를 디코딩하기 위한 디코더(decoder); 및 다중 메모리 뱅크가 동시에 선택되도록 상기 복수의 메모리 뱅크 중에서 선택하기 위하여, 상기 디코더의 출력과 상기 복수의 비동기 인에이블 입력에 응답하는 복수의 스위치를 포함하고, 상기 복수의 메모리 뱅크의 수가 상기 복수의 비동기 인에이블 입력의 수보다 많은 것을 특징으로하는 메모리 뱅크 선택 시스템 (memory bank selection system).
  2. 제1항에 있어서, 상기 복수의 메모리 뱅크가 메모리 모듈의 분할 (partitions of a memory module)을 포함하는 것을 특징으로 하는 메모리 뱅크 선택 시스템.
  3. 제2항에 있어서, 상기 메모리 모듈이 DRAM 메모리 모듈을 포함하는 것을 특징으로 하는 메모리 뱅크 선택 시스템.
  4. 제1항에 있어서, 상기 복수의 스위치가 상기 복수의 메모리 뱅크 각각에 연결된(associated) 스위치를 포함하고, 상기 연결된 스위치의 각각의 주어진 메모리 뱅크로부터 상기 복수의 비동기 인에이블 입력의 각각으로의 접속을 가능하게 하는 것을 특징으로 하는 메모리 뱅크 선택 시스템.
  5. 제4항에 있어서, 상기 연결된 스위치가 상기 복수의 비동기 인에이블 입력과 같은 수의 복수의 래치를 포함하는 것을 특징으로 하는 메모리 뱅크 선택 시스템.
  6. 제1항에 있어서, 상기 디코더가 상기 복수의 메모리 뱅크와 같은 수의 복수의 출력을 갖는 이진 디코더를 포함하는 것을 특징으로 하는 메모리 뱅크 선택 시스템.
  7. 복수의 메모리 뱅크; 상기 복수의 메모리 뱅크에 대한 복수의 비동기 뱅크 인에이블 입력(asynchronous bank enable input); 상기 복수의 메모리 뱅크에 대한 하나 이상의 뱅크 출력 인에이블 입력 (bank output enable input); 상기 복수의 메모리 뱅크를 어드레싱(addressing)하기 위한 복수의 뱅크 어드레스 입력; 상기 복수의 뱅크 어드레스 입력에 가해진 어드레싱 신호를 디코딩하기 위한 디코더; 및 상기 복수의 메모리뱅크 중에서 선택하기 위하여 상기 디코더로부터의 출력 신호 및 상기 복수의 비동기 뱅크 인에이블 입력으로부터의 뱅크 인에이블 신호에 응답하는 복수의 스위치를 포함하고, 상기 복수의 메모리 뱅크의 수가 상기 복수의 비동기 뱅크 인에이블 입력의 수보다 많고, 하나 이상의 메모리 뱅크가 동시에 선택될 수 있는 것을 특징으로 하는 메모리 뱅크 선택 시스템.
  8. 제7항에 있어서, 상기 복수의 비동기 뱅크 인에이블 입력이 복수의 행 어드레스 선택 입력을 포함하고, 상기 하나 이상의 뱅크 출력 인에이블 입력이 열 어드레스 선택 입력을 포함하는 것을 특징으로 하는 메모리 뱅크 선택 시스템.
  9. 제7항에 있어서, 상기 하나 이상의 뱅크 출력 인에이블 입력이 단일의 뱅크 출력 인에이블 입력인 것을 특징으로 하는 메모리 뱅크 선택 시스템.
  10. 제7항에 있어서, 상기 하나 이상의 뱅크 출력 인에이블 입력의 수가 상기 복수의 비동기 뱅크 인에이블 입력의 수와 같은 것을 특징으로 하는 메모리 뱅크 선택 시스템.
  11. 복수의 비동기 인에이블 입력과 복수의 뱅크 어드레스 입력을 포함하는 시스템에서 상기 복수의 비동기 인에이블 입력보다 더 많은 수의 복수의 메모리 뱅크 중에서 선택하는 방법에 있어서, 상기 복수의 비동기 인에이블 입력의 한 입력에 인에이블 신호를 가하는 단계; 입력에 뱅크 어드레스 신호를 가하는 단계; 상기복수의 뱅크 어드레스 입력에 뱅크 어드레스 신호를 가하는 단계; 상기 가해진 뱅크 어드레스 신호를 디코딩하는 단계; 및 상기 가해진 인에이블 신호와 상기 디코딩된 뱅크 어드레스 신호에 기초하여 제1 메모리 뱅크를 자동적으로 선택하는 단계를 포함하는 것을 특징으로 하는 방법.
  12. 제11항에 있어서, 상기 뱅크 어드레스 신호를 가하는 단계가 상기 상기 가해진 인에이블 신호에 응답하여 수행되는 것을 특징으로 하는 방법.
  13. 제11항에 있어서, 상기 시스템이 상기 복수의 메모리 뱅크와 상기 복수의 비동기 인에이블 신호 사이에 연결된 복수의 스위치를 더 포함하고, 상기 자동적으로 선택하는 단계가 상기 복수의 비동기 인에이블 입력들 중의 하나와 상기 제1 메모리 뱅크 사이의 접속을 자동적으로 만드는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 제11항에 있어서, 상기 복수의 비동기 인에이블 입력의 또다른 입력에 인에이블 신호를 가하는 단계; 상기 복수의 뱅크 어드레스 입력에 또다른 뱅크 어드레스 신호를 가하는 단계; 상기 가해진 또다른 뱅크 어드레스 신호를 디코딩하는 단계; 및 상기 복수의 비동기 인에이블 입력의 또다른 입력에 가해진 상기 인에이블 신호 및 상기 디코딩된 또다른 뱅크 어드레스 신호에 기초하여 제2 메모리 뱅크를 자동적으로 선택하는 단계를 더 포함하고, 상기 제1 메모리 뱅크와 상기 제2 메모리 뱅크가 동시에 선택되는 것을 특징으로 하는 방법.
  15. 제1 유형의 메모리 뱅크 선택 신호를 입력하기 위한 복수의 비동기 인에이블 입력, 제2 유형의 메모리 뱅크 선택 신호를 입력하기 위한 하나 이상의 다른 인에이블 입력, 및 뱅크 어드레싱 신호를 입력하기 위한 복수의 뱅크 어드레스 입력을 포함하는 시스템에서 상기 복수의 비동기 인에이블 입력보다 많은 수의 복수의 메모리 뱅크 중에서 선택하는 방법에 있어서, (a) 상기 복수의 비동기 인에이블 입력의 한 입력에 상기 제1 유형의 메모리 뱅크 선택 신호를 가하는 단계; (b) 상기 복수의 뱅크 어드레스 입력에 뱅크 어드레싱 신호를 가하는 단계; (c) 상기 하나 이상의 다른 인에이블 입력에 상기 제2 유형의메모리 뱅크 선택 신호를 가하는 단계; (d) 상기 가해진 뱅크 어드레싱 신호를 디코딩하는 단계; (e) 상기 제1 유형 및 상기 제2 유형의 상기 디코딩된 뱅크 어드레싱 신호 및 상기 가해진 메모리 위치 어드레싱 신호에 기초하여 자동적으로 메모리 뱅크를 선택하는 단계; 및 (f) (a)단계 내지 (e)단계를 반복하는 단계를 포함하고, 상기 복수의 메모리 뱅크들 중에서 적어도 2개의 메모리 뱅크가 동시에 선택되는 것을 특징으로 하는 방법.
  16. 제15항에 있어서, 상기 제1 유형의 상기 메모리 뱅크 선택 신호가 행 액세스 선택 신호이고, 상기 제2 유형의 상기 메모리 뱅크 선택 신호가 열 액세스 선택 신호인 것을 특징으로 하는 메모리 뱅크 선택 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950024789A 1994-08-12 1995-08-11 다중 메모리 뱅크 선택을 위한 방법 빛 장치 KR0174631B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/289,830 US5530836A (en) 1994-08-12 1994-08-12 Method and apparatus for multiple memory bank selection
US08/289,830 1994-08-12
US8/289,830 1994-08-12

Publications (2)

Publication Number Publication Date
KR960008544A true KR960008544A (ko) 1996-03-22
KR0174631B1 KR0174631B1 (ko) 1999-04-01

Family

ID=23113293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024789A KR0174631B1 (ko) 1994-08-12 1995-08-11 다중 메모리 뱅크 선택을 위한 방법 빛 장치

Country Status (3)

Country Link
US (1) US5530836A (ko)
KR (1) KR0174631B1 (ko)
TW (1) TW256894B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100485282B1 (ko) * 2000-01-19 2005-04-27 인피니언 테크놀로지스 아게 기록-판독-메모리를 단일-메모리-동작 모드 및 교차다중-메모리-동작 모드로 교대 작동시키기 위한 장치 및방법

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717646A (en) * 1996-12-05 1998-02-10 Kyi; Ben-I Random access multiport memory capable of simultaneously accessing memory cells from a plurality of interface ports
US5996042A (en) * 1996-12-16 1999-11-30 Intel Corporation Scalable, high bandwidth multicard memory system utilizing a single memory controller
JPH10222429A (ja) * 1997-02-03 1998-08-21 Zexel Corp 半導体記憶素子の選択方法及び半導体記憶素子選択回路
US20030096742A1 (en) * 1997-12-03 2003-05-22 Genentech, Inc. Secreted and transmembrane polypeptides and nucleic acids encoding the same
KR100313503B1 (ko) * 1999-02-12 2001-11-07 김영환 멀티-뱅크 메모리 어레이를 갖는 반도체 메모리 장치
KR100451799B1 (ko) * 1999-11-22 2004-10-08 엘지전자 주식회사 운용 메모리부의 메모리 모듈
US6728159B2 (en) * 2001-12-21 2004-04-27 International Business Machines Corporation Flexible multibanking interface for embedded memory applications
KR100437468B1 (ko) 2002-07-26 2004-06-23 삼성전자주식회사 9의 배수가 되는 데이터 입출력 구조를 반도체 메모리 장치
US6962399B2 (en) * 2002-12-30 2005-11-08 Lexmark International, Inc. Method of warning a user of end of life of a consumable for an ink jet printer
KR100527569B1 (ko) * 2003-05-09 2005-11-09 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 및 그 제어 장치
US7394716B1 (en) 2005-04-01 2008-07-01 Cypress Semiconductor Corporation Bank availability indications for memory device and method therefor
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
JP2008544437A (ja) 2005-06-24 2008-12-04 メタラム インコーポレイテッド 一体化されたメモリコア及びメモリインターフェース回路
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US7580312B2 (en) 2006-07-31 2009-08-25 Metaram, Inc. Power saving system and method for use with a plurality of memory circuits
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US7590796B2 (en) 2006-07-31 2009-09-15 Metaram, Inc. System and method for power management in memory systems
US8619452B2 (en) 2005-09-02 2013-12-31 Google Inc. Methods and apparatus of stacking DRAMs
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
WO2010144624A1 (en) 2009-06-09 2010-12-16 Google Inc. Programming of dimm termination resistance values

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943786B2 (ja) * 1979-03-30 1984-10-24 パナフアコム株式会社 記憶装置のアクセス方式
US4797850A (en) * 1986-05-12 1989-01-10 Advanced Micro Devices, Inc. Dynamic random access memory controller with multiple independent control channels
US4908789A (en) * 1987-04-01 1990-03-13 International Business Machines Corporation Method and system for automatically assigning memory modules of different predetermined capacities to contiguous segments of a linear address range
US5179687A (en) * 1987-09-26 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device containing a cache and an operation method thereof
JPH01124195A (ja) * 1987-11-09 1989-05-17 Sharp Corp セルフリフレッシュ方式
US4991110A (en) * 1988-09-13 1991-02-05 Silicon Graphics, Inc. Graphics processor with staggered memory timing
US5159676A (en) * 1988-12-05 1992-10-27 Micron Technology, Inc. Semi-smart DRAM controller IC to provide a pseudo-cache mode of operation using standard page mode draws
US4967397A (en) * 1989-05-15 1990-10-30 Unisys Corporation Dynamic RAM controller
JP2646032B2 (ja) * 1989-10-14 1997-08-25 三菱電機株式会社 Ｌｉｆｏ方式の半導体記憶装置およびその制御方法
US5005157A (en) * 1989-11-13 1991-04-02 Chips & Technologies, Inc. Apparatus for selectively providing RAS signals or RAS timing and coded RAS address signals
US5392252A (en) * 1990-11-13 1995-02-21 Vlsi Technology, Inc. Programmable memory addressing
US5371866A (en) * 1992-06-01 1994-12-06 Staktek Corporation Simulcast standard multichip memory addressing system
US5396608A (en) * 1993-06-28 1995-03-07 Analog Devices, Inc. Method and apparatus for accessing variable length words in a memory array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100485282B1 (ko) * 2000-01-19 2005-04-27 인피니언 테크놀로지스 아게 기록-판독-메모리를 단일-메모리-동작 모드 및 교차다중-메모리-동작 모드로 교대 작동시키기 위한 장치 및방법

Also Published As

Publication number Publication date
TW256894B (en) 1995-09-11
US5530836A (en) 1996-06-25
KR0174631B1 (ko) 1999-04-01

Similar Documents

Publication Publication Date Title
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR0180929B1 (ko) 반도체 기억장치
KR970705142A (ko) 이중 뱅크 메모리와 이를 사용하는 시스템(A dual bank memory and systems using the same)
KR930018594A (ko) 반도체 기억 장치
KR900015323A (ko) 반도체 기억장치
KR920003322A (ko) 개선된 테스트 모드를 가지는 반도체 메모리
KR950030151A (ko) 반도체 기억장치
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR930018595A (ko) 반도체 기억장치
US5229971A (en) Semiconductor memory device
US4763302A (en) Alternatively addressed semiconductor memory array
KR870009384A (ko) 반도체 기억 장치
KR940026948A (ko) 결함구제회로
KR970029077A (ko) 보존된 어드레싱을 이용하는 메모리 장치 및 이를 이용한 시스템 및 방법
KR970051152A (ko) 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
US5029330A (en) Semiconductor memory device
KR950009279A (ko) 메모리 시험을 실시하는 반도체 메모리 장치
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
US4979145A (en) Structure and method for improving high speed data rate in a DRAM
KR960006272B1 (ko) 반도체 메모리장치의 플레시라이트 회로
KR970067382A (ko) 다이나믹 랜덤 억세스 메모리내의 패리티 검사 논리 회로를 위한 방법 및 장치
KR100211483B1 (ko) 블록 기록 시스템을 이용하는 반도체 메모리
JPH0745069A (ja) 半導体記憶装置
KR970060223A (ko) 반도체 기억 장치 및 그 제어 방법
KR100532369B1 (ko) 멀티 뱅크 제어장치 및 멀티 뱅크 제어장치를 구비한 메모리 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010908

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee