KR880003246A - 정보처리장치 - Google Patents

정보처리장치 Download PDF

Info

Publication number
KR880003246A
KR880003246A KR1019870008738A KR870008738A KR880003246A KR 880003246 A KR880003246 A KR 880003246A KR 1019870008738 A KR1019870008738 A KR 1019870008738A KR 870008738 A KR870008738 A KR 870008738A KR 880003246 A KR880003246 A KR 880003246A
Authority
KR
South Korea
Prior art keywords
address
initial value
final value
generating means
generated
Prior art date
Application number
KR1019870008738A
Other languages
English (en)
Other versions
KR950006589B1 (ko
Inventor
아쯔시 기우지
겐지 가네고
준 이시다
데쯔야 나가가와
요시무네 하기와라
히로다다 우에다
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
오노 미노루
히다찌초에루 에스 아이엔지니어링 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼, 오노 미노루, 히다찌초에루 에스 아이엔지니어링 가부시기가이샤 filed Critical 미다 가쓰시게
Publication of KR880003246A publication Critical patent/KR880003246A/ko
Application granted granted Critical
Publication of KR950006589B1 publication Critical patent/KR950006589B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • Complex Calculations (AREA)
  • Memory System (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음

Description

정보처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도A는 본 발명의 1실시예의 디지탈 신호 처리 프로세서의 어드레스 연산기의 블럭 다이어그램.
제1도B는 이 프로세서의 데이타 메모리의 구성도.
제2도는 본 발명 출원전에 본 발명자등에 의해 검토된 디지탈 신호처리 프로세서의 어드레스 연산기의 블럭 다이어그램.
제3도는 제1도 A 또는 제2도의 어드레스 연산기를 사용해서 디지탈 신호 처리 프로세서에 의한 필터링 처리를 행하기 위한 동작 플로우 차트.

Claims (7)

  1. (가) 초기값에서 최종값까지의 여러개의 데이타를 저장하는 메모리 수단, (나) 상기 메모리 수단에서 상기 초기값에서 상기 최종값까지의 상기 여러개의 데이타를 차례로 리드하기 위해 초기값 어드레스에서 최종값 어드레스까지를 발생하는 어드레스 발생수단, (다) 상기 어드레스 발생수단에서 발생되는 상기 초기값 어드레스를 저장하는 제1저장수단, (라) 상기 어드레스 발생수단에서 발생하는 상기 최종값 어드레스를 넘는 재귀 어드레스를 저장하는 제2저장수단과, (마) 그 제1입력에 상기 어드레스 발생수단의 출력으로 부터의 어드레스 정보가 인가되고, 그 제2입력에 상기 제2저장수단의 출력으로부터의 상기 재귀 어드레스가 인가되는 비교수단에 있어서, 상기 어드레스 발생수단에서 상기 재귀 어드레스가 발생된 경우, 상기 비교수단의 출력에 응답해서 상기 제1저장수단에 저장된 상기 초기값 어드레스가 상기 어드레스 발생수단의 출력에 발생되는 것을 포함하는 정보처리장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 메모리 수단에 저장된 상기 초기값에서 상기 최종값까지의 상기 여러개의 데이타는 디지탈 필터를 구성하기 위한 필터링계수인 정보처리장치.
  3. 특허청구의 범위 제2항에 있어서, 또 (바) 디지탈 입력신호와 상기 메모리 수단에서 리드된 필터링계수를 디지탈 연산하기 위한 데이타 연산수단을 포함하는 정보처리장치.
  4. (가) 초기값에서 최종값까지의 여러개의 데이타를 저장하는 메모리 수단, (나) 상기 메모리 수단에서 상기 초기값에서 상기 최종값까지의 상기 여러개의 데이타를 차례로 리드하기 위해 초기값 어드레스에서 최종값 어드레스까지를 발생하는 어드레스 발생수단에 있어서, 상기 어드레스 발생수단에서 다시 상기 최종값 어드레스를 넘는 재귀 어드레스가 발생되고, 이 재귀 어드레스는 상기 어드레스 발생수단의 출력에서 발생되는 어드레스 정보의 오버플로우 및 언더플로우의 선택된 한쪽에 의해서 정의되어, 상기 초기값 어드레스는 영을 제외하는 유한 값에 설정되어 상기 어드레스 발생수단의 출력에서 상기 재귀 어드레스가 발생된 경우, 상기 선택된 한쪽의 검출결과에 응답해서 상기 초기값 어드레스가 상기 어드레스 발생수단의 출력에 발생되는 것을 포함하는 정보처리장치.
  5. 특허청구의 범위 제4항에 있어서, 또 (다) 상기 초기값 어드레스를 저장하기 위한 저장수단을 포함하는 정보처리장치.
  6. 특허청구의 범위 제5항에 있어서, 상기 메모리 수단에 저장된 상기 초기값에서 상기 최종값까지의 상기 여러개의 데이타는 디지탈 필터를 구성하기 위한 필터링 계수인 정보처리장치.
  7. 특허청구의 범위 제6항에 있어서, 또 (라) 디지탈 입력신호와 상기 메모리 수단에서 리드된 필터링 계수를 디지탈 연산하기 위한 데이타 연산 수단을 포함하는 정보처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870008738A 1986-08-29 1987-08-10 정보 처리 장치 KR950006589B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP202996 1986-08-29
JP20299686 1986-08-29
JP61-202996 1986-08-29

Publications (2)

Publication Number Publication Date
KR880003246A true KR880003246A (ko) 1988-05-14
KR950006589B1 KR950006589B1 (ko) 1995-06-19

Family

ID=16466604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870008738A KR950006589B1 (ko) 1986-08-29 1987-08-10 정보 처리 장치

Country Status (3)

Country Link
US (1) US4809206A (ko)
JP (1) JP2675010B2 (ko)
KR (1) KR950006589B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02150961A (ja) * 1988-12-01 1990-06-11 Matsushita Electric Ind Co Ltd 並列ベクトル演算装置
JPH0318968A (ja) * 1989-06-15 1991-01-28 A T R Shichiyoukaku Kiko Kenkyusho:Kk ニューラルネットにおける学習方式
KR970001314B1 (ko) * 1994-04-14 1997-02-05 엘지반도체 주식회사 디지탈 필터
JP2008193327A (ja) * 2007-02-02 2008-08-21 Kansai Electric Power Co Inc:The 光給電情報伝送装置
JP4708387B2 (ja) * 2007-05-07 2011-06-22 株式会社リコー アドレスデータ生成装置及びメモリアドレッシング方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6034853B2 (ja) * 1978-02-15 1985-08-10 株式会社日立製作所 デジタルフイルタ
US4370732A (en) * 1980-09-15 1983-01-25 Ibm Corporation Skewed matrix address generator
JPS58217050A (ja) * 1982-06-10 1983-12-16 Fujitsu Ltd デ−タ処理装置
US4590583A (en) * 1982-07-16 1986-05-20 At&T Bell Laboratories Coin telephone measurement circuitry

Also Published As

Publication number Publication date
US4809206A (en) 1989-02-28
JP2675010B2 (ja) 1997-11-12
JPS63153636A (ja) 1988-06-27
KR950006589B1 (ko) 1995-06-19

Similar Documents

Publication Publication Date Title
KR860007589A (ko) 데이터 처리장치
KR900000787A (ko) 화상처리장치
KR830007001A (ko) 디지탈 신호 처리장치
KR910001771A (ko) 반도체 메모리 장치
KR840007190A (ko) 버퍼기억장치의 단일비트 에러처리 시스템
KR880003246A (ko) 정보처리장치
KR850003641A (ko) 샘플신호의 절사오차의 보상방법 및 장치
KR860004349A (ko) 시이퀀스 제어기의 프로세스 입출력장치
KR920022668A (ko) 디지탈신호처리장치
SE9501015L (sv) Anordning och förfarande avseende hantering av digitala signaler och en behandlingsanordning omfattande en dylik
KR960015255A (ko) 공용램 억세스 방법 및 장치
KR910005150A (ko) 계산기 및 이 계산기에 이용되는 연산방법
KR960038638A (ko) 디지탈 신호 프로세서
JP2652973B2 (ja) 画像処理装置
JPS6168636A (ja) デ−タ処理装置
SU1451723A2 (ru) Устройство дл вычислени мультипликативной свертки
KR930004883A (ko) 정규화를 위한 시프트-넘버 검출회로를 구비한 고정 소수점 디지탈 신호 처리기
KR930007043B1 (ko) 3단자 읽기/2단자 쓰기 레지스터 화일의 특정레지스터 제로값 읽기회로
KR960002291A (ko) 고밀도 저장기기에 있어서 디코딩 방법 및 장치
KR890004238A (ko) 순차접근 기억장치
JPH01143967A (ja) 対数変換装置および逆対数変換装置
JPH01263812A (ja) テーブル読み出し回路
KR890011237A (ko) 광저장 장치에서 고속 데이타처리 방법
JPS6014358A (ja) 情報収集装置
KR960025717A (ko) Fifo의 데이타 입출력 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020612

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee