KR930007043B1

KR930007043B1 - 3단자 읽기/2단자 쓰기 레지스터 화일의 특정레지스터 제로값 읽기회로

Info

Publication number: KR930007043B1
Application number: KR1019900021835A
Authority: KR
Inventors: 박성배; 김상범; 함경수
Original assignee: 재단법인 한국전자통신연구소; 경상현
Priority date: 1990-12-26
Filing date: 1990-12-26
Publication date: 1993-07-26
Also published as: KR920013103A

Abstract

내용 없음.

Description

3단자 읽기/2단자 쓰기 레지스터 화일의 특정레지스터 제로값 읽기회로

제1도는 본 발명의 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 레지스터 화일 N₁∼N₆: NOR게이트

I₁∼I₉: 인버터

본 발명은 레지스터 화일에 관한 것으로, 특정 레지스터에 상수값 "0"을 저장하여 레지스터의 할당이 용이해지도록 한 3단자 읽기/2단자 쓰기 레지스터 화일의 특정 레지스터 제로값 읽기 회로에 관한 것이다.

일반적으로 마이크로 프로세서에는 필요한 데이타의 읽어오기, 연산처리, 결과저장이 세단계로 구분된 동작이 필요하고, 데이타는 저장장치의 크기에 따라 레지스터 화일, 캐쉬메모리, 주기억장치, 보조기억장치 등의 계층적 구조를 가진다는 것은 이미 잘 알려진 사실이다.

종래에는 레지스터 화일이 프로세서의 내부에 위치하는 가장 빠른 데이타의 저장장치 이지만 구현 가격이 비싸기 때문에 소규모를 제작되었고, 이로 인하여 레지스터를 이용하는데 불편함이 많았으며, 특히 상수값 "0"을 입력시킬 경우에 프로그래머가 레지스터를 할당하거나 이용하기에 불편을 느끼게 되는 문제점이 있었다.

이에따라 본 발명은 3개의 독립된 읽기 단자와 2개의 쓰기 단자를 가짐으로써 동일시간대에 5개의 버스에 읽고 쓰기가 가능한 레지스터에서 특정레지스터에 상수"0"을 지정하여 3개의 독립된 읽기 단자에 언제나 상수"0"을 출력시키도록 한 3단자 읽기/2단자 쓰기 레지스터 화일의 특정레지스터 제로값 읽기회로를 제공하는 것을 그 목적으로 한다.

본 발명은 첨부 도면에 의거 상세히 기술하여 보면 다음과 같다. 5비트의 단자 A읽기용 어드레스 신호(Read-Port A)(RD-A)는 레지스터 화일(1)의 입력단(A)과 NOR게이트(N₁)로 동시에 인가되도록 하고, 5비트 단자 B읽기용 어드레스 신호(RD-B)는 레지스터 화일(1)의 입력단(B)과 NOR게이트(N₂)로 동시에 인가되도록 하고, 5비트의 단자 C읽기용 어드레스 신호(RD-C)는 레지스터 화일(1)의 입력단(C)과 NOR게이트(N₃)를 동시에 인가되도록 하고, 5비트의 단자 0쓰기용 어드레스 신호(SELect-Destinationpor0)(SE1-DST0)와 5비트의 단자 1쓰기용 어드레스 신호(SEL-DST1)는 레지스터 화일(1)의 입력단(E)(F)에 각각 입력되도록 하고(여기서 5비트는 00000부터 11111로서 32개의 레지스터를 구별해 주는 번지이다), 단자 0쓰기 유효신호(Destination Port 0 Enable)(DST-0E)와 단자 1쓰기 유효신호(DST-1E)는 레지스터 화일(1)의 입력단(EWEN)(FWEN)으로 인가되도록 하고, 32비트의 단자 0쓰기 전용 데이타 신호(Destination Port 0)(DST-0)와 32비트의 단자 1쓰기 전용 데이타 신호(DST-1)은 레지스터 화일(1)의 입력단(ED1)(FD1)으로 인가되도록 하는 한편, 레지스터 화일(1)의 출력단(AD0)(BD0)(CD0)에서는 각각 인버터(I1)(I2)(I3)를 거쳐 NOR게이트(N4)(N5)(N6)의 일측으로 인가되도록 하고, 상기 NOR게이트(N1)(N2)(N3)의 출력이 각각 인버터(I4,I5)(I6,I7)(I8,I9)를 경유하여 타측으로 인가되는 상기 NOR게이트(N4)(N5)(N6)의 출력에서 레지스터 화일(1)의 출력(A)(B)(C)이 출력되도록 한 것이다.

이와같이 구성한 본 발명의 레지스터 화일은 단자 0쓰기 전용 데이타 신호(DST-0)는 32비트 내부 버스로 마이크로 프로세서의 연산결과를 단자 1쓰기 전용 데이타 신호(DST-1)는 외부 메모리로 부터의 액세스 결과인 메모리 값을 각각 레지스터 화일(1)에 입력시키기 위한 것이고, 레지스터 화일(1)의 출력(A)은 외부메모리에 레지스터 값을 저장하고자 할때의 출력이며, 레지스터 화일(1)의 출력(B)(C)은 마이크로 포로세서에서 필요한 2개의 연산소스를 제공하기 위한 출력인 것으로써, 5개의 버스에 동시에 지원이 가능하다.

즉 마이크로 프로세서로부터 연산결과를 단자 0쓰기 전용 데이타신호(DST-0)로서 입력 받으면서 외부 메모리의 값을 단자 1쓰기 전용데이타 신호(DST-1)로서 입력받는 동시에 레지스터 화일(1)의 출력(A)(B)(C)로 레지스터 값과 기준어드레스 및 변위값을 출력할 수 있는 것이다.

그리고 특정 레지스터 제로값 읽기회로는 단자 A읽기용 어드레스 신호(RD-A), 단자 B읽기용 어드레스 신호(RD-B), 단자 C읽기용 어드레스 신호(RD-C)의 5비트가 00000인 경우에는 각각 NOR게이트(N1)(N2)(N3)의 출력이 "1"이 되면서 NOR게이트(N4)(N5)(N6)의 타측으로 "1"이 입력되면서 레지스터 화일의 출력(A)(B)(C)은 레지스터 화일(1)의 레지스터(R0)에 저장되어 있는 내용인 출력단(AD0)(BD0)(CD0)을 거치고 인버터(I1)(I2)(I3)을 경유하여 NOR게이트(N4)(N5)(N6)의 일측으로 인가되더라도 타측의 입력이 "1"이므로 출력은 항상 "0"이 된다.

그리고 상기의 읽기 어드레스 신호(RD-A)(RD-B)(RD-C)를 어느 하나가 00000으로 입력된다면 레지스터 화일의 출력(A)(B)(C)중 어느 하나만 제로값(0)으로 출력된다.

따라서 본 발명의 특정 레지스터 제로값 읽기 회로에 의하여서는 레지스터 화일의 특정레지스터(R0)를 선택하게 되면 이를 선택한 읽기용 어드레스신호(RD-A)(RD-B)(RD-C)에 해당하는 레지스터 화일(1)의 출력(A)(B)(C)이 "0"으로 출력되도록 함으로써, 상수값 0을 레지스터 파일(1)의 입력시키는 번거로움과 이 상수값 "0"을 출력시키기 위한 레지스터 화일(1)의 레지스터의 내용을 검사해야 하는 불편함을 없앤 것이다.

Claims

레지스터 화일에서, 레지스터 화일(1)의 입력단(A)(B)(C)로 각각 입력되는 5비트씩의 단자 A읽기요 어드레스 신호(RD-A), 단자 B읽기용 어드레스 신호(RD-B), 단자 C읽기용 어드레스 신호(RD-C)는 각각 NOR게이트(N1)(N2)(N3)를 거치고 인버터(I4,I5)(I6,I7)(I8,I9)를 경유하여 NOR게이트(N4)(N5)(N6)의 타측으로 인가되도록 하여 항상 특정레지스터(R0)를 선택할 때 레지스터 화일(1)의 출력(A),(B),(C)로 상수값 0이 출력되도록 구성한 3단자 읽기/2단자 쓰기레지스터 화일의 특정레지스터 제로값 읽기회로.