KR930004883A - 정규화를 위한 시프트-넘버 검출회로를 구비한 고정 소수점 디지탈 신호 처리기 - Google Patents
정규화를 위한 시프트-넘버 검출회로를 구비한 고정 소수점 디지탈 신호 처리기 Download PDFInfo
- Publication number
- KR930004883A KR930004883A KR1019920015102A KR920015102A KR930004883A KR 930004883 A KR930004883 A KR 930004883A KR 1019920015102 A KR1019920015102 A KR 1019920015102A KR 920015102 A KR920015102 A KR 920015102A KR 930004883 A KR930004883 A KR 930004883A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- shift
- fixed
- shifted
- arithmetic
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Executing Machine-Instructions (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 제1도에 도시한 DSP를 사용하여 제곱근을 얻기 위한 프로그램의 플로우 차트,
제3도는 본 발명의 실시예에 따른 고정 소수점 DSP의 산술 연산 장치를 도시한 블럭도,
제4도는 제3도에 도시한 시프트-넘버 검출기를 도시한 회로도,
제5도는 입력 데이타와 제4도에 도시한 시프트-넘버 검출기로부터 유도된 시프트-넘버 데이타 사이의 관계를 나타내는 도면.
Claims (7)
- 공급된 고정 소수점 데이타상에서 산술 및 논리 연산을 수행하기 위한 산술 및 논리 연산 장치, 상기 산술 및 논리 연산 장치에 공급된 고정 소수점 데이타를 일시적으로 저장하기 위한 레지스터, 비트 시프트된 고정 소수점 데이타를 발생시키기 위해 시프트-넘버 데이타에 의해 지정된 비트의 수 만큼 상기 레지스터로 부터의 고정 소수점 데이타를 시프트하기 위한 상기 산술 및 논리 연산 장치와 상기 레지스터의 사이에 접속된 시프터, 및 상기 시프터에 공급될 상기시프트-넘버 데이타를 발생시키기 위해 상기 레지스터로부터의 고정 소수점 데이타 상의시프트될 비트의 수를 검출하기 위한 상기 레지스터에 접속된 검출기를 포함하는 것을 특징으로 하는 고정 소수점 디지탈 신호 처리기.
- 제1항에 있어서, 상기 검출기는 상기 레지스터로부터의 고정 소수점 데이타가 양일때 이의 최상위 비트에 인접한 비트 위치에서 논리 “1”로 상기 비트-시프트된 고정 소수점 데이타를 상기 시프터로 하여금 발생시키게 하는 상기 시프트-넘버 데이타를 발생시키기 위한 수단을 포함하는 것을 특징으로 하는 처리기.
- 제1항에 있어서, 상기 검출기는 상기 레지스터로부터의 고정 소수점 데이타가 음일 때 이의 최상위 비트에 인접한 비트 위치에서 논리 “0”으로 상기 비트-시프트된 고정 소수점 데이타를 상기 시프터로 하여금 발생시키게 하는 상기 시프트-넘버 데이타를 발생시키기 위한 수단을 포함하는 것을 특징으로 하는 처리기.
- 제1항에 있어서, 상수 데이타를 저장하기 위한 데이타 메모리 및 억세스 어드레스에 의해 상기 데이타 메모리를 억세스하기 위한 억세싱 수단을 더 포함하고, 상기 검출기로부터의 상기 시프트-넘버 데이타가 상기 억세스 어드레스로 구성된 것은 특징으로 하는 처리기,
- 공급된 고정 소수점 데이타상에서 산술 및 논리 연산을 수행하기 위한 산술 및 논리 연산 장치, 시프트될 비트의 수를 나타내는 제1시프트-넘버 데이타를 일시적으로 저장하기 위한 레지스터, 상기 레지스터로부터의 상기 제1시프트-넘버 데이타에 응답하여 이에 공급된 고정 소수점 데이타상에 비트-시프트 연산을 수행하기 위한 시프터, 제2시프트-넘버 데이타를 발생시키기 위해 시프트될 비트의 수를 검출하기 위해 시프트될 고정 소수점 데이타에 직접 응답하는 검출 수단, 상기 시프트에 시프트될 상기 고정 소수점 데이타를 공급하기 위한 수단, 상기시프터로 하여금 상기 제2시프트-넘버 데이타에 의해 지정된 비트의 수만큼 시프트될 상기 고정 소수점 데이타를 시프트하게 하도록 상기 시프트에 상기 제2시프트-넘버 데이타를 공급하기 위한 수단, 상기 시프터의 출력을 상기 산술 및 논리 연산 장치에 공급하기 위한 수단을 포함하는 것을 특징으로 하는 고정 소수점 디지탈 신호 처리기.
- 제5항에 있어서, 복수의 상수 데이타를 저장하는 영역을 갖는 데이타 메모리, 상기 데이타 메모리로부터 상기 복수의 상수 데이타 중의 하나를 독출하기 위해 억세스 어드레스를 사용하여 상기 데이타 메모리에 억세스하기 위한 억세싱 수단 및 상기 산술 및 논리 연산 장치로 하여금 상기 제2시프트-넘버 데이타를 사용하여 상기 억세스 어드레스를 발생시키게 하는 수단을 더 포함하는 것을 특징으로 하는 처리기.
- 제6항에 있어서, 상기 억세스 어드레스가 상기 데이타 메모리의 상기 영역의 선행 어드레스를 나타내는 어드레스로 상기 제2시프트-넘버 데이타를 가산함으로써 유도되는 것을 특징으로 하는 처리기.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209698A JPH0553759A (ja) | 1991-08-22 | 1991-08-22 | 固定小数点演算ユニツト |
| JP91-209698 | 1991-08-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930004883A true KR930004883A (ko) | 1993-03-23 |
| KR960012664B1 KR960012664B1 (ko) | 1996-09-23 |
Family
ID=16577155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920015102A KR960012664B1 (ko) | 1991-08-22 | 1992-08-22 | 정규화를 위한 시프트-넘버 검출 회로를 구비한 고정 소수점 디지탈 신호 처리기 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0553759A (ko) |
| KR (1) | KR960012664B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392228A (en) * | 1993-12-06 | 1995-02-21 | Motorola, Inc. | Result normalizer and method of operation |
| JP4086459B2 (ja) * | 2000-11-13 | 2008-05-14 | Ｎｅｃエレクトロニクス株式会社 | 固定小数点データ生成方法及び固定小数点データ生成回路 |
-
1991
- 1991-08-22 JP JP3209698A patent/JPH0553759A/ja active Pending
-
1992
- 1992-08-22 KR KR1019920015102A patent/KR960012664B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960012664B1 (ko) | 1996-09-23 |
| JPH0553759A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890010709A (ko) | 정보처리장치 | |
| KR900016870A (ko) | 어드레스 생성장치 | |
| KR950033857A (ko) | 유효 비트 이동자격을 갖춘 데이터 처리기 및 이 데이터 처리기의 피연산자간 비트를 효율적으로 이동하는 방법과 비트 이동 명령을 효율적으로 실행하는 방법 | |
| KR950033803A (ko) | 다중 비트 시프트 장치, 이것을 이용한 데이타 프로세서, 및 다중 비트 시프트 방법 | |
| KR950020084A (ko) | 결과 정규화기, 데이타 프로세서 및 결과를 정규화하는 방법 | |
| US5031135A (en) | Device for multi-precision and block arithmetic support in digital processors | |
| US4630192A (en) | Apparatus for executing an instruction and for simultaneously generating and storing related information | |
| KR100215183B1 (ko) | 데이타 처리 시스템용 내용 어드레싱가능 메모리 | |
| KR900003863A (ko) | 디지탈 오디오기기의 뮤트회로 | |
| KR900018793A (ko) | 정렬처리장치의 제어데이타 생성장치 | |
| KR930004883A (ko) | 정규화를 위한 시프트-넘버 검출회로를 구비한 고정 소수점 디지탈 신호 처리기 | |
| KR920020340A (ko) | 병렬프로세서의 명령분배처리장치 | |
| KR920020323A (ko) | 중앙연산처리장치 | |
| US5751999A (en) | Processor and data memory for outputting and receiving data on different buses for storage in the same location | |
| KR910017284A (ko) | 메모리 칩용 패리티 검사 방법 및 장치 | |
| KR880003246A (ko) | 정보처리장치 | |
| KR970076273A (ko) | 캐쉬 메모리 컨트롤러 및 이를 제공하는 방법 | |
| JP2908117B2 (ja) | ベクトル演算処理装置 | |
| KR100310417B1 (ko) | 고속퓨리에변환장치의비트-리버스트어드레스발생기 | |
| KR860009421A (ko) | 논리기능을 가진 기억회로 | |
| KR970705085A (ko) | 캐시의 문맥이 무가치한 경우에 캐시가 판독되는 것을 방지하는 파이프라인형 마이크로프로세서(A Pipelined Microprocessor that Prevents the Cache From Being Read When the Contents of the Cache Are Invalid) | |
| JP2661150B2 (ja) | データ転送装置 | |
| KR960006008A (ko) | 병렬 테스트 회로를 포함한 메모리 소자 | |
| KR0154725B1 (ko) | 듀얼 리드포트 레지스터 화일 뱅크회로 및 방법 | |
| KR910017278A (ko) | 마이크로프로그램 제어장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050909 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |