KR960038638A - 디지탈 신호 프로세서 - Google Patents

디지탈 신호 프로세서 Download PDF

Info

Publication number
KR960038638A
KR960038638A KR1019960013352A KR19960013352A KR960038638A KR 960038638 A KR960038638 A KR 960038638A KR 1019960013352 A KR1019960013352 A KR 1019960013352A KR 19960013352 A KR19960013352 A KR 19960013352A KR 960038638 A KR960038638 A KR 960038638A
Authority
KR
South Korea
Prior art keywords
address
digital signal
signal processor
data memory
counter
Prior art date
Application number
KR1019960013352A
Other languages
English (en)
Inventor
신지 고바야시
Original Assignee
이데이 노부유끼
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼가이샤 filed Critical 이데이 노부유끼
Publication of KR960038638A publication Critical patent/KR960038638A/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02Control of operating function, e.g. switching from recording to reproducing
    • G11B19/04Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Complex Calculations (AREA)
  • Memory System (AREA)

Abstract

본 발명은 단순한 구성으로 디지탈 신호 정보가 손상되지 않게 되는 디지탈신호 프로세서를 제공한다. 본 발명에 따른 디지탈 신호 프로세서는 제1샘플링 클릭 신호 및 제2샘플링 클릭 신호와 동기화되어 제1 및 제2어드레스 영역의 초기 어드레스 값으로부터 증분되는 제1 및 제2카운터, 상기 제1카운터의 값에 따라서 상기 제1어드레스 영역에서 제1어드레스 번호를 발생하고 상기 제2카운터의 카운터 값에 따라서 상기 제2어드레스 영역에서 제2어드레스 번호를 발생하는 어드레스 발생 수단, 상기 어드레스 발생 수단이 발생한 제1 및 제2어드레스 번호에 상기 제1 및 제2샘플링 클럭 신호와 동기화되어 공급된 정보 신호를 저장하는 데이타 메모리, 및 상기 데이타 메모리에 저장된 정보 신호를 판독하고 상기 정보 신호에 대해 수치 연산을 수행하는 수치 연산 수단을 포함한다.

Description

디지탈 신호 프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 디지탈 신호 프로세서가 장착되는 DAT의 개략 구성도이다, 제2도는 상기 DAT 및 재생 특화 모드의 기록/재생 모드의 주요부의 표준을 도시한 다이어그램이다. 제3A, 3B, 3C도는 상기 DAT의 메인 데이타의 1블럭 포맷의 개략 구성도로서 제3A도는 메인 데이타 영역의 구성도이고 제3B, 제3C도는 메인 데이타 영역의 빈영역에 인스톨된 하위 데이타 영역의 구성도이다. 제4A, 4B, 4C도는 상기 DAT의 메인 데이타의 1블록 포맷의 개략 구성도로서, 제4A도는 전체 도면이고 제4B도는 메인 ID의 구성도이고 제4C도는 각각의 메인 ID의 기능을 도시한 도면이다. 제4C도는 각각의 메인 ID의 기능을 도시한 도이다.

Claims (7)

  1. 제1샘플링 클럭 신호와 동기화되어 제1어드레스 영역의 초기 어드레스 값으로부터 증분되는 제1카운터, 제2샘플링 클럭 신호와 동기화되어 제2어드레스 영역의 초기 어드레스 값으로부터 증분되는 제2카운터, 상기 제1카운터의 카운터 값에 따라서 상기 제1어드레스 영역에서 제1어드레스 번호를 발생하고 상기 제2카운터의 카운터 값에 따라서 상기 제2어드레스 영역에서 제2어드레스 번호를 발생하는 어드레스 발생 수단, 상기 어드레스 발생 수단이 발생한 제1 및 제2 어드레스 번호에 상기 제1 및 제2샘플링 클럭 신호와 동기화되어 공급된 정보 신호를 저장하는 데이타 메모리, 및 상기 데이타 메모리에 저장된 정보 신호를 판독하고 상기 정보 신호에 대해 수치 연산을 수행하는 수치 연산 수단을 포함하는 것을 특징으로 하는 디지탈 신호 프로세서
  2. 제1항에 있어서, 상기 데이타 메모리가 최소한 제1어드레스 영역 및 제2어드레스 영역을 포함하고 데이타가 상기 제1샘플링 클럭 신호 및 상기 제2샘플링 클럭 신호에 응답하여 상기 어드레스 영역 내에 개별적으로 저장되는 것을 특징으로 하는 디지탈 신호 프로세서
  3. 제1항에 있어서, 상기 어드레스 발생 수단이 제1 및 제2카운터 값에 의해 특정화된 어드레스들의 합산 출력에 따라서 어드레스 영역을 검출하는 영역 검출 수단 및 상기 영역 검출 수단의 검출 결과에 따라서 제1어드레스 값을 마스크하는 제1마스크 수단을 포함하는 것을 특징으로 하는 디지탈 신호 프로세서
  4. 제3항에 있어서, 상기 어드레스 발생 수단이 제1 및 제2카운터 값에 의해 특정화된 어드레스들의 합산 출력에 따라서 어드레스 영역을 검출하는 영역 검출 수단 및 상기 영역 검출 수단의 검출 결과에 따라서 제2어드레스 값을 마스크하는 제2마스크 수단을 포함하는 것을 특징으로 하는 디지탈 신호 프로세서
  5. 제4항에 있어서, 상기 어드레스 발생 수단이 제1 및 제2카운터 값에 의해 특정화된 어드레스들의 합산 출력에 따라서 어드레스 영역을 검출하는 영역 검출 수단 및 상기 영역 검출 수단의 검출 결과에 따라서 제2어드레스 값을 오프셋하는 오프셋 수단을 포함하는 것을 특징으로 하는 디지탈 신호 프로세서
  6. 제1항에 있어서, 상기 수치 연산 수단이 상기 데이타 메모리로부터 판독된 정보 신호를 계수 설정 수단으로부터 공급된 계수와 승산하는 승산기를 포함하는 것을 특징으로 하는 디지탈 신호 프로세서
  7. 제6항에 있어서, 상기 수치 연산 수단이 상기 데이타 메모리로부터 판독된 정보 신호를 계수 설정 수단으로부터 공급된 계수와 승산하는 승산기의 출력 결과를 특정화된 워드 길이만큼 라운드(round)하는 클리퍼를 포함하는 것을 특징으로 하는 디지탈 신호 프로세서
KR1019960013352A 1995-04-28 1996-04-27 디지탈 신호 프로세서 KR960038638A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-106774 1995-04-28
JP10677495 1995-04-28
JP95-190752 1995-07-26
JP7190752A JPH0916558A (ja) 1995-04-28 1995-07-26 デジタル信号処理装置

Publications (1)

Publication Number Publication Date
KR960038638A true KR960038638A (ko) 1996-11-21

Family

ID=26446888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960013352A KR960038638A (ko) 1995-04-28 1996-04-27 디지탈 신호 프로세서

Country Status (4)

Country Link
US (1) US5787496A (ko)
JP (1) JPH0916558A (ko)
KR (1) KR960038638A (ko)
CN (1) CN1071475C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948030B1 (en) 2002-09-04 2005-09-20 Cypress Semiconductor Corporation FIFO memory system and method
CN101316160B (zh) * 2008-06-11 2010-12-15 南京磐能电力科技股份有限公司 多节点同步采样和数据传输方法
US10599583B2 (en) * 2018-08-20 2020-03-24 Macronix International Co., Ltd. Pre-match system and pre-match method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58144272A (ja) * 1982-02-19 1983-08-27 Sony Corp デイジタル信号処理装置
JP2600236B2 (ja) * 1987-12-29 1997-04-16 ソニー株式会社 サンプリング周波数変換回路
US5086475A (en) * 1988-11-19 1992-02-04 Sony Corporation Apparatus for generating, recording or reproducing sound source data
US5065433A (en) * 1989-06-26 1991-11-12 Pioneer Electronic Corporation Audio signal data processing system
US5475628A (en) * 1992-09-30 1995-12-12 Analog Devices, Inc. Asynchronous digital sample rate converter
JPH06139732A (ja) * 1992-10-27 1994-05-20 Nec Ic Microcomput Syst Ltd 磁気ディスクコントローラ
JPH06139704A (ja) * 1992-10-29 1994-05-20 Kenwood Corp ディスク記録再生装置

Also Published As

Publication number Publication date
US5787496A (en) 1998-07-28
JPH0916558A (ja) 1997-01-17
CN1071475C (zh) 2001-09-19
CN1144990A (zh) 1997-03-12

Similar Documents

Publication Publication Date Title
EP0404474A3 (en) Audio signal data processing system
KR860001386A (ko) 환자감시 장치
KR900014984A (ko) 2개 비동기 클럭신호간의 시간지연의 출력신호표시를 제공하는 회로소자와 방법
FI20061122L (fi) Vaihtelevanopeuksinen vokooderi
SE8402598L (sv) Databehandlingssystem
KR910012924A (ko) 다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터
KR20090028585A (ko) 반도체기억장치
EP0973324A3 (en) Image processing apparatus and method of the same, and storage medium
EP0921462A3 (en) Arithmetic unit and data processing unit
JPS5593162A (en) Central control device for recorder
KR960038638A (ko) 디지탈 신호 프로세서
EP0365023A3 (en) Address control circuit for data memory employed in signal delay circuit
SE9501015L (sv) Anordning och förfarande avseende hantering av digitala signaler och en behandlingsanordning omfattande en dylik
EP0823707A3 (en) Disk apparatus having signal processing unit
JPS55154415A (en) Incidental phenomenon recorder
KR850007713A (ko) 반도체 기억장치
AU9012098A (en) Method and device for measuring and registering statistical time variations for an optical data carrier
SU1481798A1 (ru) Анализатор экстремумов
JPS59180577U (ja) 時間軸補正装置
KR910011057A (ko) 신호 처리 장치
JPS58192671U (ja) 運指表示装置
JP3099696B2 (ja) 波形解析装置
SU1583940A1 (ru) Устройство дл регистрации последовательности данных
JPS5740790A (en) Storage control system
KR100200615B1 (ko) 데이타 베이스 화면 출력방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid