KR850005172A - 직렬접속한 misfet와 캐파시터를 가진 반도체 집적회로 장치 - Google Patents

직렬접속한 misfet와 캐파시터를 가진 반도체 집적회로 장치 Download PDF

Info

Publication number
KR850005172A
KR850005172A KR1019840008195A KR840008195A KR850005172A KR 850005172 A KR850005172 A KR 850005172A KR 1019840008195 A KR1019840008195 A KR 1019840008195A KR 840008195 A KR840008195 A KR 840008195A KR 850005172 A KR850005172 A KR 850005172A
Authority
KR
South Korea
Prior art keywords
capacitor
semiconductor
insulating film
conductive plate
field effect
Prior art date
Application number
KR1019840008195A
Other languages
English (en)
Inventor
마즈마사 고야나기
Original Assignee
미쓰다 가쓰시게
가부시기가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR850005172A publication Critical patent/KR850005172A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

직렬접속한 MISFET와 캐파시터를 가진 반도체 집적회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 첫번째 실시예를 설명하기 위한 것으로서 DRAM 메모리 셀(memory cell)의 중요 부분을 표시하는 등가 회로도.
제2도 A는 본 발명의 첫번째 실시예의 구조를 설명하기 위한 것으로 DRAM의 중요구조를 표시하는 상부 평면도.
제3도 A, 제4도 A, 제5도 A, 제6도 A 및 제7도 A는 본 발명의 첫번째 실시예의 제조방법을 설명하기위한 것으로서 DRAM의 중요부분의 제조 공정을 나타내는 상부 평면도.
제8도는 본 발명의 첫번째 실시예를 설명하기 위한 것으로 메모리 셀의 조직적 배열을 표시하는 중요 상부 평면도.
제9도는 A는 본 발명의 두번째 실시예의 구조를 설명하기 위한 DRAM 메모리 셀의 중요부분을 표시하는 상부 평면도.

Claims (19)

  1. 제1도전 형태의 반도체 서브스트레이트의 주표면 내에 형성된 직렬회로 캐파시터를 포함하는상기 직렬회로 및 상기 캐파시터와 직렬로 연결된 절연 게이트 형태의 전계효과 트랜지스터로 구성된 반도체 집적회로 장치. 그중 상기 캐파시터는 상기 반도체 서브스트레이트의 주표면내에 형성된 해자 내에 있는 상기 반도체 서브스트레이트의 표면을 덮기위해 형성된 제1절연필름, 상기 제1절연필름위에 형성되어 있으며 상기 절연 게이트형태의 전계효과 트랜지스터와 전기적으로 연결되어 있는 캐파시터를 위한 제1도전 플레이트 및 상기 제1절연 필름의 아래에 있는 상기 반도체 서브스트레이트의 주표면에 형성되어 있으며 제1도전도형태 불순물 농도가 상기 캐파시터의 제2도전플레이트를 위한 상기 반도체 서브스트레이트의 불순물 농도와 같거나 높게되어 있는 반도체 영역으로 구성되어 있으며 그중 상기 절연 게이트 형태의 전계효과 트랜지스터는 상기 캐파시터 위에 배열되어 있다.
  2. 제1도전형태의 반도체 서브스트레이트의 주표면내에 형성된 직렬회로 캐파시터를 포함하는 상기 직렬회로 및 상기 캐파시터와 직렬로 연결된 절연게이트 형태의 전계효과 트랜지스터로 구성된 반도체 집적회로 장치 그중 상기캐파시터는 상기 반도체 서브스트레이트의 주표면내에 형성된 해자내에 있는 상기 반도체 서브스트레이트의 표면을 덮기 위해 형성된 제1절연필름, 상기 제1절연필름 위에 형성되어 있으며, 상기 절연 게이트 형태의 전계효과 트랜지스터와 전기적으로 연결되어 있는 캐파시터를 위한 제1도전플레이트 상기 제1절연필름의 아래에 있는 상기 반도체 서브스트레이트의 주표면내에 형성되어 있으며 제1도전 형태의 불순물 농도가 상기 캐파시터의 제2도전 플레이트를 위한 상기 반도체 서브스트레이트의 불순물 농도와 같거나 높게되어 있는 제2반도체 영역 상기 제1도전플 레이트위에 형성되어 있는 제2절연필름 및 최소한 상기 제2절연필름을 덮도록 형성된 제3도전 플레이트로 구성되어 있으며 그중 절연 게이트 형태의 전계효과 트랜지스터는 상기 캐파시터 소자의 위에 배열된다.
  3. 예정된 간격으로 열방향으로 확장되어 있고 예정된 간격으로 행방향으로 확장되어 있는 여러개의 비트라인들 간에 있는 예정된 단자에 배치되어 있는 여러 개의 직렬회로 소자로 구성된 반도체 집적회로 장치, 그중 상기 각각의 직력회로 소자들은 제1도전형태의 반도체 서브스트레이트의 주표면내에 형성되어 있으며 캐파시터 및 상기 캐파시터와 직렬로 접속되어 있는 절연 게이트 형태의 전계효과 트랜지스터를 포함한다. 상기 직렬회로 소자의 각각에 대한 상기 캐파시턴스는 상기 반도체 서브스트레이트의 주표면내에 형성된 해자내에 있는 상기 반도체서 브스트레이트의 표면을 덮기 위해 형성된 제1절연필름, 상기 제1절연필름 위에 형성되어 있으며 상기 절연 게이트 형태의 전계효과 트랜지스터와 전기적으로 연결되어 있는 캐파시터를 위한 제1도전 플렐이트, 최소한 다른 직렬회로 소자중의 하나의 인접한 캐파시터와 전기적으로 접속될 수 있도록 상기 제1절연필름 아래에 있는 상기 반도체 서브스트레이트의 주표면내에 형성되어 있으며 제1도전형태의 불순물 농도가 상기 캐파시턴스를 위한 제2도전 플레이트를 위한 상기 반도체서브스트레이트의 그것과 같거나 더 높도록 되어 있는 제2반도체 영역을 포함하며 그중 상기 절연 게이트 형태의 전계효과 트랜지스터는 상기 캐파시터의 위에 배열된다.
  4. 예정된 간격으로 열방향 및 행(column) 방향으로 확장되어 있는 여러개의 비트라인들 간에 있는 예정된 단자(node)에 배치되어 있는 여러개의 직렬회로 소자로 구성된 반도체 집적회로 장치. 그중 상기 각각의 직렬회로 소자들은 제1도전 형태의 반도체 서브스트레이트의 주표면내에 형성되어 있으며 캐파시터 및 상기 캐파시터와 직렬로 접속되어 있는 절연 게이트 형태의 전계효과 트랜지스터를 포함한다. 상기 직렬회로 소자의 각각에 대한 상기 캐파시턴스는 상기 반도체 서브스트레이트의 주표면내에 형성된 해자내에 있는 상기 반도체 서브스트레이트의 표면을 덮기위해 형성된 제1절연필름, 상기 제1절연 필름위에 형성되어 있으며 상기 절연 게이트 형태의 전계효과 트랜지스터와 전기적으로 연결되어 있는 캐파시터를 위한 제1도전플레이트, 아래에 있는 상기 반도체 서브스트레이트의 표면을 덮기위해 형성된 제1절연필름, 상기 제1절연 필름위에 형성되어 있으며 상기 절연 게이트 형태의 전계효과 트랜지스터와 전기적으로 연결되어 있는 캐파시터를 위한 제1도전플레이트, 최소한 다른 직렬회로 소자중의 하나의 인접한 캐파시터와 전기적으로 연결된 수 있도록 상기 제1절연필름 아래에 있는 상기 반도체 서브스트레이트의 주표면내에 형성되어 있으며 제1도전형태의 불순물 농도가 상기 캐파시턴스를 위한 제2도전 플레이트를 위한 상기 반도체 서브스트레이트의 그것과 같거나 더 높도록 되어 있는 제2반도체영역, 상기 제1도전플레이트 위에 형성된 제2절연필름 최소한 상기 제2절연필름을 덮도록 형성된 제3도전 플레이트를 포함하며 여기서 상기 절연 게이트 형태의 전계효과 트랜지스터는 상기 캐파시터 소자위에 배열되어 있다.
  5. 상기 캐파시터에 의한 전하의 기억이 상기 제1도전 플레이트와 제2도전플레이트 역할을 하는 상기 제2반도체 영역간의 접촉부에 있는 사기 제1절연필름을 통하여 수행되는 것을 특징으로 하는 특허 청구범위 제1항 기재의 반도체 집적회로 장치.
  6. 상기 캐파시터에 의한 전하의 기억이 제1도전 플레이트와 제2도전플레이트 역할을 하는 상기 제2반도체 영역간의 접촉부에 있는 상기 제1절연필름을 통해 수행되는 것을 특징으로 하는 특허 청구범위 제3항기재의 반도체 집적회로 장치.
  7. 상기 캐파시터에 의한 전하의 기억이 상기 제1도전 플레이트와 상기 제2도전 플레이트 역할을 하는 상기 제2반도체 영역간의 접촉부에 있는 제1절연필름 및 상기 제1도전 플레이트와 제3도전 플레이트간의 접촉부에 있는 상기 제2절연필름을 통하여 수행되는 것을 특징으로 하는 특허 청구범위 제2항 기재의 반도체 집적회로 장치.
  8. 상기 캐파시터에 의한 전하의 기억이 상기 제1도전 플레이트와 상기 제2도전 플레이트 역할을 하는 상기 제2반도체 영역간의 접촉부에 있는 제1절연필름 및 상기 제1도전플레이트와 상기 제3도전플레이트 간의 접촉부에 있는 상기 제2절연필름을 통해 수행되는 것을 특징으로 하는 특허 청구범위 제4항 기재의 반도체 집적회로 장치.
  9. 상기 절연 게이트 형태의 전계효과 트랜지스터가 서로간에 얼마간의 간격으로 떨어져 있으며 제1도전 형태의 반도체영역 내에서 소오스 영역과, 드레인 영역으로 사용되는 한쌍의 반도체 영역으로 구성되어 있으며 상기 반도체 플레이트가 전연필름을 통해 상기 캐파시터 위에 형성되어 있고 단결정 실리콘으로 만들어 지는 것을 특징으로 하는 특허 청구범위 제1항 기재의 반도체 집적회로 장치.
  10. 절연 게이트 형태의 전계효과 트랜지스터가 제1도전형태의 반도체 플레이트 내에서 서로 일정 간격으로 떨어져 소오스 영역 및 드레인 영역으로 사용되는 한쌍의 제2도전 형태의 반도체 영역을 형성함으로서 구성되고 상기 반도체 플레이트가 절연필름을 통해 상기 캐파시터 위에 형성되고 단결정 실리콘으로 만들어지는 것을 특징으로 하는 특허 청구범위 제2항 기재의 반도체 집적회로 장치.
  11. 절연 게이트 형태의 전계효과 트랜지스터가 제1도전형태의 반도체 플레이트 내에서 서로 일정 간격으로 떨어져 소오스 영역 및 드레인 영역으로 사용되는 한쌍의 제2도전 형태의 반도체 영역을 형성함으로서 구성되고 상기 반도체 플레이트가 절연필름을 통해 상기 캐파시터 위에 형성되고 단결정 실리콘으로 만들어 지는 것을 특징으로 하는 특허 청구범위 제3항 기재의 반도체 집적회로 장치.
  12. 절연 게이트 형태의 전계효과 트랜지스터가 제1도전 형태의 반도체 플레이트 내에서 서로 일정 간격으로 떨어져 소오스 영역 및 드레인 영역으로 사용되는 한 쌍의 제2도전 형태의 반도체 영역을 형성함으로서 구성되고 상기 반도체 플레이트가 절연필름을 통해 상기 캐파시터 위에 형성되고 단결정 시리콘으로 만들어 지는것을 특징으로 하는 특허 청구범위. 제4항 기재의 반도체 집적회로 장치.
  13. 절연 게이트 형태의 전계효과 트랜지스터가 상기 해자 위에 직접 위치하고 있는 전기적 연결 방법에 의해상기 제1도전플레이트에 전기적으로 연결되어 있는 것을 특징으로 하는 특허 청구범위 제1항 기재의 반도체 집적회로 장치.
  14. 제1도전 형태의 반도체 서브스트레이트의 주표면 내에서 서로간에 인접하여 형성된 제1 및 제2직렬회로로 구성되며 첫번째 직렬 회로는 제1캐파시터 및 상기 제1캐파시터와 직렬로 연결된 제1절연 게이트 전계효과 트랜지스터를 포함하고 상기 제2직렬 회로는 제2캐파시터 및 상기 캐파시터와 직렬로 연결되어 있는 제2절연 게이트 전계효과 트랜지스터를 포함하는 것을 특징으로 하는 반도체 집적회로 장치.
    상기 제1 및 제2 직렬 회로의 제1 및 제2 캐파시터는 상기 제1캐파시터를 위한 상기 서크스트레이트내에 형성된 제1해자와 상기 제2캐파시터를 위한 상기 서브스트레이트 내에 형성된 제2해자내에 형성되는 제1절연 필름에 의한 상기 반도체 서브스트레이트의 표면을 덮을 제1 및 제2캐파시터 간에 공통으로 형성된 제1절연필름 상기 제2캐파시터를 위한 상기 제1해자 내에 있는 제1절연필름 위에 형성된 하나의 제1도전 플레이트와 상기 제2캐파시터를 위한 상기 제1해자 내에 있는 제1절연필름 위에 형성된 하나의 제1도전 플레이트와 상기 제2캐파시터를 위한 상기 제2해자 내의 제1절연필름 위에 형성된 다른 제1도전플레이트(여기서 상기 제1 및 제2캐ㅍ시터의 상기 제1도전플레이트는 전기적으로 서로 절연되어 있다) 상기 제1절연필름 아래에 있는 상기 반도체 서브스트레이트의 주표면내에 있으며 제1도전율 형태의 불순물 농도가 제1 및 제2캐파시터를 위한 제2도전플레이트를 만드는 상기 반도체서브스트레이트의 불순물 농도와 같거나 높은 성질을 갖는 두개의 제1 및 제2캐파시터 간에 공통으로 형성된 반도체 영역으로 구성되며 상기 제1 및 제2절연 게이트 전계효과 트랜지스터들은 제1 및 제2절연 게이트 전계효과 트랜지스터에 공통으로 형성된 반도체 플레이트 내에 형성되고 상기 반도체 플레이트는 상기 제1 및 제2캐파시터를 덮도록 형성된 제2절연필름위로 확장되도록 형성되고 더우기 상기 반도체 플레이트는 상기 제 1 및 제2캐파시터의 상기 제1도전플레이트의 각각에 전기적으로 연결이 되어 있다.
  15. 더우기 제3도전플레이트가 제2절연필름으로 형성되며 이는 양쪽의 상기 제1도전플레이트를 덮는 제3절열 필름위로 걸쳐 있으며 상기 제3절연필름 및 상기 제3도전플레이트는 모두 상기 제1 및 제2직렬회로에 부가 적인 캐파시턴스를 만들기 위해 제1 및 제2캐파시터에 공통으로 형성되는 특징을 갖는 특허 청구 범위 제14항 기재의 반도체 집적회로 장치.
  16. 상기 반도체 플레이트가 각각 상기 제1 및 제2해자바로 위에서 제1 및 제2도전플레이트를 전기적으로 연결하는 특허청구범위 제14항 기재의 반도체 집적회로 장치.
  17. 상기 반도체 플레이트가 다결정 실리콘으로 구성되는 특허 청구범위 제14항 기재의 반도체 집적회로 장치.
  18. 상기 반도체 플레이트가 다결정 실리콘으로 구성되는 특허 청구범위 제15항 기재의 반도체 집적회로 장치.
  19. 상기 반도체 플레이트가 다결정 실리콘으로 구성되는 특허 청구범위 제16항 기재의 반도체 집적회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840008195A 1983-12-26 1984-12-21 직렬접속한 misfet와 캐파시터를 가진 반도체 집적회로 장치 KR850005172A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP58-243997 1983-12-26
JP58243997A JPH0640573B2 (ja) 1983-12-26 1983-12-26 半導体集積回路装置

Publications (1)

Publication Number Publication Date
KR850005172A true KR850005172A (ko) 1985-08-21

Family

ID=17112177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008195A KR850005172A (ko) 1983-12-26 1984-12-21 직렬접속한 misfet와 캐파시터를 가진 반도체 집적회로 장치

Country Status (2)

Country Link
JP (1) JPH0640573B2 (ko)
KR (1) KR850005172A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6155957A (ja) * 1984-08-27 1986-03-20 Toshiba Corp 半導体記憶装置
JPH0650765B2 (ja) * 1985-08-28 1994-06-29 日本電気株式会社 半導体装置の製造方法
JPS6235668A (ja) * 1985-08-09 1987-02-16 Nec Corp 半導体記憶装置
JPS6249649A (ja) * 1985-08-28 1987-03-04 Nec Corp 半導体装置
JPH0815206B2 (ja) * 1986-01-30 1996-02-14 三菱電機株式会社 半導体記憶装置
JPS6360555A (ja) * 1986-08-29 1988-03-16 Nec Corp 半導体メモリセル
US5258321A (en) * 1988-01-14 1993-11-02 Mitsubishi Denki Kabushiki Kaisha Manufacturing method for semiconductor memory device having stacked trench capacitors and improved intercell isolation
US6212089B1 (en) 1996-03-19 2001-04-03 Hitachi, Ltd. Semiconductor memory device and defect remedying method thereof
KR0141495B1 (ko) * 1988-11-01 1998-07-15 미다 가쓰시게 반도체 기억장치 및 그 결함구제방법
JP2792878B2 (ja) * 1989-01-17 1998-09-03 三洋電機株式会社 半導体記憶装置及びその製造方法
JP5214909B2 (ja) * 2007-05-22 2013-06-19 ローム株式会社 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583261A (ja) * 1981-06-29 1983-01-10 Fujitsu Ltd 竪型埋め込みキヤパシタの製造方法
JPS58137245A (ja) * 1982-02-10 1983-08-15 Hitachi Ltd 大規模半導体メモリ
JPS58154256A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 半導体装置
JPS58204568A (ja) * 1982-05-24 1983-11-29 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JPH0640573B2 (ja) 1994-05-25
JPS60136367A (ja) 1985-07-19

Similar Documents

Publication Publication Date Title
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR860008609A (ko) 반도체 기억장치와 제조방법
KR890702254A (ko) 집적회로 트랜치 셀
KR0133921B1 (ko) 반도체 장치
KR860000716A (ko) 다이내믹형 메모리셀과 그 제조방법
KR850007719A (ko) 콘덴서 내장형 메모리셀을 갖춘 반도체 메모리장치 및 그 제조방법
KR920010904A (ko) 반도체 기억회로 장치와 그 제조방법
KR840007312A (ko) 적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치
KR940016841A (ko) 정적 램 셀 및 메모리 소자
KR910019230A (ko) 반도체기억장치 및 그 제조방법
KR860002145A (ko) 반도체 기억장치
KR890008971A (ko) 반도체 메모리 장치 및 제법
KR920020729A (ko) 누설 전류 억제에 효과가 있는 구조를 갖는 메모리 셀을 구비하는 반도체 집적 회로 장치 및 그의 제조 방법
KR910005460A (ko) 반도체 메모리 장치
KR850007718A (ko) 반도체 장치
US4131906A (en) Dynamic random access memory using MOS FETs and method for manufacturing same
KR880700464A (ko) 집적 회로에 대한 세 레벨 상호 연결 기법
JPS5949710B2 (ja) 集積回路のコンデンサ
KR850005172A (ko) 직렬접속한 misfet와 캐파시터를 가진 반도체 집적회로 장치
KR970067851A (ko) 강자성체 비휘발성 메모리 셀 및 메모리 셀 형성 방법
KR860001483A (ko) 반도체 기억 장치와 그의 제조 방법
KR960009184A (ko) 반도체 기억장치 및 그 제조방법
KR890004461B1 (ko) 반도체 기억장치
US4163242A (en) MOS storage integrated circuit using individual FET elements
WO2001099152A2 (en) Buried bit line-field plate isolation defined dram cell active areas

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application