KR840005629A - 전계효과 트랜지스터와 바이폴라트랜지스터를 조합한 게이트회로 - Google Patents

전계효과 트랜지스터와 바이폴라트랜지스터를 조합한 게이트회로 Download PDF

Info

Publication number
KR840005629A
KR840005629A KR1019830003180A KR830003180A KR840005629A KR 840005629 A KR840005629 A KR 840005629A KR 1019830003180 A KR1019830003180 A KR 1019830003180A KR 830003180 A KR830003180 A KR 830003180A KR 840005629 A KR840005629 A KR 840005629A
Authority
KR
South Korea
Prior art keywords
field effect
bipolar transistor
drain
transistor
type field
Prior art date
Application number
KR1019830003180A
Other languages
English (en)
Other versions
KR920004919B1 (ko
Inventor
이꾸로오(외 5) 마스다
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR840005629A publication Critical patent/KR840005629A/ko
Priority to KR1019920001299A priority Critical patent/KR920004923B1/ko
Priority to KR1019920001298A priority patent/KR920004922B1/ko
Application granted granted Critical
Publication of KR920004919B1 publication Critical patent/KR920004919B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

전계효과 트랜지스터와 바이폴라트랜지스터를 조합한 게이트회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본원 발명의 제1의 실시예인 인버어터회로도.
제4도는 제3도의 인버어터회로를 반도체기체에 집적화했을 경우의 개략단면도.
제5도는 본원 발명의 제2의 실시예인 2입력 낸드회로도.
제6도는 본원 발명의 제3의 실시예인 2입력 노어회로도.

Claims (23)

  1. 콜렉터가 제1의 고정전위에, 에미터가 출력에 접속되는 제1의 NPN바이폴라 트랜지스터와, 콜렉터가 상기 출력에, 에미터가 제2의 고정전위에 접속되는 제2의 NPN바이폴라 트랜지스터와, 게이트가 입력에 소오스 및 드레인이 각기 상기 제1의 NPN바이폴라 트랜지스터의 콜렉터와 베이스에 접속되는 P형 전계효과 트랜지스터와, 게이트가 상기 입력에, 드레인 및 소오스가 각기 상기 제2의 NPN바이폴라 트랜지스터의 콜렉터와 베이스에 접속되는 N형 전계효과 트랜지스터와, 상기 P형 전계효과 트랜지스터의 드레인과 상기 N형 전계효과 트랜지스터의 드레인 또는 상기 제2의 NPN바이폴라 트랜지스터의 베이스와 에미터를 접속하는 제2의 요소를 구비하는 것을 특징으로 하는 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  2. 상기 제1의 요소는 상기 P형 전계효과 트랜지스터의 드레인과 상기 N형 전계효과 트랜지스터의 드레인을 접속하는 저항임을 특징으로 하는 특허청구의 범위 1기재의 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  3. 상기 제2의 요소는 상기 제2의 NPN바이폴라 트랜지스터의 베이스와 에미터를 접속하는 저항임을 특징으로 하는 특허청구의 범위 1기재의 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  4. 상기 제1의 요소는 게이트가 상기 입력에, 드레인 및 소오스가 각기 상기 P형 전계효과 트랜지스터의 드레인과 상기 제2의 NPN바이폴라 트랜지스터의 베이스에 접속되는 제2의 N형 전계효과 트랜지스터임을 특징으로 하는 특허청구의 범위 1기재의 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  5. 상기 제2의 요소는 게이트가 상기 입력에, 소오스 및 드레인이 각기 상기 제2의 NPN바이폴라 트랜지스터의 베이스와, 에미터에 접속되는 제2의 P형 전계효과 트랜지스터를 구비하는 것을 특징으로 하는 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  6. 상기 제2의 요소는 게이트가 상기 제1의 NPN바이폴라 트랜지스터의 베이스에, 드레인 및 소오스가 각기 상기 제2의 NPN바이폴라 트랜지스터의 베이스와 에미터에 접속되는 제3의 N형 전계효과 트랜지스터임을 특징으로 하는 특허청구의 범위 1기재의 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  7. 게이트가 상기 입력에, 드레인 및 소오스가 각기 상기 제1의 고정전위와 상기 제2의 NPN바이폴라트랜지스터의 게이트에 접속되는 제4의 N형 전계효과 트랜지스터로 구비하는 것을 특징으로 하는 특허청구의 범위 1기재의 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  8. 상기 제1, 제2의 NPN바이폴라 트랜지스터는 쇼트키이베리어다 이오우드부착 NPN바이폴라 트랜지스터임을 특징으로 하는 특허청구의 범위 1기재의 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  9. 콜렉터가 제1의 고정전위에, 에미터가 출력에 접속되는 제1의 NPN바이폴라 트랜지스터와, 콜렉터가 상기 출력에, 에미터가 제2의 고정전위에 접속되는 제2의 NPN바이폴라 트랜지스터와, K개 (K2)의 입력과, 각 게이트가 각기 상이한 상기 입력에, 각 소오스 및 각 드레인이 상기 제1의 NPN바이폴라 트랜지스터의 콜렉터와 베이스와의 사이에 병렬로 각기 접속되는 K개의 P형 전계효과 트랜지스터와, 각 게이트가 각기 상이한 상기 입력에, 각 드레인 및 각 소오스가 상기 제2의 NPN바이폴라 트랜지스터의 콜렉터와 베이스와의 사이에 직렬로 각기 접속되는 K개의 N형 전계효과 트랜지스터와, 상기 K개의 N형 전계효과 트랜지스터중의 하나의 드레인 또는 상기 제2의 NPN바이폴라 트랜지스터의 베이스를 접속하는 제1의 요소와, 상기 제2의 NPN바이폴라 트랜지스터의 베이스와 에미터를 접속하는 제2의 요소를 구비한 것을 특징으로 하는 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  10. 제1의 요소는 상기 K개의 P형 전계효과 트랜지스터의 드레인과 상기 K개의 N형 전계효과 트랜지스터중의 하나의 드레인을 접속하는 저항임을 특징으로 하는 특허청구의 범위 9기재의 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  11. 상기 제2의 요소는 상기 제2의 NPN바이폴라 트랜지스터의 베이스와 에미터를 접속하는 저항임을 특징으로 하는 특허청구의 범위 9기재의 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  12. 콜렉터가 제1의 고정전위에, 에미터가 출력에 접속되는 제1의 NPN바이폴라 트랜지스터와, 콜렉터가 상기 출력에, 에미터가 제2의 고정전위에 접속되는 제2의 NPN바이폴라 트랜지스터와, K개 (K2)의 입력과, 각 게이트가 각기 상이한 상기 입력에, 각 소오스 및 각 드레인이 상기 제1의 NPN바이폴라 트랜지스터의 콜렉터와 베이스와의 사이에 직렬로 각기 접속되는 K개의 P형 전계효과 랜지스터와, 각 게이트가 각기 상이한 상기 입력에 각 드레인 및 각 소오스가 상기 제2의 NPN바이폴라 트랜지스터의 콜렉터와 베이스와의 사이에 병렬로 각기 접속되는 K개의 N형 전계효과 트랜지스터와, 상기 K개의 P형 전계효과 트랜지스터중의 하나의 드레인과 상기 K개의 N형 전계효과 트랜지스터의 드레인 또는 상기 제2의 NPN바이폴라 트랜지스터의 베이스를 접속하는 제1의 요소와, 상기 제2의 NPN바이폴라 트랜지스터의 베이스와 에미터를 접속하는 제2의 요소를 구비한 것을 특징으로 하는 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  13. 상기 제1의 요소는 상기 K개의 P형 전계효과 트랜지스터중의 하나의 드레인과 상기 K개의 N형 전계효과 트랜지스터의 드레인을 접속하는 저항임을 특징으로 하는 특허청구의 범위 12기재의 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  14. 상기 제2의 요소는 상기 제2의 NPN바이폴라 트랜지스터의 베이스와 에미터를 접속하는 저항임을 특징으로 하는 특허청구의 범위 12기재의 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  15. 에미터가 제1의 고정전위에, 콜렉터가 출력에 접속되는 제1의 PNP바이폴라 트랜지스터와, 에미터가 상기 출력에, 콜렉터가 제2의 고정전위에 접속되는 제2의 PNP바이폴라 트랜지스터와, 게이트가 입력에, 소오스 및 드레인이 각기 상기 제1의 PNP바이폴라 트랜지스터의 베이스와 콜렉터에 접속되는 P형 전계효과 트랜지스터와, 게이트가 상기 입력에, 드레인 및 소오스가 각기 상기 제2의 PNP바이폴라 트랜지스터의 베이스와 콜렉터에 접속되는 N형 전계효과 트랜지스터와, 상기 P형 전계효과 트랜지스터의 드레인과 상기 N형 전계효과 트랜지스터의 드레인을 접속하는 제1의 요소와, 상기 제1의 PNP바이폴라 트랜지스터의 베이스와 에미터를 접속하는 제2의 요소를 구비한 것을 특징으로 하는 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  16. 상기 제1의 요소는 저항임을 특징으로 하는 특허청구의 범위 15기재의 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  17. 상기 제2의 요소는 저항임을 특징으로 하는 특허청구의 범위 15기재의 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  18. 에미터가 제1의 고정전위에, 콜렉터가 출력에 접속되는 제1의 PNP바이폴라 트랜지스터와, 에미터가 상기 출력에, 콜렉터가 제2의 고정전위에 접속되는 제2의 PNP바이폴라 트랜지스터와, K계(K2)의 입력과, 각 게이트가 각기 상이한 상기 입력에, 각 소오스 및 각 드레인이 상기 제1의 PNP바이폴라 트랜지스터의 베이스와 콜렉터와의 사이에 병렬로 각기 접속되는 K개의 P형 전계효과 트랜지스터와, 각 게이트가 각기 상이한 상기 입력에, 각 드레인 및 각 소오스가 상기 제2의 PNP바이폴라 트랜지스터의 베이스와 콜렉터와의 사이에 직렬로 각기 접속되는 K개의 N형 전계효과 트랜지스터와, 상기 K개의 P형 전계효과 트랜지스터의 드레인과 상기 K개의 N형 전계효과 트랜지스터중의 하나의 드레인을 접속하는 제1의 요소와, 상기 제1의 NPN바이폴라 트랜지스터의 베이스와 에미터를 접속하는 제2의 요소를 구비한 것을 특징으로 하는 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  19. 상기 제1의 요소는 저항임을 특징으로 하는 특허청구의 범위 18기재의 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트 회로.
  20. 상기 제2의 요소는 저항임을 특징으로 하는 특허청구의 범위 18기재의 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트 회로.
  21. 에미터가 제1의 고정전위에, 콜렉터가 출력에 접속되는 제1의 PNP바이폴라 트랜지스터와, 에미터가 상기 출력에, 콜렉터가 제2의 고정전위에 접속되는 제2의 PNP바이폴라 트랜지스터와, K개(K2)의 입력과, 각 게이트가 각기 상이한 상기 입력에, 각 소오스 및 각 드레인 상기 제1의 PNP바이폴라 트랜지스터의 베이스와 콜렉터와의 사이에 직렬로 각기 접속되는 K개의 P형 전계효과 트랜지스터와, 각 게이트가 각기 상이한 상기 입력에, 각 드레인 및 각 소오스가 상기 제2의 PNP바이폴라 트랜지스터의 베이스와 콜렉터와의 사이에 병렬로 각기 접속되는 K개의 N형 전계효과 트랜지스터와, 상기 K개의 P형 전계효과 트랜지스터중의 하나의 드레인과 상기 K개의 N형 전계효과 트랜지스터의 드레인을 접속하는 제1의 요소와, 상기 제1의 PNP바이폴라 트랜지스터와 베이스와 에미터를 접속하는 제2의 요소를 구비한 것을 특징으로 하는 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  22. 상기 제1의 요소는 저항임을 특징으로 하는 특허청구의 범위 21기재의 전계효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
  23. 상기 제2의 요소는 저항임을 특징으로 하는 특허청구의 범위 21기재의 전개효과 트랜지스터와 바이폴라 트랜지스터를 조합한 게이트회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830003180A 1982-07-12 1983-07-12 반도체 집적회로 장치 KR920004919B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019920001299A KR920004923B1 (ko) 1982-07-12 1992-01-29 반도체 집적회로장치
KR1019920001298A KR920004922B1 (ko) 1982-07-12 1992-01-29 반도체 집적회로장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP82-119815 1982-07-12
JP57119815A JPH0783252B2 (ja) 1982-07-12 1982-07-12 半導体集積回路装置
JP119815 1982-07-12

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1019920001298A Division KR920004922B1 (ko) 1982-07-12 1992-01-29 반도체 집적회로장치
KR1019920001299A Division KR920004923B1 (ko) 1982-07-12 1992-01-29 반도체 집적회로장치

Publications (2)

Publication Number Publication Date
KR840005629A true KR840005629A (ko) 1984-11-14
KR920004919B1 KR920004919B1 (ko) 1992-06-22

Family

ID=14770918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830003180A KR920004919B1 (ko) 1982-07-12 1983-07-12 반도체 집적회로 장치

Country Status (5)

Country Link
US (4) US4719373A (ko)
EP (3) EP0543426A1 (ko)
JP (1) JPH0783252B2 (ko)
KR (1) KR920004919B1 (ko)
DE (2) DE3382717T2 (ko)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783252B2 (ja) * 1982-07-12 1995-09-06 株式会社日立製作所 半導体集積回路装置
US5239212A (en) * 1982-07-12 1993-08-24 Hitachi, Ltd. Gate circuit of combined field-effect and bipolar transistors with an improved discharge arrangement
JPS5994861A (ja) * 1982-11-24 1984-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
KR910008521B1 (ko) * 1983-01-31 1991-10-18 가부시기가이샤 히다찌세이사꾸쇼 반도체집적회로
JPH0669142B2 (ja) * 1983-04-15 1994-08-31 株式会社日立製作所 半導体集積回路装置
KR890004212B1 (en) * 1983-07-08 1989-10-27 Fujitsu Ltd Complementary logic circuit
JPH0693626B2 (ja) * 1983-07-25 1994-11-16 株式会社日立製作所 半導体集積回路装置
JPS60125015A (ja) * 1983-12-12 1985-07-04 Hitachi Ltd インバ−タ回路
JPH0795395B2 (ja) * 1984-02-13 1995-10-11 株式会社日立製作所 半導体集積回路
EP0152939B1 (en) * 1984-02-20 1993-07-28 Hitachi, Ltd. Arithmetic operation unit and arithmetic operation circuit
JPS60177723A (ja) * 1984-02-24 1985-09-11 Hitachi Ltd 出力回路
JPS60194615A (ja) * 1984-03-16 1985-10-03 Hitachi Ltd 複合出力回路
JPH07107973B2 (ja) * 1984-03-26 1995-11-15 株式会社日立製作所 スイツチング回路
JPS613390A (ja) * 1984-06-15 1986-01-09 Hitachi Ltd 記憶装置
US4616146A (en) * 1984-09-04 1986-10-07 Motorola, Inc. BI-CMOS driver circuit
JP2552107B2 (ja) * 1985-01-14 1996-11-06 日本電信電話株式会社 同期式複合型集積回路装置
EP0192093B1 (en) * 1985-01-30 1990-06-13 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JPS61218143A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体集積回路装置
JPH06103837B2 (ja) * 1985-03-29 1994-12-14 株式会社東芝 トライステ−ト形出力回路
JPS61245625A (ja) * 1985-04-24 1986-10-31 Hitachi Ltd 半導体集積回路装置
US4647794A (en) * 1985-05-22 1987-03-03 Teledyne Industries, Inc. Solid state relay having non overlapping switch closures
JPS625722A (ja) * 1985-07-01 1987-01-12 Toshiba Corp インバ−タ回路
JPS6242614A (ja) * 1985-08-20 1987-02-24 Fujitsu Ltd 複合トランジスタ形インバ−タ
US4612458A (en) * 1985-08-28 1986-09-16 Advanced Micro Devices, Inc. Merged PMOS/bipolar logic circuits
JPS62114326A (ja) * 1985-11-13 1987-05-26 Nec Corp 論理回路
US4678940A (en) * 1986-01-08 1987-07-07 Advanced Micro Devices, Inc. TTL compatible merged bipolar/CMOS output buffer circuits
US4649294A (en) * 1986-01-13 1987-03-10 Motorola, Inc. BIMOS logic gate
JPS62221219A (ja) * 1986-03-22 1987-09-29 Toshiba Corp 論理回路
US4701642A (en) * 1986-04-28 1987-10-20 International Business Machines Corporation BICMOS binary logic circuits
US4682054A (en) * 1986-06-27 1987-07-21 Motorola, Inc. BICMOS driver with output voltage swing enhancement
JPS6342216A (ja) * 1986-08-08 1988-02-23 Hitachi Ltd バイポ−ラトランジスタと電界効果トランジスタとを含む複合回路
JPS6382122A (ja) * 1986-09-26 1988-04-12 Toshiba Corp 論理回路
JPS63164612A (ja) * 1986-12-26 1988-07-08 Hitachi Ltd 演算回路
JPS63209220A (ja) * 1987-02-26 1988-08-30 Toshiba Corp インバ−タ回路
US4746817A (en) * 1987-03-16 1988-05-24 International Business Machines Corporation BIFET logic circuit
JPH0611111B2 (ja) * 1987-03-27 1994-02-09 株式会社東芝 ＢｉＭＯＳ論理回路
JPS6468021A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Logic circuit
KR900001062B1 (ko) * 1987-09-15 1990-02-26 강진구 반도체 바이 씨 모오스 장치의 제조방법
JPH0611112B2 (ja) * 1987-11-28 1994-02-09 株式会社東芝 出力回路
JP2550138B2 (ja) * 1988-03-18 1996-11-06 株式会社日立製作所 バイポーラトランジスタと電界効果トランジスタとを有する半導体集積回路装置
US5187615A (en) * 1988-03-30 1993-02-16 Hitachi, Ltd. Data separator and signal processing circuit
KR920009870B1 (ko) * 1988-04-21 1992-11-02 삼성반도체통신 주식회사 Bi-CMOS 인버터 회로
JPH0239719A (ja) * 1988-07-29 1990-02-08 Fujitsu Ltd 半導体回路
US5068553A (en) * 1988-10-31 1991-11-26 Texas Instruments Incorporated Delay stage with reduced Vdd dependence
JPH02143711A (ja) * 1988-11-25 1990-06-01 Nec Corp トランジスタ回路
US4980578A (en) * 1988-12-20 1990-12-25 Texas Instruments Incorporated Fast sense amplifier
US4897564A (en) * 1988-12-27 1990-01-30 International Business Machines Corp. BICMOS driver circuit for high density CMOS logic circuits
US4965470A (en) * 1989-01-30 1990-10-23 Samsung Electronics Co., Ltd. High integrated Bi-CMOS logic circuit
JPH0736507B2 (ja) * 1989-02-02 1995-04-19 株式会社東芝 半導体論理回路
JPH02305220A (ja) * 1989-05-19 1990-12-18 Fujitsu Ltd Ｂｉ―ｃｍｏｓ回路
US5138195A (en) * 1989-05-19 1992-08-11 Fujitsu Limited Bi-CMOS logic circuit having full voltage swing and rapid turn-off
DE59008826D1 (de) * 1989-06-19 1995-05-11 Heimann Optoelectronics Gmbh Schaltungsanordnung zur Ansteuerung von Schaltelementen, die insbesondere geeignet ist für Flüssigkristallbildschirme.
US5107141A (en) * 1989-11-01 1992-04-21 Hitachi, Ltd. BiCMOS logic circuit using 0.5 micron technology and having an operating potential difference of less than 4 volts
JP2820980B2 (ja) * 1989-11-02 1998-11-05 富士通株式会社 論理回路
US4999523A (en) * 1989-12-05 1991-03-12 Hewlett-Packard Company BICMOS logic gate with higher pull-up voltage
KR920010212B1 (ko) * 1989-12-29 1992-11-21 삼성전자 주식회사 바이씨모스 ttl레벨 출력구동회로
JP2546904B2 (ja) * 1990-01-31 1996-10-23 三菱電機株式会社 半導体論理回路
JPH03231455A (ja) * 1990-02-07 1991-10-15 Toshiba Corp 半導体集積回路
US5182472A (en) * 1990-02-08 1993-01-26 Nec Corporation Logic circuit with bipolar CMOS configuration
US5121013A (en) * 1990-02-12 1992-06-09 Advanced Micro Devices, Inc. Noise reducing output buffer circuit with feedback path
JP2661318B2 (ja) * 1990-03-27 1997-10-08 日本電気株式会社 半導体装置
JPH043619A (ja) * 1990-04-20 1992-01-08 Toshiba Corp 半導体集積回路
JP2623918B2 (ja) * 1990-06-04 1997-06-25 日本電気株式会社 出力バッファ回路
JPH0440014A (ja) * 1990-06-05 1992-02-10 Mitsubishi Electric Corp 論理回路装置
US5241221A (en) * 1990-07-06 1993-08-31 North American Philips Corp., Signetics Div. CMOS driver circuit having reduced switching noise
US5111076A (en) * 1990-09-05 1992-05-05 Min Ming Tarng Digital superbuffer
JP3028840B2 (ja) * 1990-09-19 2000-04-04 株式会社日立製作所 バイポーラトランジスタとｍｏｓトランジスタの複合回路、及びそれを用いた半導体集積回路装置
JP2607394B2 (ja) * 1990-11-01 1997-05-07 株式会社日立製作所 非反転バッファ装置および半導体記憶装置
EP0488806B1 (en) * 1990-11-30 1996-09-11 Canon Kabushiki Kaisha Ink jet recording head and driving circuit therefor
US5153464A (en) * 1990-12-14 1992-10-06 Hewlett-Packard Company Bicmos tri-state output buffer
US5128562A (en) * 1990-12-19 1992-07-07 North American Philips Corporation, Signetics Division Memory element with high metastability-immunity
JPH0697804A (ja) * 1991-01-08 1994-04-08 Nec Corp 論理回路
JP3079515B2 (ja) * 1991-01-29 2000-08-21 株式会社東芝 ゲ−トアレイ装置及び入力回路及び出力回路及び降圧回路
US5132567A (en) * 1991-04-18 1992-07-21 International Business Machines Corporation Low threshold BiCMOS circuit
US5191240A (en) * 1991-06-05 1993-03-02 International Business Machines Corporation Bicmos driver circuits with improved low output level
US5118972A (en) * 1991-06-13 1992-06-02 International Business Machines Corporation BiCMOS gate pull-down circuit
US5166544A (en) * 1991-09-18 1992-11-24 Sgs-Thomson Microelectronics, Inc. Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on
US5369309A (en) * 1991-10-30 1994-11-29 Harris Corporation Analog-to-digital converter and method of fabrication
US5994755A (en) * 1991-10-30 1999-11-30 Intersil Corporation Analog-to-digital converter and method of fabrication
US5243237A (en) * 1992-01-22 1993-09-07 Samsung Semiconductor, Inc. Noninverting bi-cmos gates with propagation delays of a single bi-cmos inverter
EP0565807A1 (en) * 1992-04-17 1993-10-20 STMicroelectronics S.r.l. MOS power transistor device
US5376816A (en) * 1992-06-24 1994-12-27 Nec Corporation Bi-cmos integrated circuit device having buried region use in common for bipolar and mos transistors
AT404078B (de) * 1992-09-17 1998-08-25 Austria Mikrosysteme Int Integrierte bicmos-schaltungsanordnung
JP2937652B2 (ja) * 1992-10-01 1999-08-23 日本電気株式会社 ＢｉＭＩＳ論理回路
US5355030A (en) * 1992-12-04 1994-10-11 International Business Machines Corporation Low voltage BICMOS logic switching circuit
US5430408A (en) * 1993-03-08 1995-07-04 Texas Instruments Incorporated Transmission gate circuit
US5886542A (en) * 1993-08-18 1999-03-23 Texas Instruments Incorporated Quasi-complementary BiCMOS circuit with enhanced pull down transistor clamp
JP2699823B2 (ja) * 1993-09-24 1998-01-19 日本電気株式会社 半導体集積回路
JP2727952B2 (ja) * 1994-02-14 1998-03-18 株式会社日立製作所 半導体集積回路装置
US5576654A (en) * 1995-05-16 1996-11-19 Harris Corporation BIMOS driver circuit and method
JP2600635B2 (ja) * 1995-07-10 1997-04-16 株式会社日立製作所 ３ステート回路
JP2800734B2 (ja) * 1995-09-06 1998-09-21 日本電気株式会社 半導体集積回路
US20040003828A1 (en) * 2002-03-21 2004-01-08 Jackson David P. Precision surface treatments using dense fluids and a plasma
US6952027B2 (en) 2002-11-29 2005-10-04 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device and electronic card using the same
US7656224B2 (en) * 2005-03-16 2010-02-02 Texas Instruments Incorporated Power efficient dynamically biased buffer for low drop out regulators

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US425877A (en) * 1890-04-15 Process of carbureting air or gas
US3370995A (en) * 1965-08-02 1968-02-27 Texas Instruments Inc Method for fabricating electrically isolated semiconductor devices in integrated circuits
USRE27804E (en) * 1967-02-28 1973-10-30 Transistor-transistor logic circuits having improved voltage transfer characteristics
US3541353A (en) * 1967-09-13 1970-11-17 Motorola Inc Mosfet digital gate
DE2148891A1 (de) * 1971-09-30 1973-04-05 Siemens Ag Schaltungsanordnung zum umschalten der stromrichtung in einem verbraucher
BE793033A (fr) * 1971-12-22 1973-04-16 Owens Illinois Inc Generateur de tension d'entretien a verrouillage de baker pour panneauxd'indication a decharges pulsees
US3831102A (en) * 1973-03-09 1974-08-20 Rauland Corp Push-pull audio amplifier
US3930169A (en) * 1973-09-27 1975-12-30 Motorola Inc Cmos odd multiple repetition rate divider circuit
US3867644A (en) * 1974-01-07 1975-02-18 Signetics Corp High speed low power schottky integrated logic gate circuit with current boost
DE2461935A1 (de) * 1974-01-10 1975-07-17 Hughes Aircraft Co Flipflop
JPS5318377A (en) * 1976-08-03 1978-02-20 Toshiba Corp Logical operation circuit
US4132906A (en) * 1977-02-28 1979-01-02 Motorola, Inc. Circuit to improve rise time and/or reduce parasitic power supply spike current in bipolar transistor logic circuits
US4103188A (en) * 1977-08-22 1978-07-25 Rca Corporation Complementary-symmetry amplifier
JPS5846863B2 (ja) * 1977-08-25 1983-10-19 松下電器産業株式会社 半導体集積回路装置
JPS5545207A (en) * 1978-09-26 1980-03-29 Oki Electric Ind Co Ltd Complementary mos inverter circuit unit and its production
JPS5553910A (en) * 1978-10-16 1980-04-19 Nec Corp Power amplifier
US4325180A (en) * 1979-02-15 1982-04-20 Texas Instruments Incorporated Process for monolithic integration of logic, control, and high voltage interface circuitry
US4301383A (en) * 1979-10-05 1981-11-17 Harris Corporation Complementary IGFET buffer with improved bipolar output
JPS5693428A (en) * 1979-12-10 1981-07-29 Reliance Electric Co High voltage and large current solid state switching circuit
JPS56100461A (en) * 1980-01-17 1981-08-12 Nippon Telegr & Teleph Corp <Ntt> Semiconductor ic device
US4512815A (en) * 1980-05-27 1985-04-23 National Semiconductor Corporation Simplified BIFET process
US4356416A (en) * 1980-07-17 1982-10-26 General Electric Company Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same
JPH0783252B2 (ja) * 1982-07-12 1995-09-06 株式会社日立製作所 半導体集積回路装置
US4616146A (en) * 1984-09-04 1986-10-07 Motorola, Inc. BI-CMOS driver circuit

Also Published As

Publication number Publication date
DE3382717D1 (de) 1993-11-11
JPH0783252B2 (ja) 1995-09-06
EP0279943B1 (en) 1993-10-06
US4890017A (en) 1989-12-26
EP0543426A1 (en) 1993-05-26
KR920004919B1 (ko) 1992-06-22
US4719373A (en) 1988-01-12
EP0279943A1 (en) 1988-08-31
US4829201A (en) 1989-05-09
JPS5911034A (ja) 1984-01-20
EP0099100B1 (en) 1988-10-19
US5001366A (en) 1991-03-19
EP0099100A1 (en) 1984-01-25
DE3378291D1 (en) 1988-11-24
DE3382717T2 (de) 1994-05-05

Similar Documents

Publication Publication Date Title
KR840005629A (ko) 전계효과 트랜지스터와 바이폴라트랜지스터를 조합한 게이트회로
KR850001647A (ko) 바이폴라 트랜지스터와 전계효과 트랜지스터와의 복합회로
KR850005056A (ko) 바이폴라트랜지스터와 전계효과트렌지스터를 조합한 복합회로
KR880010500A (ko) 절연게이트형 세미카스텀 집적회로
KR850006783A (ko) 스위칭 회로
KR950030487A (ko) 래치-업을 방지한 씨모스형 데이타 출력버퍼
KR890012398A (ko) Mos형 반도체장치의 입력보호회로
KR910010268A (ko) 전류미러회로
KR950012707A (ko) 반도체 장치
KR910017670A (ko) 반도체 집적회로
KR860007753A (ko) 반도체 집전회로
KR910005448A (ko) 반도체 집적회로
KR890001187A (ko) 반도체 집적회로 장치
KR970024162A (ko) 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance)
KR910019340A (ko) 반도체 집적회로
KR900011153A (ko) 반도체 논리회로
KR850002174A (ko) 반도체 집적회로 장치
KR850003069A (ko) 반도체 집적회로 장치
JPH0337767B2 (ko)
KR910010860A (ko) 출력회로
KR870001672A (ko) 반도체 회로장치
KR910015123A (ko) Ecl논리회로
JP2538986B2 (ja) 論理回路
KR910010865A (ko) 저전압 동작에 적합한 Bi CMOS 논리회로
KR900013655A (ko) 반도체 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020607

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee