KR20230047280A - 화소 및 이를 포함하는 표시 장치 - Google Patents

화소 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20230047280A
KR20230047280A KR1020210130175A KR20210130175A KR20230047280A KR 20230047280 A KR20230047280 A KR 20230047280A KR 1020210130175 A KR1020210130175 A KR 1020210130175A KR 20210130175 A KR20210130175 A KR 20210130175A KR 20230047280 A KR20230047280 A KR 20230047280A
Authority
KR
South Korea
Prior art keywords
node
scan
transistor
line
light emitting
Prior art date
Application number
KR1020210130175A
Other languages
English (en)
Inventor
양진욱
김건희
정선영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210130175A priority Critical patent/KR20230047280A/ko
Priority to US17/868,153 priority patent/US11862101B2/en
Priority to CN202211196805.9A priority patent/CN115909976A/zh
Priority to EP22198703.5A priority patent/EP4160587A3/en
Publication of KR20230047280A publication Critical patent/KR20230047280A/ko
Priority to US18/215,628 priority patent/US20230343295A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치는, 화소; 제1 내지 제5 주사선들에 제1 내지 제5 주사 신호들을 각각 공급하는 주사 구동부; 제1 및 제2 발광 제어선들에 발광 제어 신호를 공급하는 발광 구동부; 및 데이터선에 데이터 신호를 공급하는 데이터 구동부를 포함한다.
화소는, 발광 소자; 제1 트랜지스터; 데이터선과 제1 노드 사이에 접속되며, 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터; 제2 노드와 제1 트랜지스터의 게이트 전극에 접속되는 제3 노드 사이에 접속되며, 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 제2 노드와 제3 전원선 사이에 접속되며, 제1 주사 신호에 응답하여 턴-온되는 제4 트랜지스터; 제1 노드와 제4 노드 사이에 접속되며, 제3 주사 신호에 응답하여 턴-온되는 제5 트랜지스터; 제1 전원선과 제1 노드 사이에 접속되며, 제1 발광 제어선으로 공급되는 제1 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터; 제3 노드와 제4 노드 사이에 접속되는 스토리지 커패시터; 및 제1 전원선과 제4 노드 사이에 접속되는 제1 커패시터를 포함한다.

Description

화소 및 이를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 화소 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 복수의 화소들을 포함한다. 화소들 각각은 복수의 트랜지스터들, 트랜지스터들에 전기적으로 연결된 발광 소자 및 커패시터를 포함한다. 트랜지스터들은 신호선들을 통해 제공되는 신호들에 기초하여 구동 전류를 생성하고, 발광 소자는 구동 전류에 기초하여 발광한다.
표시 장치의 구동 조건에 따라 구동 효율 향상을 위해 저소비 전력의 표시 장치가 요구된다. 예를 들어, 정지 영상 표시 시에 프레임 주파수(또는, 구동 주파수)를 낮춰 표시 장치의 소비 전력이 저감될 수 있다. 또한, 표시 장치는 고해상도, 입체 영상 등의 구현을 위해 120Hz 이상의 높은 프레임 주파수로 영상을 표시할 수도 있다.
이와 같이, 다양한 조건에서의 영상 표시를 위해 표시 장치는 다양한 프레임 주파수(또는, 구동 주파수)로 영상을 표시할 수 있다.
본 발명의 일 목적은 제5 트랜지스터에 의해 형성되는 전류 경로 및 제6 트랜지스터의 온/오프에 기초하여 보상 기간을 확보하는 화소를 제공하는 것이다.
본 발명의 다른 목적은 상기 화소를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 제1 내지 제5 주사선들, 제1 및 제2 발광 제어선들, 및 데이터선에 접속되는 화소; 상기 제1 내지 제5 주사선들에 제1 내지 제5 주사 신호들을 각각 공급하는 주사 구동부; 상기 제1 및 제2 발광 제어선들에 제1 및 제2 발광 제어 신호들을 각각 공급하는 발광 구동부; 및 상기 데이터선에 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다. 상기 화소는, 발광 소자; 제1 노드와 제2 노드 사이에 접속되며, 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터; 상기 데이터선과 상기 제1 노드 사이에 접속되며, 상기 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터; 상기 제2 노드와 상기 제1 트랜지스터의 게이트 전극에 접속되는 제3 노드 사이에 접속되며, 상기 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 상기 제2 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 상기 제1 주사 신호에 응답하여 턴-온되는 제4 트랜지스터; 상기 제1 노드와 제4 노드 사이에 접속되며, 상기 제3 주사 신호에 응답하여 턴-온되는 제5 트랜지스터; 상기 제1 전원선과 상기 제1 노드 사이에 접속되며, 상기 제1 발광 제어선으로 공급되는 상기 제1 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터; 상기 제3 노드와 상기 제4 노드 사이에 접속되는 스토리지 커패시터; 및 상기 제1 전원선과 상기 제4 노드 사이에 접속되는 제1 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 제3 트랜지스터 및 상기 제5 트랜지스터는 산화물 반도체 트랜지스터일 수 있다.
일 실시예에 의하면, 상기 제2 주사 신호 및 상기 제3 주사 신호의 게이트-온 레벨은 상기 제4 주사 신호의 게이트-온 레벨과 상이할 수 있다.
일 실시예에 의하면, 상기 제3 주사 신호의 펄스 폭은 상기 제2 주사 신호와 동일하며, 상기 제1 주사 신호 및 상기 제4 주사신호의 펄스 폭들보다 클 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제2 노드와 상기 발광 소자의 제1 전극 사이에 접속되며, 상기 제2 발광 제어선으로 공급되는 상기 제2 발광 제어 신호에 응답하여 턴-오프되는 제7 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 한 프레임의 제1 비발광 기간의 복수의 보상 기간들 각각에 상기 발광 구동부는 상기 제1 발광 제어 신호의 공급을 중단하고, 상기 제1 비발광 기간 동안 상기 제2 발광 제어 신호를 중단 없이 공급할 수 있다.
일 실시예에 의하면, 상기 한 프레임의 제2 비발광 기간 동안 상기 발광 구동부는 상기 제1 발광 제어 신호 및 상기 제2 발광 제어 신호를 중단 없이 공급할 수 있다.
일 실시예에 의하면, 상기 발광 구동부는, 상기 제1 발광 제어선에 상기 제1 발광 제어 신호를 공급하는 제1 발광 구동부; 및 상기 제2 발광 제어선에 상기 제2 발광 제어 신호를 공급하는 제2 발광 구동부를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 비발광 기간에 상기 주사 구동부는 상기 제1 주사선으로 제1 주사 신호를 복수 회 공급하며, 상기 제1 주사 신호가 공급되는 기간들과 상기 보상 기간들은 상호 교번하여 반복될 수 있다.
일 실시예에 의하면, 상기 주사 구동부는 상기 보상 기간들에 상기 제2 주사 신호 및 상기 제3 주사 신호를 공급할 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 발광 소자의 상기 제1 전극과 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 상기 제5 주사 신호에 응답하여 턴-온되는 제8 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제1 노드와 제5 전원 전압을 제공하는 제5 전원선 사이에 접속되며, 상기 제5 주사 신호에 응답하여 턴-온되는 제9 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제1 주사선, 상기 제4 주사선, 및 상기 제5 주사선 중 하나와 상기 제4 노드 사이에 접속되는 제2 커패시터를 더 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 화소는, 발광 소자; 제1 노드와 제2 노드 사이에 접속되며, 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터; 데이터선과 상기 제1 노드 사이에 접속되며, 제4 주사선으로 공급되는 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터; 상기 제2 노드와 상기 제1 트랜지스터의 게이트 전극에 접속되는 제3 노드 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 상기 제2 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제4 트랜지스터; 상기 제1 노드와 제4 노드 사이에 접속되며, 상기 제2 주사선으로 공급되는 상기 제2 주사 신호에 응답하여 턴-온되는 제5 트랜지스터; 상기 제1 전원선과 상기 제1 노드 사이에 접속되며, 제1 발광 제어선으로 공급되는 제1 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터; 상기 제3 노드와 상기 제4 노드 사이에 접속되는 스토리지 커패시터; 및 상기 제1 전원선과 상기 제4 노드 사이에 접속되는 제1 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 제3 트랜지스터 및 상기 제5 트랜지스터는 n형 산화물 반도체 트랜지스터이고, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 및 상기 제4 트랜지스터는 p형 폴리실리콘 반도체 트랜지스터일 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제2 노드와 상기 발광 소자의 제1 전극 사이에 접속되며, 제2 발광 제어선으로 공급되는 제2 발광 제어 신호에 응답하여 턴-오프되는 제7 트랜지스터를 더 포함하며, 비발광 기간 동안 상기 제6 트랜지스터는 턴-온 및 턴-오프를 반복하고, 상기 비발광 기간 동안 상기 제7 트랜지스터는 턴-오프 상태를 유지할 수 있다.
일 실시예에 의하면, 상기 비발광 기간 동안 상기 제4 트랜지스터 및 상기 제6 트랜지스터는 상호 교번하여 턴-온 상태를 반복할 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 발광 소자의 상기 제1 전극과 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 제5 주사선으로 공급되는 제5 주사 신호에 응답하여 턴-온되는 제8 트랜지스터; 및 상기 제1 노드와 제5 전원 전압을 제공하는 제5 전원선 사이에 접속되며, 상기 제5 주사 신호에 응답하여 턴-온되는 제9 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제1 주사선, 상기 제4 주사선, 및 상기 제5 주사선 중 하나와 상기 제4 노드 사이에 접속되는 제2 커패시터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제1 주사선, 상기 제4 주사선, 및 상기 제5 주사선 중 하나와 상기 제3 노드 사이에 접속되는 제2 커패시터를 더 포함할 수 있다.
본 발명의 실시예들에 따른 화소 및 이를 포함하는 표시 장치는 n형 산화물 반도체 트랜지스터들을 포함함으로써 저주파 구동 시의 화소 내 전류 누설에 따른 영상 품질 저하를 방지할 수 있다. 또한, 제1 발광 제어 신호의 제어를 통해 이전 데이터 전압(이전 프레임의 데이터 신호의 전압)의 영향성을 제거하면서 문턱 전압 보상 시간을 확장 및 확보할 수 있다. 따라서, 120Hz 이상 프레임 주파수의 고속 구동의 영상 품질이 또한 개선될 수 있다.
나아가, 제1 및 제2 구동 기간들을 이용하여 화소가 구동되므로, 다양한 프레임 주파수에 대한 영상 품질이 개선될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 주사 구동부 및 발광 구동부의 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 장치에 포함되는 주사 구동부 및 발광 구동부의 일 예를 나타내는 도면이다.
도 4는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 5는 제1 구동 기간에 도 4의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 6은 제2 구동 기간에 도 4의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 7a 내지 도 7c는 프레임 주파수에 따른 도 1의 표시 장치의 구동의 일 예들을 설명하기 위한 도면들이다.
도 8은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 9는 제1 구동 기간에 도 8의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 10은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 11은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 12는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 화소부(100), 주사 구동부(200), 발광 구동부(300), 데이터 구동부(400), 및 타이밍 제어부(500)를 포함할 수 있다.
표시 장치(1000)는 구동 조건에 따라 다양한 프레임 주파수(리프레시 레이트, 구동 주파수, 또는, 화면 재생률)로 영상을 표시할 수 있다. 프레임 주파수는 1초 동안 화소(PX)의 구동 트랜지스터에 실질적으로 데이터 전압이 기입되는 빈도수이다. 예를 들어, 프레임 주파수는 화면 주사율, 화면 재생 빈도수라도고 하며, 1초 동안 표시 화면이 재생되는 빈도수를 나타낸다.
일 실시예에서, 데이터 구동부(400) 및/또는 데이터 신호 공급을 위해 제4 주사선(S4i)으로 공급되는 제4 주사 신호의 출력 주파수는 프레임 주파수에 대응하여 변경될 수 있다. 예를 들어, 동영상 구동을 위한 프레임 주파수는 약 60Hz 이상(예를 들어, 60Hz, 120Hz, 240Hz, 360Hz, 480Hz, 등)의 주파수일 수 있다. 프레임 주파수가 60Hz인 경우, 각각의 수평라인(화소행)에는 1초에 60회의 제4 주사 신호가 공급될 수 있다.
일 실시예에서, 표시 장치(1000)는, 구동 조건에 따라 주사 구동부(200) 및 발광 구동부(300)의 출력 주파수 및 이에 대응하는 데이터 구동부(400)의 출력 주파수를 조절할 수 있다. 예를 들어, 표시 장치(1000)는 1Hz 내지 240Hz의 다양한 프레임 주파수들에 대응하여 영상을 표시할 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 240Hz 이상의 프레임 주파수(예를 들어, 300Hz, 480Hz)로도 영상을 표시할 수 있다.
화소부(100)는 주사선들(S11 내지 S1n, S21 내지 S2n, S31 내지 S3n, S41 내지 S4n, S51 내지 S5n), 발광 제어선들(E11 내지 E1n, E21 내지 E2n), 및 데이터선들(D1 내지 Dm)을 포함하고, 이들에 연결되는 화소(PX)들을 포함할 수 있다(단, m, n은 1보다 큰 정수). 화소(PX)들 각각은 구동 트랜지스터와 복수의 스위칭 트랜지스터들을 포함할 수 있다.
타이밍 제어부(500)는 소정의 인터페이스를 통해 AP(Application processor)와 같은 호스트 시스템으로부터 입력 영상 데이터(IRGB) 및 제어 신호들을 공급받을 수 있다. 타이밍 제어부(500)는 주사 구동부(200), 발광 구동부(300), 및 데이터 구동부(400)의 구동 타이밍을 제어할 수 있다.
타이밍 제어부(500)는 입력 영상 데이터(IRGB), 제어 신호들, 및 클럭 신호 등에 기초하여 제1 제어 신호(SCS), 제2 제어 신호(ECS), 및 제3 제어 신호(DCS)를 생성할 수 있다. 제1 제어 신호(SCS)는 주사 구동부(200)로 공급되고, 제2 제어 신호(ECS)는 발광 구동부(300)로 공급되며, 제3 제어 신호(DCS)는 데이터 구동부(400)로 공급될 수 있다. 타이밍 제어부(500)는 입력 영상 데이터(IRGB)를 재정렬하여 데이터 구동부(400)로 공급할 수 있다.
주사 구동부(200)는 타이밍 제어부(500)로부터 제1 제어 신호(SCS)를 수신하고, 제1 제어 신호(SCS)에 기초하여 제1 주사선들(S11 내지 S1n), 제2 주사선들(S21 내지 S2n), 제3 주사선들(S31 내지 S3n), 제4 주사선들(S41 내지 S4n), 및 제5 주사선들(S51 내지 S5n)로 각각 제1 주사 신호, 제2 주사 신호, 제3 주사 신호, 제4 주사 신호, 및 제5 주사 신호를 공급할 수 있다.
제1 내지 제5 주사 신호들은 해당 주사 신호들이 공급되는 트랜지스터의 타입에 상응하는 게이트-온 레벨로 설정될 수 있다. 주사 신호를 수신하는 트랜지스터는 주사 신호가 공급될 때 턴-온 상태로 설정될 수 있다. 예를 들어, PMOS(P-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호의 게이트-온 레벨은 논리 로우 레벨이고, NMOS(N-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호의 게이트-온 레벨은 논리 하이 레벨일 수 있다. 이하, "주사 신호가 공급된다"는 의미는, 주사 신호가 이에 의해 제어되는 트랜지스터를 턴-온시키는 논리 레벨로 공급되는 것으로 이해될 수 있다.
일 실시예에서, 주사 구동부(200)는 비발광 기간에 제1 내지 제5 주사 신호들 중 일부를 복수 회 공급할 수 있다. 이에 따라, 화소(PX)에 포함되는 구동 트랜지스터의 바이어스 상태가 제어될 수 있다.
발광 구동부(300)는 제2 제어 신호(ECS)에 기초하여 제1 발광 제어선들(E11 내지 E1n) 및 제2 발광 제어선들(E21 내지 E2n)로 제1 발광 제어 신호 및 제2 발광 제어 신호를 각각 공급할 수 있다.
제1 및 제2 발광 제어 신호들은 게이트-오프 전압(예를 들어, 하이 전압)으로 설정될 수 있다. 제1 발광 제어 신호 또는 제2 발광 제어 신호를 수신하는 트랜지스터는 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온 상태로 설정될 수 있다. 이하, "발광 제어 신호가 공급된다"는 의미는, 발광 제어 신호가 이에 의해 제어되는 트랜지스터를 턴-오프시키는 논리 레벨(예를 들어, 하이 레벨)로 공급되는 것으로 이해될 수 있다.
도 1에는 설명의 편의를 위해 주사 구동부(200) 및 발광 구동부(300)가 각각 단일 구성인 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 설계에 따라 주사 구동부(200)는 제1 내지 제5 주사 신호들 중 적어도 하나를 각각 공급하는 복수의 주사 구동부들을 포함할 수 있다. 또한, 주사 구동부(200) 및 발광 구동부(300)의 적어도 일부는 하나의 구동 회로, 모듈 등으로 통합될 수도 있다.
데이터 구동부(400)는 타이밍 제어부(500)로부터 제3 제어 신호(DCS) 및 영상 데이터(RGB)를 수신할 수 있다. 데이터 구동부(400)는 디지털 형식의 영상 데이터(RGB)를 아날로그 데이터 신호(데이터 전압)로 변환할 수 있다. 데이터 구동부(400)는 제3 제어 신호(DCS)에 대응하여 데이터선들(D1 내지 Dm)로 데이터 신호를 공급할 수 있다. 이때, 데이터선들(D1 내지 Dm)로 공급되는 데이터 신호는 제4 주사선들(S41 내지 S4n)로 공급되는 제4 주사 신호와 동기되도록 공급될 수 있다.
일 실시예에서, 표시 장치(1000)는 전원 공급부를 더 포함할 수 있다. 전원 공급부는 화소(PX)의 구동을 위한 제1 전원 전압(VDD), 제2 전원 전압(VSS), 제3 전원 전압(Vint1, 예를 들어, 제1 초기화 전압), 제4 전원 전압(Vint2, 예를 들어, 제2 초기화 전압), 및 제5 전원 전압(Vbias, 예를 들어, 바이어스 전압)을 화소부(100)에 공급할 수 있다.
한편, 표시 장치(1000)는 다양한 프레임 주파수들로 동작할 수 있다. 저주파수 구동의 경우, 화소 내부의 전류 누설로 인해 플리커 등의 영상 불량이 시인될 수 있다. 또한, 다양한 프레임 주파수로의 구동에 의해 구동 트랜지스터의 바이어스 상태 변화, 히스테리시스 특성 변화에 따른 문턱전압 시프트 등으로 인한 응답 속도 변화에 따라 영상 끌림 등의 잔상이 시인될 수 있다.
영상 품질 개선을 위해 화소(PX)의 하나의 프레임 기간은 프레임 주파수에 따라 복수의 비발광 기간들 및 발광 기간들을 포함할 수 있다. 예를 들어, 한 프레임의 최초의 비발광 기간 및 발광 기간은 제1 구동 기간으로 정의될 수 있고, 이후의 비발광 기간 및 발광 기간은 제2 구동 기간으로 정의될 수 있다.
예를 들어, 제1 구동 기간에 실질적으로 영상 표시를 위한 데이터 신호가 화소(PX)에 기입되고, 제2 구동 기간에는 화소(PX)의 구동 트랜지스터에 온-바이어스가 인가될 수 있다.
한편, 120Hz 이상의 프레임 주파수의 고속 구동의 경우, 최소한의 기준의 영상 품질을 구현하기 위해서는, 구동 트랜지스터의 문턱 전압 보상 시간이 충분히 확보되어야 한다. 본 발명의 실시예들에 따른 화소(PX) 및 표시 장치(1000)는 충분한 문턱 전압 보상 시간을 확보하면서 다양한 프레임 주파수로 고품질의 영상을 표시할 수 있다.
도 2는 도 1의 표시 장치에 포함되는 주사 구동부 및 발광 구동부의 일 예를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 주사 구동부(200)는 제1 주사 구동부(210), 제2 주사 구동부(220), 제3 주사 구동부(230), 제4 주사 구동부(240), 및 제5 주사 구동부(250)를 포함할 수 있다.
일 실시예에서, 제1 내지 제5 주사 구동부들(210, 220, 230, 240, 250)은 각각 별개로 종속적으로 연결된 스테이지 회로들을 포함할 수 있다.
제1 제어 신호(SCS)는 제1 내지 제5 주사 시작 신호들(FLM1 내지 FLM5)을 포함할 수 있다. 제1 내지 제5 주사 시작 신호들(FLM1 내지 FLM5)은 제1 내지 제5 주사 구동부들(210, 220, 230, 240, 250)에 각각 공급될 수 있다.
제1 내지 제5 주사 시작 신호들(FLM1 내지 FLM5)의 폭, 공급 타이밍 등은 화소(PX)의 구동 조건 및 프레임 주파수에 따라 결정될 수 있다.
제1 내지 제5 주사 신호들은 각각 제1 내지 제5 주사 시작 신호들(FLM1 내지 FLM5)에 기초하여 출력될 수 있다. 예를 들어, 제1 내지 제5 주사 신호들 중 적어도 하나의 신호 폭은 나머지의 신호 폭과 다를 수 있다. 또한, 제1 내지 제5 주사 신호들 중 적어도 하나는 비발광 기간 동안 복수 회 출력될 수 있다.
나아가, 제1 내지 제5 주사 신호들의 게이트-온 레벨들은 각각 대응하는 트랜지스터의 유형에 따라 결정될 수 있다.
제1 주사 구동부(210)는 제1 주사 시작 신호(FLM1)에 응답하여 제1 주사선들(S11 내지 S1n)로 제1 주사 신호를 공급할 수 있다. 제2 주사 구동부(220)는 제2 주사 시작 신호(FLM2)에 응답하여 제2 주사선들(S21 내지 S2n)로 제2 주사 신호를 공급할 수 있다. 제3 주사 구동부(230)는 제3 주사 시작 신호(FLM3)에 응답하여 제3 주사선들(S31 내지 S3n)로 제3 주사 신호를 공급할 수 있다. 제4 주사 구동부(240)는 제4 주사 시작 신호(FLM4)에 응답하여 제4 주사선들(S41 내지 S4n)로 제4 주사 신호를 공급할 수 있다. 제5 주사 구동부(250)는 제5 주사 시작 신호(FLM5)에 응답하여 제5 주사선들(S51 내지 S5n)로 제5 주사 신호를 공급할 수 있다.
일 실시예에서, 발광 구동부(300)는 제1 발광 구동부(310) 및 제2 발광 구동부(320)를 포함할 수 있다.
제2 제어 신호(ECS)는 제1 및 제2 발광 제어 시작 신호들(EFLM1, EFLM2)을 포함할 수 있다. 제1 및 제2 발광 제어 시작 신호들(EFLM1, EFLM2)은 제1 및 제2 발광 구동부들(310, 320)에 각각 공급될 수 있다.
일 실시예에서, 제1 및 제2 발광 구동부들(310, 320)은 각각 별개로 종속적으로 연결된 스테이지 회로들을 포함할 수 있다. 또한, 제1 발광 제어 신호의 펄스 폭, 공급 타이밍 등은 제2 발광 제어 신호와 다를 수 있다.
제1 발광 구동부(310)는 제1 발광 제어 시작 신호(EFLM1)에 응답하여 제1 발광 제어선들(E11 내지 E1n)로 제1 발광 제어 신호를 공급할 수 있다. 제2 발광 구동부(320)는 제2 발광 제어 시작 신호(EFLM2)에 응답하여 제2 발광 제어선들(E21 내지 E2n)로 제2 발광 제어 신호를 공급할 수 있다.
도 3은 도 1의 표시 장치에 포함되는 주사 구동부 및 발광 구동부의 일 예를 나타내는 도면이다.
도 3의 표시 장치는 주사 구동부(201)를 제외하면, 도 2를 참조하여 설명된 내용과 실질적으로 동일하거나 유사하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 1 및 도 3을 참조하면, 주사 구동부(201)는 제1 주사 구동부(211), 제2 주사 구동부(221) 및 제3 주사 구동부(231)를 포함할 수 있다.
일 실시예에서, 제2 주사 구동부(221)는 제2 주사 시작 신호(FLM2)에 기초하여 제2 주사선들(S21 내지 S2n)로 제2 주사 신호를 공급하고, 제3 주사선들(S31 내지 S3n)로 제3 주사 신호를 공급할 수 있다. 제3 주사 신호의 펄스 폭은 제2 주사 신호의 펄스 폭과 동일할 수 있다. 예를 들어, 동일한 화소에 공급되는 제3 주사 신호는 제2 주사 신호가 시프트된 신호일 수 있다. 예를 들어, 제i(단, i는 자연수) 화소행에 연결된 제3 주사선(예를 들어, S3i)은 제i+k(단, k는 자연수) 화소행에 연결되는 제2 주사선(예를 들어, S2i+k)에 연결될 수 있다.
일 실시예에서, 제3 주사 구동부(231)는 제3 주사 시작 신호(FLM3)에 기초하여 제4 주사선들(S41 내지 S4n)로 제4 주사 신호를 공급하고, 제5 주사선들(S51 내지 S5n)로 제5 주사 신호를 공급할 수 있다. 제5 주사 신호의 펄스 폭은 제4 주사 신호의 펄스 폭과 동일할 수 있다. 예를 들어, 동일한 화소에 공급되는 제5 주사 신호는 제4 주사 신호가 시프트된 신호일 수 있다. 예를 들어, 제i 화소행에 연결된 제5 주사선(예를 들어, S5i)은 제i+j(단, j는 자연수) 화소행에 연결되는 제4 주사선(예를 들어, S4i+j)에 연결될 수 있다.
이에 따라, 표시 장치(1000)에 포함되는 주사 구동부(201)의 사이즈 및 표시 장치(1000)의 배선 복잡도가 감소되고, 제조 비용이 절감될 수 있다.
다만, 이는 예시적인 것으로서, 제4 주사 신호와 제5 주사 신호는 서로 다른 주사 구동부로부터 출력될 수 있다. 예를 들어, 제3 주사 구동부(231)는 제4 주사선들(S41 내지 S4n)로 제4 주사 신호를 공급하고, 추가의 제4 주사 구동부가 제5 주사선들(S51 내지 S5n)로 제5 주사 신호를 공급할 수 있다.
도 4는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 4에서는 설명의 편의를 위하여 i번째 수평라인(또는 i번째 화소행)에 위치되며 j번째 데이터선(Dj)과 접속된 화소(10)를 도시하기로 한다(단, i, j는 자연수).
도 1 및 도 4를 참조하면, 화소(10)는 발광 소자(LD), 제1 내지 제9 트랜지스터들(M1 내지 M9), 스토리지 커패시터(Cst), 및 제1 커패시터(C1)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예를 들어, 애노드 전극)은 제5 노드(N5)에 접속되고 제2 전극(예를 들어, 캐소드 전극)은 제2 전원 전압(VSS)을 전달하는 제2 전원선(PL2)에 접속될 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
제2 전원선(PL2)은 라인 형태일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제2 전원선(PL2)은 도전 플레이트 형태의 도전층일 수 있다.
일 실시예에서, 발광 소자(LD)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질로 형성되는 무기 발광 소자일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질 및 유기 물질이 복합적으로 구성된 발광 소자일 수도 있다. 또는 발광 소자(LD)는 복수의 무기 발광 소자들이 제2 전원선(PL2)과 제5 노드(N5) 사이에 병렬 및/또는 직렬로 연결된 형태를 가질 수도 있다.
제1 트랜지스터(M1)(또는 구동 트랜지스터)의 제1 전극은 제1 노드(N1)에 접속되고, 제2 전극은 제2 노드(N2)에 접속될 수 있다. 제1 트랜지스터(M1)의 게이트 전극은 제3 노드(N3)에 접속될 수 있다. 제1 트랜지스터(M1)는 제3 노드(N3)의 전압에 대응하여 제1 전원 전압(VDD)을 제공하는 제1 전원선(PL1)으로부터 발광 소자(LD)를 경유하여 제2 전원 전압(VSS)을 제공하는 제2 전원선(PL2)으로 흐르는 구동 전류를 제어할 수 있다. 예를 들어, 제1 전원 전압(VDD)은 제2 전원 전압(VSS)보다 높은 전압으로 설정될 수 있다.
제2 트랜지스터(M2)는 j번째 데이터선(Dj, 이하, 데이터선이라 함)과 제1 노드(N1) 사이에 접속될 수 있다. 제2 트랜지스터(M2)의 게이트 전극은 i번째 제4 주사선(S4i, 이하, 제4 주사선이라 함)에 접속될 수 있다. 제2 트랜지스터(M2)는 제4 주사선(S4i)으로 제4 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)과 제1 노드(N1)를 전기적으로 접속시킬 수 있다.
제3 트랜지스터(M3)는 제1 트랜지스터(M1)의 제2 전극(즉, 제2 노드(N2))과 제3 노드(N3) 사이에 접속될 수 있다. 제3 트랜지스터(M3)의 게이트 전극은 i번째 제2 주사선(S2i, 이하, 제2 주사선)에 접속될 수 있다.
제3 트랜지스터(M3)는 제2 주사선(S2i)으로 제2 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(M1)의 제2 전극과 제3 노드(N3)를 전기적으로 접속시킬 수 있다. 즉, 제2 주사 신호에 의해 제1 트랜지스터(M1)의 제2 전극(예를 들어, 드레인 전극)과 제1 트랜지스터(M1)의 게이트 전극이 연결되는 타이밍이 제어될 수 있다. 제3 트랜지스터(M3)가 턴-온되면 제1 트랜지스터(M1)는 다이오드 형태로 접속될 수 있다.
제4 트랜지스터(M4)는 제2 노드(N2)와 제3 전원 전압(Vint1, 예를 들어, 제1 초기화 전압)을 제공하는 제3 전원선(PL3) 사이에 접속될 수 있다. 제4 트랜지스터(M4)의 게이트 전극은 i번째 제1 주사선(S1i, 이하, 제1 주사선)에 접속될 수 있다.
제4 트랜지스터(M4)는 제1 주사선(S1i)으로 제1 주사 신호가 공급될 때 턴-온되어 제2 노드(N2)에 제3 전원 전압(Vint1)을 공급할 수 있다. 예를 들어, 제3 전원 전압(Vint1)은 데이터선(Dj)으로 공급되는 데이터 신호의 최저 레벨보다 낮은 전압으로 설정될 수 있다.
제5 트랜지스터(M5)는 제1 노드(N1)와 제4 노드(N4) 사이에 접속될 수 있다. 제5 트랜지스터(M5)의 게이트 전극은 i번째 제3 주사선(S3i, 이하, 제3 주사선)에 접속될 수 있다.
제5 트랜지스터(M5)는 제3 주사선(S3i)으로 제3 주사 신호가 공급될 때 턴-온되어 제4 노드(N4)로 제1 전원 전압(VDD) 또는 데이터 신호의 전압을 공급할 수 있다.
일 실시예에서, 제3 트랜지스터(M3) 및 제5 트랜지스터(M5)는 산화물 반도체 트랜지스터들일 수 있다. 제3 트랜지스터(M3) 및 제5 트랜지스터(M5)는 각각 액티브층(반도체층)으로서 산화물 반도체층을 포함할 수 있다. 예를 들어, 제3 트랜지스터(M3) 및 제5 트랜지스터(M5)는 n형 산화물 반도체 트랜지스터들일 수 있다.
산화물 반도체 트랜지스터는 저온 공정이 가능하며, 폴리실리콘 반도체 트랜지스터에 비하여 낮은 전하 이동도를 갖는다. 즉, 산화물 반도체 트랜지스터는 오프 전류 특성이 우수하다. 따라서, 제3 트랜지스터(M3) 및 제5 트랜지스터(M5)를 산화물 반도체 트랜지스터로 형성하면 저주파수 구동 및 가변 주파수 구동에 따른 제3 트랜지스터(M3) 및 제5 트랜지스터(M5)를 통한 누설전류를 최소화할 수 있고, 이에 따라 표시품질을 향상시킬 수 있다.
제6 트랜지스터(M6)는 제1 전원선(PL1)과 제1 노드(N1) 사이에 접속될 수 있다. 제6 트랜지스터(M6)의 게이트 전극은 i번째 제1 발광 제어선(E1i, 이하, 제1 발광 제어선)에 접속될 수 있다.
제6 트랜지스터(M6)는 제1 발광 제어선(E1i)으로 제1 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다. 제6 트랜지스터(M6)가 턴-온되면, 제1 노드(N1)가 제1 전원선(PL1)에 전기적으로 연결될 수 있다.
제7 트랜지스터(M7)는 제2 노드(N2)와 제5 노드(N5, 예를 들어, 발광 소자(LD)의 제1 전극) 사이에 접속될 수 있다. 제7 트랜지스터(M7)의 게이트 전극은 i번째 제2 발광 제어선(E2i, 이하, 제2 발광 제어선)에 접속될 수 있다.
제7 트랜지스터(M7)는 제2 발광 제어선(E2i)으로 제2 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다. 제7 트랜지스터(M7)가 턴-온되면, 제2 노드(N2)와 제5 노드(N5)가 전기적으로 연결될 수 있다.
제8 트랜지스터(M8)는 제5 노드(N5)와 제4 전원 전압(Vint2)을 제공하는 제4 전원선(PL4) 사이에 접속될 수 있다. 제8 트랜지스터(M8)의 게이트 전극은 i번째 제5 주사선(S5i, 이하, 제5 주사선)에 접속될 수 있다.
제8 트랜지스터(M8)는 제5 주사선(S5i)으로 제5 주사 신호가 공급될 때 턴-온되어 제5 노드(N5)에 제4 전원 전압(Vint2, 예를 들어, 제2 초기화 전압)을 공급할 수 있다.
발광 소자(LD)의 제1 전극(즉, 제5 노드(N5))으로 제4 전원 전압(Vint2)이 공급되면, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다. 기생 커패시터에 충전된 잔류 전압이 방전(제거)됨에 따라 의도치 않은 미세 발광이 방지될 수 있다. 따라서, 화소(10)의 블랙 표현 능력이 향상될 수 있다.
한편, 제3 전원 전압(Vint3)과 제4 전원 전압(Vint2)은 서로 다를 수 있다. 즉, 제3 노드(N3)를 초기화하는 전압과 제5 노드(N5)를 초기화하는 전압은 서로 다르게 설정될 수 있다.
한 프레임 기간의 길이가 길어지는 저주파수 구동에서, 제3 노드(N3)로 공급되는 제3 전원 전압(Vint1)이 지나치게 낮은 경우, 제1 트랜지스터(M1)에 강한 온-바이어스가 인가되므로 해당 프레임 기간에서의 제1 트랜지스터(M1)의 문턱 전압이 시프트된다. 이러한 히스테리시스 특성은 저주파수 구동에서 플리커 현상을 야기할 수 있다. 따라서, 저주파수 구동의 표시 장치에서는 제2 전원 전압(VSS)보다 높은 제3 전원 전압(Vint3)이 요구될 수 있다.
그러나, 제5 노드(N5)에 공급되는 제4 전원 전압(Vint2)이 소정의 기준보다 높아지는 경우, 발광 소자(LD)의 기생 커패시터의 전압이 방전되지 않고 오히려 충전될 수 있다. 따라서, 제4 전원 전압(Vint2)은 제2 전원 전압(VSS)보다 낮아야 한다.
다만, 이는 예시적인 것으로서, 제3 전원 전압(Vint1)과 제4 전원 전압(Vint2)은 실질적으로 동일할 수도 있다.
제9 트랜지스터(M9)는 제1 노드(N1)와 제5 전원 전압(Vbias, 예를 들어, 바이어스 전압)을 제공하는 제5 전원선(PL5) 사이에 접속될 수 있다. 제9 트랜지스터(M9)의 게이트 전극은 제5 주사선(S5i)에 접속될 수 있다.
제9 트랜지스터(M9)는 제5 주사선(S5i)으로 제5 주사 신호가 공급될 때 턴-온되어 제1 노드(N1)에 제5 전원 전압(Vbias)을 공급할 수 있다. 일 실시예에서, 제5 전원 전압(Vbias)은 블랙 계조의 데이터 전압과 유사한 수준일 수 있다. 예를 들어, 제5 전원 전압(Vbias)은 약 5~7V 수준일 수 있다.
이에 따라, 제9 트랜지스터(M9)의 턴-온에 의해 제1 트랜지스터(M1)의 소스 전극에 소정의 고전압이 인가될 수 있다. 이 때, 제3 트랜지스터(M3)가 턴-오프 상태라면, 제1 트랜지스터(M1)는 온-바이어스(on-bias) 상태(턴-온될 수 있는 상태)를 가질 수 있다(즉, 온-바이어스됨).
제1 노드(N1)에 주기적으로 제5 전원 전압(Vbias)이 공급됨에 따라, 제1 트랜지스터(M1)의 바이어스 상태가 주기적으로 변하게 되고, 제1 트랜지스터(M1)의 문턱 전압 특성이 변경될 수 있다. 따라서, 저주파수 구동에서 제1 트랜지스터(M1)의 특성이 특정 상태로 고정되어 열화되는 것이 방지될 수 있다.
스토리지 커패시터(Cst)는 제3 노드(N3)와 제4 노드(N4) 사이에 접속될 수 있다. 스토리지 커패시터(Cst)는 제3 노드(N3)와 제4 노드(N4) 사이의 전압 차를 저장할 수 있다.
제1 커패시터(C1)는 제1 전원선(PL1)과 제4 노드(N4) 사이에 접속될 수 있다. 제1 커패시터(C1)의 일 전극에 정전압인 제1 전원 전압(VDD)이 지속적으로 공급될 수 있다. 따라서, 제4 노드(N4)의 전압은 다른 기생 캡들에 의한 영향을 받지 않고, 제4 노드(N4)로 직접 공급되는 전압 레벨들을 유지할 수 있다. 즉, 제1 커패시터(C1)는 홀드 커패시터로서 기능할 수 있다.
화소(10)의 일부 트랜지스터들은 폴리실리콘 반도체 트랜지스터일 수 있다. 예를 들어, 제1, 제2, 제4, 제6, 제7, 제8, 및 제9 트랜지스터들(M1, M2, M4, M6, M7, M8, M9)은 액티브층(채널)으로서 LTPS(low temperature poly-silicon) 공정을 통해 형성된 폴리실리콘 반도체층을 포함할 수 있다. 폴리실리콘 반도체 트랜지스터는 빠른 응답 속도의 장점이 있으므로, 빠른 스위칭이 요구되는 스위칭 소자에 적용될 수 있다.
다만, 이는 예시적인 것으로서, 트랜지스터들의 타입 및 종류가 상술한 예로서 한정되는 것은 아니다.
도 5는 제1 구동 기간에 도 4의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이고, 도 6은 제2 구동 기간에 도 4의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 4, 도 5, 및 도 6을 참조하면, 화소(10)는 제1 구동 기간(DP1) 또는 제2 구동 기간(DP2)을 통해 동작할 수 있다.
프레임 주파수를 제어하는 가변 주파수 구동에서, 하나의 프레임 기간은 제1 구동 기간(DP1)을 포함할 수 있다. 또한, 제2 구동 기간(DP2)은 프레임 주파수에 따라 생략되거나 적어도 1회 진행될 수 있다.
제1 구동 기간(DP1)은 제1 비발광 기간(NEP1) 및 제1 발광 기간(EP1)을 포함할 수 있다. 제2 구동 기간(DP2)은 제2 비발광 기간(NEP2) 및 제2 발광 기간(EP2)을 포함할 수 있다.
제1 구동 기간(DP1)은 출력 영상에 실제로 대응하는 데이터 신호가 기입되는 기간(예를 들어, 제3 기간(P3))을 포함할 수 있다. 제2 구동 기간(DP2)에는 데이터 신호가 공급되지 않으며, 화소(10)의 제1 트랜지스터(M1)를 온-바이어스 상태로 제어하기 위해 제5 주사 신호가 공급될 수 있다.
도 5에 도시된 바와 같이, 제1 비발광 기간(NEP1)은 제1 내지 제4 기간들(P1 내지 P4) 및 제1 및 제2 보상 기간들(CP1, CP2)을 포함할 수 있다.
일 실시예에서, 제3 주사선(S3i)으로 공급되는 제3 주사 신호의 폭은 제2 주사선(S2i)으로 공급되는 제2 주사 신호의 폭과 동일할 수 있다. 예를 들어, 제3 주사 신호는 제2 주사 신호가 시프트된 신호일 수 있다. 따라서, 제3 주사선(S3i)은 i+k 화소행의 제2 주사선(S2i)과 주사 신호를 공유할 수 있다.
일 실시예에서, 제2 및 제3 주사 신호들의 폭들은 제1 주사 신호의 폭, 제4 주사 신호의 폭, 및 제5 주사 신호의 폭보다 클 수 있다.
n형 산화물 반도체 트랜지스터들로 공급되는 제2 및 제3 주사 신호들은 하이 레벨이고, p형 폴리실리콘 반도체 트랜지스터들로 공급되는 제1 주사 신호, 제4 주사 신호, 및 제5 주사 신호는 로우 레벨일 수 있다.
일 실시예에서, 제4 주사선(S4i)으로 공급되는 제4 주사 신호의 폭은 제5 주사선(S5i)으로 공급되는 제5 주사 신호의 폭과 동일할 수 있다. 예를 들어, 제4 주사 신호는 제5 주사 신호가 시프트된 신호일 수 있다. 따라서, 제5 주사선(S5i)은 i+j 화소행의 제4 주사선(S4i)과 주사 신호를 공유할 수 있다.
일 실시예에서, 제1 비발광 기간(NEP1)에 제1 발광 제어 신호의 파형은 제2 발광 제어 신호의 파형과 상이할 수 있다. 예를 들어, 제1 비발광 기간(NEP1) 동안 제1 발광 제어 신호는 복수 회 공급될 수 있다. 제1 및 제2 보상 기간들(CP1, CP2)에 제1 발광 제어 신호의 공급이 중단(즉, 제1 발광 제어 신호는 로우 레벨을 가짐)될 수 있다. 제2 발광 제어 신호는 제1 비발광 기간(NEP1) 동안 공급되며, 하이 레벨을 유지할 수 있다.
제1 및 제2 발광 제어 신호들(E1i, E2i)의 공급이 시작되면(즉, 하이 레벨로 천이됨), 제1 비발광 기간(NEP1)이 시작될 수 있다.
이후, 제1 기간(P1)에 제1 주사선(S1i)으로 제1 주사 신호가 공급되고, 제2 주사선(S2i)으로 제2 주사 신호가 공급될 수 있다. 제2 주사 신호의 공급은 제3 기간(P3) 전까지 유지될 수 있다. 도 5에는 제2 주사 신호가 공급된 후에 제1 주사 신호가 공급되는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 기간(P1)의 시작 시점에 제2 주사 신호는 제1 주사 신호와 동시에 천이될 수 있다.
제1 기간(P1)에 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)가 턴-온되며, 제3 전원 전압(Vint1)이 제3 노드(N3)로 공급될 수 있다. 따라서, 제3 노드(N3)의 전압(즉, 제1 트랜지스터(M1)의 게이트 전압)이 제3 전원 전압(Vint1)으로 초기화될 수 있다. 이 때, 제1 커패시터(C1)의 전압 홀드 동작에 의해, 제4 노드(N4)에는 이전 프레임의 데이터 신호의 전압(이하, 이전 데이터 전압이라 함)이 실질적으로 유지될 수 있다. 제1 기간(P1)은 제3 노드(N3)의 전압을 초기화하는 기간으로서 제1 초기화 기간으로 이해될 수 있다.
제1 기간(P1) 이후에 제4 트랜지스터(M4)가 턴-오프될 수 있다.
이후, 제3 주사선(S3i)으로 제3 주사 신호가 공급되고, 제5 트랜지스터(M5)가 턴-온될 수 있다. 제3 주사 신호의 공급은 제4 기간(P4) 전까지 유지될 수 있다.
이후, 제1 보상 기간(CP1)에 제1 발광 제어 신호의 공급이 중단되고, 제6 트랜지스터(M6)가 턴-온될 수 있다. 따라서, 제1 전원선(PL1)으로부터 제6 트랜지스터(M6) 및 제5 트랜지스터(M5)를 경유하여 제4 노드(N4)에 도달하는 전류 경로가 형성되며, 제4 노드(N4)에 제1 전원 전압(VDD)이 공급될 수 있다.
또한, 제3 트랜지스터(M3)가 턴-온 상태이므로, 제1 트랜지스터(M1)는 다이오드 형태로 접속되고, 제1 트랜지스터(M1)의 문턱 전압 보상이 수행될 수 있다. 즉, 제1 보상 기간(CP1)은 제1 발광 제어 신호가 공급되지 않는 기간의 길이에 의해 결정될 수 있다. 예를 들어, 제1 보상 기간(CP1)은 3수평주기 이상으로 설정될 수 있다. 따라서, 충분한 문턱 전압 보상 시간이 확보될 수 있다. 다만, 이는 예시적인 것으로서, 제1 보상 기간(CP1)의 길이가 이에 한정되는 것은 아니며, 구동 조건 등에 따라 자유롭게 설계 변형될 수 있다.
한편, 제1 보상 기간(CP1)에, 제4 노드(N4)의 전압이 이전 데이터 전압으로부터 제1 전원 전압(VDD)으로 변경되며, 스토리지 커패시터(Cst)의 커플링에 의해 제4 노드(N4)의 전압 변화량이 제3 노드(N3)에 반영될 수 있다. 따라서, 제3 노드(N3)의 전압은 제1 전원 전압(VDD)과 제1 트랜지스터(M1)의 문턱 전압(이하, Vth라 함)의 차로 되지 않으며, 상기 커플링에 의한 전압 변화까지 반영될 수 있다.
즉, 제1 보상 기간(CP1)에는 이전 데이터 전압의 영향에 의해 완전한 문턱 전압 보상이 이루어질 수 없다.
제1 발광 제어 신호가 다시 공급되면, 제6 트랜지스터(M6)가 턴-오프되고, 제1 보상 기간(CP1)이 종료될 수 있다.
이후, 제2 기간(P2)에 제1 주사선(S1i)으로 제1 주사 신호가 다시 공급되고, 제4 트랜지스터(M4)가 턴-온될 수 있다. 따라서, 제3 노드(N3)의 전압은 제3 전원 전압(Vint)으로 다시 초기화될 수 있다. 이 때, 제1 커패시터(C1)의 전압 홀드 동작에 의해 제4 노드(N4)에는 제1 전원 전압(VDD)이 유지될 수 있다. 제2 기간(P2)은 제3 노드(N3)의 전압을 다시 초기화하는 기간으로서 제2 초기화 기간으로 이해될 수 있다.
제2 기간(P2) 이후에 다시 제4 트랜지스터(M4)가 턴-오프될 수 있다.
이후, 제2 보상 기간(CP2)에 제1 발광 제어 신호의 공급이 다시 중단되고, 제6 트랜지스터(M6)가 다시 턴-온될 수 있다. 따라서, 제1 전원선(PL1)으로부터 제6 트랜지스터(M6) 및 제5 트랜지스터(M5)를 경유하여 제4 노드(N4)에 도달하는 전류 경로가 형성되며, 제4 노드(N4)에 제1 전원 전압(VDD)이 공급될 수 있다.
또한, 제3 트랜지스터(M3)가 턴-온 상태이므로, 제1 트랜지스터(M1)는 다이오드 형태로 접속되고, 제1 트랜지스터(M1)의 문턱 전압 보상이 수행될 수 있다. 제2 보상 기간(CP2) 또한 제1 발광 제어 신호가 공급되지 않는 기간의 길이에 의해 결정될 수 있다. 예를 들어, 제1 보상 기간(CP1)은 3수평주기 이상으로 설정될 수 있다.
제2 보상 기간(CP2) 이전에 제4 노드(N4)에는 이미 제1 전원 전압(VDD)이 공급된 상태이므로, 스토리지 커패시터(Cst)의 커플링 영향이 실질적으로 제거될 수 있다. 즉, 제4 노드(N4)의 전압 변화가 거의 없으므로, 제3 노드(N3)의 전압은 제1 전원 전압(VDD)과 제1 트랜지스터(M1)의 문턱 전압(Vth)의 차(예를 들어, VDD-Vth)로 변경될 수 있다. 따라서, 스토리지 커패시터(Cst)에는 제1 트랜지스터(M1)의 문턱 전압(Vth)이 저장될 수 있다.
제1 발광 제어 신호가 다시 공급되면, 제6 트랜지스터(M6)가 턴-오프되고, 제2 보상 기간(CP2)이 종료될 수 있다.
이와 같이, 제1 발광 제어 신호의 공급 제어에 기초하여 초기화 기간들(예를 들어, 제1 및 제2 기간들(P1, P2) 및 보상 기간들(예를 들어, 제1 및 제2 보상 기간들(CP1, CP2)이 상호 교번 반복됨으로써 보상 시간이 충분히 확보되고, 문턱 전압 보상에서 이전 데이터 전압의 영향이 제거될 수 있다. 따라서, 120Hz 이상 프레임 주파수의 고속 구동에서의 문턱 전압 보상의 신뢰도가 크게 향상될 수 있다.
한편, 도 5에는 초기화 기간 및 보상 기간이 2회 반복하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 초기화 기간 및 보상 기간은 상호 교번하여 3회 이상 반복될 수도 있다.
이후, 제2 주사 신호의 공급이 중단되고, 제3 트랜지스터(M3)가 턴-오프될 수 있다. 다만, 이는 예시적인 것으로서, 제2 주사 신호의 공급의 중단은 제2 보상 기간(CP2)의 종료와 동시에 이루어질 수도 있다.
제3 기간(P3)에 제4 주사선(S4i)으로 제4 주사 신호가 공급되고, 제2 트랜지스터(M2)가 턴-온될 수 있다. 또한, 제3 기간(P3)에 제5 트랜지스터(M5)는 턴-온 상태일 수 있다. 현재 프레임의 데이터 신호의 전압(예를 들어, 현재 데이터 전압(Vdata)이라 함)은 제2 트랜지스터(M2) 및 제5 트랜지스터(M5)를 통해 제4 노드(N4)에 공급될 수 있다.
제4 노드(N4)의 전압은 제1 전원 전압(VDD)에서 현재 데이터 전압(Vdata)으로 변경되고, 스토리지 커패시터(Cst)의 커플링에 의해 제3 노드(N3)의 전압은 기존의 제1 전원 전압(VDD)과 제1 트랜지스터(M1)의 문턱 전압(Vth)과의 차에서 상기 커플링이 반영된 값을 가질 수 있다(예를 들어, VDD - Vth + (Vdata - VDD)). 즉, 제3 노드(N3)의 전압은 Vdata - Vth의 값만 남게 되며, 이후, 구동 전류는 데이터 전압(Vdata)에 대응하는 값을 가질 수 있다.
이후, 제3 주사 신호의 공급이 중단되고, 제5 트랜지스터(M5)가 턴-오프될 수 있다. 따라서, 제3 노드(N3)의 전압 및 제4 노드(N4)의 전압이 각각 유지될 수 있다. 다만, 이는 예시적인 것으로서, 제3 주사 신호의 공급의 중단은 제3 기간(P3)의 종료와 동시에 이루어질 수도 있다.
제4 기간(P4)에 제5 주사선(S5i)으로 제5 주사 신호가 공급되고, 제8 트랜지스터(M8) 및 제9 트랜지스터(M9)가 턴-온될 수 있다. 제8 트랜지스터(M8)의 턴-온에 의해, 제4 전원 전압(Vint2)이 제5 노드(N5)로 공급되고, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다. 제9 트랜지스터(M9)의 턴-온에 의해, 제1 노드(N1)로 제5 전원 전압(Vbias)이 공급되고, 발광 전에 제1 트랜지스터(M1)가 온-바이어스 상태로 제어될 수 있다.
이후, 제1 및 제2 발광 제어 신호들의 공급이 중단되어 제1 비발광 기간(NEP1)이 종료되고, 제1 발광 기간(EP1)이 진행될 수 있다. 제1 발광 기간(EP1)에는 제6 및 제7 트랜지스터들(M6, M7)이 턴-온될 수 있다.
제1 발광 기간(EP1)에는 제4 기간(P4)에 기입된 현재 데이터 전압(Vdata)에 대응하는 구동 전류가 발광 소자(LD)로 공급되며, 발광 소자(LD)는 구동 전류에 기초하여 발광할 수 있다.
도 6에 도시된 바와 같이, 제2 구동 기간(DP2)은 제2 비발광 기간(NEP2) 및 제2 발광 기간(EP2)을 포함할 수 있다.
일 실시예에서, 제2 비발광 기간(NEP2) 동안 제1 및 제2 발광 제어 신호들은 중단 없이 공급될 수 있다. 즉, 제2 비발광 기간(NEP2) 동안 제1 및 제2 발광 제어 신호들은 하이 레벨을 가질 수 있다.
일 실시예에서, 제2 비발광 기간(NEP2)에 제1 내지 제4 주사 신호들은 공급되지 않으며, 제2 내지 제7 트랜지스터들(M2 내지 M7)은 턴-오프 상태일 수 있다.
제2 비발광 기간(NEP2)에 제5 주사선(S5i)으로 제5 주사 신호가 공급되고, 제8 및 제9 트랜지스터들(M8, M9)이 턴-온될 수 있다. 따라서, 제2 구동 기간(DP2)의 삽입/진행에 따라 제1 트랜지스터(M1)는 주기적으로 온-바이어스 상태로 제어될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 화소(10) 및 이를 포함하는 표시 장치(1000)는 도 4와 같은 화소 회로 구조에 대하여 제1 발광 제어 신호의 제어를 통해 이전 데이터 전압의 영향성을 제거하면서 문턱 전압 보상 시간을 확장 및 확보할 수 있다. 따라서, 120Hz 이상 프레임 주파수의 고속 구동의 영상 품질이 개선될 수 있다. 또한, 제1 및 제2 구동 기간들(DP1, DP2)을 이용하여 화소(10)가 구동되므로, 다양한 프레임 주파수에 대한 영상 품질이 개선될 수 있다.
도 7a 내지 도 7c는 프레임 주파수에 따른 도 1의 표시 장치의 구동의 일 예들을 설명하기 위한 도면들이다.
도 1, 도 5 내지 도 7c를 참조하면, 표시 장치(1000)는 다양한 프레임 주파수로 구동될 수 있다.
제1 구동 기간(DP1)의 주파수는 프레임 주파수에 대응할 수 있다.
일 실시예에서, 도 7a에 도시된 바와 같이, 제1 프레임(FRa)은 제1 구동 기간(DP1)을 포함할 수 있다. 예를 들어, 제1 구동 기간(DP1)의 주파수가 240Hz인 경우, 제1 프레임(FRa)은 240Hz로 구동될 수 있다. 다시 말하면, 제1 구동 기간(DP1) 및 제1 프레임(FRa)의 길이는 약 4.17ms일 수 있다.
일 실시예에서, 도 7b에 도시된 바와 같이, 제2 프레임(FRb)은 제1 구동 기간(DP1) 및 하나의 제2 구동 기간(DP2)을 포함할 수 있다. 예를 들어, 제1 구동 기간(DP1) 및 제2 구동 기간(DP2)이 반복될 수 있다. 이 경우, 제2 프레임(FRb)은 120Hz로 구동될 수 있다. 다시 말하면, 제1 구동 기간(DP1) 및 하나의 제2 구동 기간(DP2)의 길이는 약 4.17ms이고, 제2 프레임(FRb)의 길이는 약 8.33ms일 수 있다.
일 실시예에서, 도 7c에 도시된 바와 같이, 제3 프레임(FRc)은 하나의 제1 구동 기간(DP1) 및 복수의 반복되는 제2 구동 기간(DP2)들을 포함할 수 있다. 예를 들어, 제3 프레임(FRc)이 1Hz로 구동되는 경우, 제3 프레임(FRc)의 길이는 약 1초이고, 제3 프레임(FRc) 내에서 제2 구동 기간(DP2)은 약 239회 반복될 수 있다.
이와 같이, 한 프레임 내에서의 제2 구동 기간(DP2)의 반복 횟수를 제어함으로써 표시 장치(1000)는 다양한 프레임 주파수(예를 들어, 1Hz 내지 480Hz)로 자유롭게 구동될 수 있다.
도 8은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이고, 도 9는 제1 구동 기간에 도 8의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 8의 화소(11)는 제5 트랜지스터(M5) 및 제2 주사 신호를 제외하면, 도 4를 참조하여 설명된 화소(10)의 구성 및 동작과 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 1, 도 8, 및 도 9를 참조하면, 화소(11)는 발광 소자(LD), 제1 내지 제9 트랜지스터들(M1 내지 M9), 스토리지 커패시터(Cst), 및 제1 커패시터(C1)를 포함할 수 있다.
일 실시예에서, 제3 트랜지스터(M3)의 게이트 전극 및 제5 트랜지스터(M5)의 게이트 전극은 제2 주사선(S2i)에 공통으로 접속될 수 있다. 따라서, 제3 트랜지스터(M3) 및 제5 트랜지스터(M5)는 공통으로 제어될 수 있다.
일 실시예에서, 제2 주사 신호는 제1 기간(P1) 전에 제2 주사선(S2i)으로 공급되기 시작되고, 제4 기간(P4) 전에 공급이 중단될 수 있다. 따라서, 제3 트랜지스터(M3) 및 제5 트랜지스터(M5)는 제1 기간(P1), 제1 보상 기간(CP1), 제2 기간(P2), 제2 보상 기간(CP2), 및 제3 기간(CP3)에 턴-온 상태일 수 있다.
예를 들어, 도 5의 실시예와 다르게 제1 기간(P1)에 제5 트랜지스터(M5)가 턴-온되더라도, 제6 트랜지스터(M6)가 턴-오프 상태이기 때문에 제3 노드(N3)의 전압의 초기화에는 영향이 없다. 또한, 도 5의 실시예와 다르게 제3 기간(P3)에 제3 트랜지스터(M3)가 턴-온되더라도, 제4 및 제7 트랜지스터들(M4, M7)이 턴-오프 상태이므로, 데이터 기입에는 영향이 없다.
이에 따라, 화소(11) 및 이를 구동하는 표시 장치(1000)의 구조가 단순화되고, 제조 비용이 절감될 수 있다.
도 10은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 10의 화소(12)는 제2 커패시터(C2)를 제외하면, 도 4를 참조하여 설명된 화소(10)의 구성 및 동작과 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 1 및 도 10을 참조하면, 화소(12)는 발광 소자(LD), 제1 내지 제9 트랜지스터들(M1 내지 M9), 스토리지 커패시터(Cst), 제1 커패시터(C1), 및 제2 커패시터(C2)를 포함할 수 있다.
일 실시예에서, 제2 커패시터(C2)는 제1 주사선(S1i), 제4 주사선(S4i), 및 제5 주사선(S5i) 중 하나와 제4 노드(N4) 사이에 접속될 수 있다. 제2 커패시터(C2)는 부스팅 커패시터로서 기능할 수 있다.
예를 들어, n형 트랜지스터인 제3 및 제5 트랜지스터들(M3, M5)을 제어하는 제3 주사 신호 및 제5 주사 신호는 하이 레벨을 갖는다. 이에, 제3 트랜지스터(M3) 및/또는 제5 트랜지스터(M5)가 턴-오프될 때, 제3 주사 신호 및/또는 제5 주사 신호는 하이 레벨로부터 로우 레벨로 천이되고, 해당 주사선들과 제3 노드(N3) 및/또는 제4 노드(N4) 사이의 기생 커패시턴스 등의 기생 성분에 의한 커플링으로 제3 노드(N3)의 전압 레벨이 떨어질 수 있다.
제2 커패시터(C2)는 이러한 제3 노드(N3)에서의 의도치 않은 전압 강하를 보상하기 위해 이용될 수 있다. 예를 들어, 제2 커패시터(C2)의 일 단은 p형 트랜지스터를 제어하는 주사선들 중 하나에 연결될 수 있다. 예를 들어, 제2 커패시터(C2)의 일 단이 제4 주사선(S4i)에 접속된 경우, 제4 주사선(S4i)으로의 제4 주사 신호의 공급의 중단(즉, 제4 주사 신호가 로우 레벨로부터 하이 레벨로 천이됨)에 의해 제4 노드(N4)의 전압이 상승할 수 있다. 또한, 제4 노드(N4)의 전압 상승에 따라 제3 노드(N3)의 전압이 상승할 수 있다. 따라서, n형 트랜지스터의 제어에 따른 제3 노드(N3)에서의 전압 강하가 보상될 수 있다.
제2 커패시터(C2)의 커플링에 의한 부스팅으로 제3 노드(N3)의 전압을 상승시키는 시점은 제1 비발광 기간(예를 들어, 도 5의 NEP1)의 어느 시점이어도 무방하다.
이와 같이, 화소(12)에 제2 커패시터(C2)가 추가됨으로써 n형 트랜지스터 제어에 따른 제3 노드(N3)에서의 전압 강하가 보상되고, 영상 품질이 개선될 수 있다.
도 11은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 11의 화소(13)는 제5 트랜지스터(M5) 및 제2 주사 신호를 제외하면, 도 10을 참조하여 설명된 화소(12)의 구성 및 동작과 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 1 및 도 11을 참조하면, 화소(13)는 발광 소자(LD), 제1 내지 제9 트랜지스터들(M1 내지 M9), 스토리지 커패시터(Cst), 제1 커패시터(C1), 및 제2 커패시터(C2)를 포함할 수 있다.
일 실시예에서, 제3 트랜지스터(M3)의 게이트 전극 및 제5 트랜지스터(M5)의 게이트 전극은 제2 주사선(S2i)에 공통으로 접속될 수 있다. 따라서, 제3 트랜지스터(M3) 및 제5 트랜지스터(M5)는 공통으로 제어될 수 있다.
이에 따라, 화소(13) 및 이를 구동하는 표시 장치(1000)의 구조가 단순화되고, 제조 비용이 절감될 수 있다.
도 12는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 12의 화소(14)는 제2 커패시터(C2)를 제외하면, 도 10을 참조하여 설명된 화소(12)의 구성 및 동작과 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 1 및 도 12를 참조하면, 화소(14)는 발광 소자(LD), 제1 내지 제9 트랜지스터들(M1 내지 M9), 스토리지 커패시터(Cst), 제1 커패시터(C1), 및 제2 커패시터(C2)를 포함할 수 있다.
일 실시예에서, 제2 커패시터(C2)는 제1 주사선(S1i), 제4 주사선(S4i), 및 제5 주사선(S5i) 중 하나와 제3 노드(N3) 사이에 접속될 수 있다. 제2 커패시터(C2)는 부스팅 커패시터로서 기능할 수 있다.
예를 들어, 제2 커패시터(C2)의 일 단이 제4 주사선(S4i)에 접속된 경우, 제4 주사선(S4i)으로의 제4 주사 신호의 공급의 중단(즉, 제4 주사 신호가 로우 레벨로부터 하이 레벨로 천이됨)에 의해 제3 노드(N3)의 전압이 상승할 수 있다. 따라서, n형 트랜지스터의 제어에 따른 제3 노드(N3)에서의 전압 강하가 보상될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 화소 및 이를 포함하는 표시 장치는 n형 산화물 반도체 트랜지스터들을 포함함으로써 저주파 구동 시의 화소 내 전류 누설에 따른 영상 품질 저하를 방지할 수 있다. 또한, 제1 발광 제어 신호의 제어를 통해 이전 데이터 전압(이전 프레임의 데이터 신호의 전압)의 영향성을 제거하면서 문턱 전압 보상 시간을 확장 및 확보할 수 있다. 따라서, 120Hz 이상 프레임 주파수의 고속 구동의 영상 품질이 또한 개선될 수 있다.
나아가, 제1 및 제2 구동 기간들을 이용하여 화소가 구동되므로, 다양한 프레임 주파수에 대한 영상 품질이 개선될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
PX, 10~14: 화소 100: 화소부
200: 주사 구동부 300: 발광 구동부
400: 타이밍 제어부 M1~M9: 트랜지스터
C1, C2: 커패시터 Cst: 스토리지 커패시터
LD: 발광 소자 PL1~PL5: 전원선
S1i~S5i: 주사선 E1i, E2i: 발광 제어선
Dj: 데이터선

Claims (20)

  1. 제1 내지 제5 주사선들, 제1 및 제2 발광 제어선들, 및 데이터선에 접속되는 화소;
    상기 제1 내지 제5 주사선들에 제1 내지 제5 주사 신호들을 각각 공급하는 주사 구동부;
    상기 제1 및 제2 발광 제어선들에 제1 및 제2 발광 제어 신호들을 각각 공급하는 발광 구동부; 및
    상기 데이터선에 데이터 신호를 공급하는 데이터 구동부를 포함하고,
    상기 화소는,
    발광 소자;
    제1 노드와 제2 노드 사이에 접속되며, 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터;
    상기 데이터선과 상기 제1 노드 사이에 접속되며, 상기 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터;
    상기 제2 노드와 상기 제1 트랜지스터의 게이트 전극에 접속되는 제3 노드 사이에 접속되며, 상기 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터;
    상기 제2 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 상기 제1 주사 신호에 응답하여 턴-온되는 제4 트랜지스터;
    상기 제1 노드와 제4 노드 사이에 접속되며, 상기 제3 주사 신호에 응답하여 턴-온되는 제5 트랜지스터;
    상기 제1 전원선과 상기 제1 노드 사이에 접속되며, 상기 제1 발광 제어선으로 공급되는 상기 제1 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터;
    상기 제3 노드와 상기 제4 노드 사이에 접속되는 스토리지 커패시터; 및
    상기 제1 전원선과 상기 제4 노드 사이에 접속되는 제1 커패시터를 포함하는, 표시 장치.
  2. 제 1 항에 있어서, 상기 제3 트랜지스터 및 상기 제5 트랜지스터는 산화물 반도체 트랜지스터인, 표시 장치.
  3. 제 2 항에 있어서, 상기 제2 주사 신호 및 상기 제3 주사 신호의 게이트-온 레벨은 상기 제4 주사 신호의 게이트-온 레벨과 상이한, 표시 장치.
  4. 제 2 항에 있어서, 상기 제3 주사 신호의 펄스 폭은 상기 제2 주사 신호와 동일하며, 상기 제1 주사 신호 및 상기 제4 주사신호의 펄스 폭들보다 큰, 표시 장치.
  5. 제 2 항에 있어서, 상기 화소는,
    상기 제2 노드와 상기 발광 소자의 제1 전극 사이에 접속되며, 상기 제2 발광 제어선으로 공급되는 상기 제2 발광 제어 신호에 응답하여 턴-오프되는 제7 트랜지스터를 더 포함하는, 표시 장치.
  6. 제 5 항에 있어서, 한 프레임의 제1 비발광 기간의 복수의 보상 기간들 각각에 상기 발광 구동부는 상기 제1 발광 제어 신호의 공급을 중단하고, 상기 제1 비발광 기간 동안 상기 제2 발광 제어 신호를 중단 없이 공급하는, 표시 장치.
  7. 제 6 항에 있어서, 상기 한 프레임의 제2 비발광 기간 동안 상기 발광 구동부는 상기 제1 발광 제어 신호 및 상기 제2 발광 제어 신호를 중단 없이 공급하는, 표시 장치.
  8. 제 7 항에 있어서, 상기 발광 구동부는,
    상기 제1 발광 제어선에 상기 제1 발광 제어 신호를 공급하는 제1 발광 구동부; 및
    상기 제2 발광 제어선에 상기 제2 발광 제어 신호를 공급하는 제2 발광 구동부를 포함하는, 표시 장치.
  9. 제 6 항에 있어서, 상기 제1 비발광 기간에 상기 주사 구동부는 상기 제1 주사선으로 제1 주사 신호를 복수 회 공급하며,
    상기 제1 주사 신호가 공급되는 기간들과 상기 보상 기간들은 상호 교번하여 반복되는, 표시 장치.
  10. 제 9 항에 있어서, 상기 주사 구동부는 상기 보상 기간들에 상기 제2 주사 신호 및 상기 제3 주사 신호를 공급하는, 표시 장치.
  11. 제 6 항에 있어서, 상기 화소는,
    상기 발광 소자의 상기 제1 전극과 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 상기 제5 주사 신호에 응답하여 턴-온되는 제8 트랜지스터를 더 포함하는, 표시 장치.
  12. 제 11 항에 있어서, 상기 화소는,
    상기 제1 노드와 제5 전원 전압을 제공하는 제5 전원선 사이에 접속되며, 상기 제5 주사 신호에 응답하여 턴-온되는 제9 트랜지스터를 더 포함하는, 표시 장치.
  13. 제 6 항에 있어서, 상기 화소는,
    상기 제1 주사선, 상기 제4 주사선, 및 상기 제5 주사선 중 하나와 상기 제4 노드 사이에 접속되는 제2 커패시터를 더 포함하는, 표시 장치.
  14. 발광 소자;
    제1 노드와 제2 노드 사이에 접속되며, 제1 전원 전압을 제공하는 제1 전원선으로부터 상기 발광 소자를 통해 제2 전원 전압을 제공하는 제2 전원선으로 흐르는 구동 전류를 생성하는 제1 트랜지스터;
    데이터선과 상기 제1 노드 사이에 접속되며, 제4 주사선으로 공급되는 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터;
    상기 제2 노드와 상기 제1 트랜지스터의 게이트 전극에 접속되는 제3 노드 사이에 접속되며, 제2 주사선으로 공급되는 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터;
    상기 제2 노드와 제3 전원 전압을 제공하는 제3 전원선 사이에 접속되며, 제1 주사선으로 공급되는 제1 주사 신호에 응답하여 턴-온되는 제4 트랜지스터;
    상기 제1 노드와 제4 노드 사이에 접속되며, 상기 제2 주사선으로 공급되는 상기 제2 주사 신호에 응답하여 턴-온되는 제5 트랜지스터;
    상기 제1 전원선과 상기 제1 노드 사이에 접속되며, 제1 발광 제어선으로 공급되는 제1 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터;
    상기 제3 노드와 상기 제4 노드 사이에 접속되는 스토리지 커패시터; 및
    상기 제1 전원선과 상기 제4 노드 사이에 접속되는 제1 커패시터를 포함하는, 화소.
  15. 제 14 항에 있어서, 상기 제3 트랜지스터 및 상기 제5 트랜지스터는 n형 산화물 반도체 트랜지스터이고,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 및 상기 제4 트랜지스터는 p형 폴리실리콘 반도체 트랜지스터인, 화소.
  16. 제 15 항에 있어서, 상기 화소는,
    상기 제2 노드와 상기 발광 소자의 제1 전극 사이에 접속되며, 제2 발광 제어선으로 공급되는 제2 발광 제어 신호에 응답하여 턴-오프되는 제7 트랜지스터를 더 포함하며,
    비발광 기간 동안 상기 제6 트랜지스터는 턴-온 및 턴-오프를 반복하고,
    상기 비발광 기간 동안 상기 제7 트랜지스터는 턴-오프 상태를 유지하는, 화소.
  17. 제 16 항에 있어서, 상기 비발광 기간 동안 상기 제4 트랜지스터 및 상기 제6 트랜지스터는 상호 교번하여 턴-온 상태를 반복하는, 화소.
  18. 제 16 항에 있어서,
    상기 발광 소자의 상기 제1 전극과 제4 전원 전압을 제공하는 제4 전원선 사이에 접속되며, 제5 주사선으로 공급되는 제5 주사 신호에 응답하여 턴-온되는 제8 트랜지스터; 및
    상기 제1 노드와 제5 전원 전압을 제공하는 제5 전원선 사이에 접속되며, 상기 제5 주사 신호에 응답하여 턴-온되는 제9 트랜지스터를 더 포함하는, 화소.
  19. 제 16 항에 있어서,
    상기 제1 주사선, 상기 제4 주사선, 및 상기 제5 주사선 중 하나와 상기 제4 노드 사이에 접속되는 제2 커패시터를 더 포함하는, 화소.
  20. 제 16 항에 있어서,
    상기 제1 주사선, 상기 제4 주사선, 및 상기 제5 주사선 중 하나와 상기 제3 노드 사이에 접속되는 제2 커패시터를 더 포함하는, 화소.
KR1020210130175A 2021-09-30 2021-09-30 화소 및 이를 포함하는 표시 장치 KR20230047280A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210130175A KR20230047280A (ko) 2021-09-30 2021-09-30 화소 및 이를 포함하는 표시 장치
US17/868,153 US11862101B2 (en) 2021-09-30 2022-07-19 Pixel and display device including the same
CN202211196805.9A CN115909976A (zh) 2021-09-30 2022-09-28 像素和包括像素的显示装置
EP22198703.5A EP4160587A3 (en) 2021-09-30 2022-09-29 Pixel and display device including the same
US18/215,628 US20230343295A1 (en) 2021-09-30 2023-06-28 Pixel and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210130175A KR20230047280A (ko) 2021-09-30 2021-09-30 화소 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20230047280A true KR20230047280A (ko) 2023-04-07

Family

ID=83508485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210130175A KR20230047280A (ko) 2021-09-30 2021-09-30 화소 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (2) US11862101B2 (ko)
EP (1) EP4160587A3 (ko)
KR (1) KR20230047280A (ko)
CN (1) CN115909976A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312004A (zh) * 2022-08-24 2022-11-08 厦门天马显示科技有限公司 一种显示面板及显示装置
CN115311982A (zh) * 2022-08-30 2022-11-08 武汉天马微电子有限公司 显示面板及其驱动方法和显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100072433A (ko) 2008-12-22 2010-07-01 박정일 자력차단판들을 연결하는 케이블 루프를 이용하여무한에너지를 얻는 방법
CN107358918B (zh) * 2017-08-25 2023-11-21 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN108492779A (zh) * 2018-03-15 2018-09-04 业成科技（成都）有限公司 整合外部处理器的有机发光二极体像素电路及其驱动方法
KR20210050050A (ko) 2019-10-25 2021-05-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20210057629A (ko) * 2019-11-12 2021-05-21 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시패널
KR20210083827A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 전계 발광 표시장치
KR20210085514A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 전계 발광 표시장치
KR20210086801A (ko) 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시 장치
KR20210085050A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 전계 발광 표시장치
KR20210106052A (ko) 2020-02-19 2021-08-30 삼성디스플레이 주식회사 표시 장치
KR20220076872A (ko) * 2020-12-01 2022-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20230010897A (ko) * 2021-07-12 2023-01-20 삼성디스플레이 주식회사 화소 및 표시 장치
CN115101011A (zh) * 2021-07-21 2022-09-23 武汉天马微电子有限公司 配置成控制发光元件的像素电路
KR20230030132A (ko) * 2021-08-24 2023-03-06 삼성디스플레이 주식회사 화소 회로

Also Published As

Publication number Publication date
US20230343295A1 (en) 2023-10-26
US11862101B2 (en) 2024-01-02
EP4160587A2 (en) 2023-04-05
EP4160587A3 (en) 2023-05-10
US20230112488A1 (en) 2023-04-13
CN115909976A (zh) 2023-04-04

Similar Documents

Publication Publication Date Title
KR102665185B1 (ko) 표시 장치
KR102639309B1 (ko) 표시 장치
CN113053281B (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
KR102591507B1 (ko) 화소 및 이를 포함하는 표시 장치
KR102657133B1 (ko) 화소 및 이를 포함하는 표시 장치
TW202209281A (zh) 驅動電路及使用該驅動電路的顯示裝置
KR20210148475A (ko) 표시 장치
KR20090005588A (ko) 발광 표시장치 및 그의 구동방법
US11232741B2 (en) Pixel and display device having the same
KR20210086801A (ko) 표시 장치
EP4160587A2 (en) Pixel and display device including the same
US20230335058A1 (en) Pixel and display device including the same
US11610541B1 (en) Pixel of display device
US11508314B2 (en) Pixel and display device including the same
US11790841B2 (en) Pixel and display device including the same
KR20230110412A (ko) 화소 및 이를 포함하는 표시 장치
KR20230064708A (ko) 화소 및 이를 포함하는 표시 장치
KR20200016663A (ko) 표시 장치
KR102646885B1 (ko) 화소 및 이를 포함하는 표시 장치
US20240078974A1 (en) Display device and a method of driving the same
KR20230148892A (ko) 화소 및 이를 포함하는 표시 장치
KR20230017970A (ko) 표시 장치 및 이의 구동 방법
KR20230089635A (ko) 화소 및 이를 포함하는 표시 장치
KR20190135786A (ko) 표시 장치