KR20200016663A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200016663A
KR20200016663A KR1020180092020A KR20180092020A KR20200016663A KR 20200016663 A KR20200016663 A KR 20200016663A KR 1020180092020 A KR1020180092020 A KR 1020180092020A KR 20180092020 A KR20180092020 A KR 20180092020A KR 20200016663 A KR20200016663 A KR 20200016663A
Authority
KR
South Korea
Prior art keywords
line
electrode
data
voltage
scan
Prior art date
Application number
KR1020180092020A
Other languages
English (en)
Other versions
KR102498990B1 (ko
Inventor
권기태
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180092020A priority Critical patent/KR102498990B1/ko
Publication of KR20200016663A publication Critical patent/KR20200016663A/ko
Application granted granted Critical
Publication of KR102498990B1 publication Critical patent/KR102498990B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명에 따른 표시 장치는, 복수 개 픽셀을 구비하는 표시 패널; 및 데이터 라인, 스캔 라인 및 에미션 라인에 신호를 공급하여 표시 패널을 구동하는 구동 회로를 포함하여 구성되고, 각 픽셀은, 구동 트랜지스터, 발광 다이오드, 커패시터, 및 제1 내지 제4 트랜지스터로 구성되고, 구동 회로는 표시 패널을 스캔 라인이 진행하는 방향과 수직 방향으로 복수 개 블록으로 분할하여 구동하되, 복수 개 블록 중 하나의 블록에 포함된 픽셀에 데이터를 순차적으로 기입하는 동안 나머지 블록에 포함된 픽셀의 발광 다이오드를 동시에 발광시킬 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 패널을 복수의 블록으로 분할하여 구동하는 표시 장치에 관한 것이다.
액티브 매트릭스 타입의 유기 발광 표시 장치는, 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: OLED)를 포함하며, 응답 속도가 빠르고 발광 효율, 휘도 및 시야각이 큰 장점이 있다.
유기 발광 표시 장치는 OLED를 포함한 픽셀들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 OLED의 발광량을 제어하여 휘도를 조절한다. 각 픽셀 회로는, 발광 소자인 OLED, 계조에 해당하는 데이터 전압의 인가를 제어하기 위한 스위치 트랜지스터 또는 TFT(Thin Film Transistor), 게이트 전극과 소스 전극 사이에 걸리는 전압에 따라 OLED에 흐르는 픽셀 전류를 제어하는 구동 TFT, 및 데이터 전압을 저장하기 위한 커패시터를 포함한다.
OLED와 구동 TFT의 전기적 특성은 시간이 진행함에 따라 열화되어 픽셀마다 차이가 생길 수 있고, 이러한 픽셀들 사이 전기적 특성 편차는 화상 품질을 떨어뜨리는 주요 요인이 된다. 픽셀들 사이 전기적 특성 편차를 보상하기 위해 픽셀들의 전기적 특성(구동 TFT의 문턱 전압과 구동 TFT의 전자 이동도)을 보상해야 한다.
내부 보상 방식으로 픽셀들의 전기적 특성 변화를 보상하는 픽셀 회로 중에서, 픽셀에 데이터를 순차적으로 기입하면서 픽셀을 순차적으로 발광시키는 순차 발광 픽셀 회로는 구성이 복잡하고 초기화 전압 라인, 2개의 스캔 신호 라인, 발광 신호 라인 등 많은 배선에 연결되어 픽셀 설계 마진을 확보하기 어려워 해상도를 더 높이는데 한계가 있다.
또한, 내부 보상 방식의 픽셀 회로 중에서 픽셀에 데이터를 순차적으로 기입한 후 모든 픽셀을 동시에 발광시키는 동시 발광 픽셀 회로는 구성이 간단하고 연결되는 배선의 개수를 줄일 수 있지만, 데이터를 기입하는 시간과 OLED를 발광시키는 시간이 줄어든다.
본 발명은 이러한 상황을 감안한 것으로, 본 발명의 목적은 고해상도화에 대응하여 픽셀 설계의 한계를 극복하는 픽셀 회로 구조를 제공하는 데 있다.
본 발명의 다른 목적은, 베젤 크기를 줄이고 응답 속도를 향상시키는 픽셀 회로 구조와 구동 방법을 제공하는 데 있다.
본 발명의 일 실시예에 따른 표시 장치는, 복수 개 픽셀을 구비하는 표시 패널; 및 데이터 라인, 스캔 라인 및 에미션 라인에 신호를 공급하여 표시 패널을 구동하는 구동 회로를 포함하여 구성되고, 각 픽셀은, 제1 전극과 제2 전극이 각각 제1 노드와 제3 노드에 연결되고, 게이트 전극이 제2 노드에 연결되는 구동 트랜지스터; 캐소드 전극이 제2 전원 라인에 연결되는 발광 다이오드; 제1 전극과 제2 전극이 각각 기준 전원 라인과 제2 노드에 연결되는 커패시터; 제1 전극과 제2 전극이 각각 구동 트랜지스터의 게이트 전극과 제2 전극에 연결되고, 게이트 전극이 스캔 라인에 연결되는 제1 트랜지스터; 제1 전극과 제2 전극이 각각 구동 트랜지스터의 제2 전극과 발광 다이오드의 애노드 전극에 연결되고, 게이트 전극이 에미션 라인에 연결되는 제2 트랜지스터; 제1 전극과 제2 전극이 각각 제1 전원 라인과 제1 노드에 연결되고, 게이트 전극이 에미션 라인에 연결되는 제3 트랜지스터; 및 제1 전극과 제2 전극이 각각 데이터 라인과 제1 노드에 연결되고, 게이트 전극이 스캔 라인에 연결되는 제4 트랜지스터를 포함하는 것을 특징으로 한다.
일 실시예에서, 구동 회로는, 표시 패널을 스캔 라인이 진행하는 방향과 수직 방향으로 복수 개 블록으로 분할하여 구동하되, 복수 개 블록 중 하나의 블록에 포함된 픽셀에 데이터를 순차적으로 기입하는 동안 나머지 블록에 포함된 픽셀의 발광 다이오드를 동시에 발광시킬 수 있다.
일 실시예에서, 구동 회로는 같은 블록에 포함되는 픽셀에 연결되는 에미션 라인에 같은 에미션 신호를 인가할 수 있다.
일 실시예에서, 표시 장치는 표시 패널에 전원을 공급하기 위한 전원 생성부를 더 포함하고, 전원 생성부는 제1 전원 라인과 제2 전원 라인에 고전위 전압과 저전위 전압을 교대로 공급하되 모든 블록에 동시에 공급할 수 있다.
일 실시예에서, 전원 생성부가 제1 전원 라인과 제2 전원 라인에 고전위 전압을 인가하고, 구동 회로가 스캔 라인과 에미션 라인에 각각 턴-오프 레벨의 스캔 신호와 턴-온 레벨의 에미션 신호를 인가하여, 발광 다이오드의 발광을 끌 수 있다.
일 실시예에서, 전원 생성부가 제1 전원 라인과 제2 전원 라인에 저전위 전압을 인가하고, 구동 회로가 스캔 라인과 에미션 라인에 각각 턴-오프 레벨의 스캔 신호와 턴-온 레벨의 에미션 신호를 인가하여, 제3 노드를 초기화할 수 있다.
일 실시예에서, 전원 생성부는 제1 전원 라인과 제2 전원 라인에 각각 고전위 전압과 저전위 전압을 인가하고, 구동 회로는, 하나의 블록의 픽셀에 대해, 데이터 라인에 데이터 전압을 인가하고, 스캔 라인에 턴-온 레벨의 스캔 펄스를 인가하고, 에미션 라인에 턴-오프 레벨의 에미션 신호를 인가하여, 제1 노드에 데이터 전압을 인가하거나, 나머지 블록의 픽셀에 대해, 스캔 라인에 턴-오프 레벨의 스캔 신호를 인가하고, 에미션 라인에 턴-온 레벨의 에미션 신호를 인가하여, 발광 다이오드를 발광시킬 수 있다.
본 발명의 다른 실시예에 따른 표시 장치를 구동하는 방법은, 표시 패널에 구비된 모든 픽셀에 포함된 발광 다이오드를 끄는 단계; 모든 픽셀에 포함된 발광 다이오드의 애노드 전극을 초기화하는 단계; 및 표시 패널을 분할한 복수 개의 블록 중에서 하나의 블록의 픽셀에 데이터를 순차적으로 기입하고 나머지 블록의 픽셀을 동시에 발광시키는 단계를 포함하여 이루어지고, 복수 개의 블록의 픽셀에 공통으로 연결되어 전원을 공급하는 제1 전원 라인과 제2 전원 라인에 고전위 전압과 저전위 전압이 교대로 공급되는 것을 특징으로 한다.
일 실시예에서, 발광 다이오드를 끄는 단계는, 제1 전원 라인과 제2 전원 라인에 모두 고전위 전압을 공급하여, 픽셀의 구동 트랜지스터의 제1 전극과 픽셀의 발광 다이오드의 캐소드 전극에 고전위 전압을 공급할 수 있다.
일 실시예에서, 초기화하는 단계는, 제1 전원 라인과 제2 전원 라인에 모두 저전위 전압을 공급하여, 픽셀의 구동 트랜지스터의 제1 전극과 캐소드 전극을 저전위 전압으로 초기화할 수 있다.
일 실시예에서, 기입하고 발광시키는 단계는, 제1 전원 라인과 제2 전원 라인에 각각 고전위 전압과 저전위 전압을 공급할 수 있다.
일 실시예에서, 기입하고 발광시키는 단계는, 하나의 블록에 포함된 픽셀에 대해서, 데이터 라인을 통해 데이터 전압을 인가하고, 구동 트랜지스터의 제2 전극과 게이트 전극을 연결하여 게이트 전극에 데이터 전압에 구동 트랜지스터의 문턱 전압이 반영된 전압을 형성할 수 있다.
일 실시예에서, 기입하고 발광시키는 단계는, 나머지 블록에 포함된 픽셀에 대해서, 구동 트랜지스터의 제1 전극에 고전위 전압을 공급하여 구동 트랜지스터를 턴-온 시키고, 구동 트랜지스터의 제2 전극과 발광 다이오드의 애노드 전극을 연결하여 구동 트랜지스터의 게이트 전극에 저장된 전압에 상응하는 전류를 발광 다이오드에 흘려 발광 다이오드를 발광시킬 수 있다.
일 실시예에서, 하나의 블록의 픽셀에 대해서, 애노드 전극을 초기화한 후 데이터를 순차적으로 기입하기에 앞서, 구동 트랜지스터의 제2 전극과 게이트 전극을 연결하여 구동 트랜지스터의 게이트 전극을 초기화할 수 있다.
종래 수평 라인 단위로 순차적으로 발광시키는 내부 보상 방식의 픽셀 구조 대비 트랜지스터 개수를 줄이고 구동 신호 라인의 개수를 줄임으로써, 픽셀의 개구율을 높여 픽셀 설계 마진을 확보하고, 이에 따라 더 높은 해상도 모델을 개발할 수 있게 된다.
또한, 종래 전체 픽셀을 동시에 발광시키는 동시 구동 방식에 비해 프레임에서 발광 시간이 차지하는 비율을 높여 휘도를 높일 수 있게 된다.
또한, 초기화 구간과 센싱 구간 동안 임펄스 구동에 따라 블랙 영상을 삽입하는 효과에 따라 반응 속도가 향상된다.
또한, 블록 단위로 동시에 발광시켜 발광 신호를 순차적으로 출력하기 위한 발광 블록을 게이트 구동 회로에서 제거하여, 베젤 크기를 줄이는 효과가 발생한다.
도 1은 롤링 셔터 방식으로 패널을 순차적으로 발광시키면서 구동하는 방식을 개념적으로 도시한 것이고,
도 2는 글로벌 발광 방식으로 패널을 동시에 발광시키면서 구동하는 방식을 개념적으로 도시한 것이고,
도 3은 본 발명에 따라 수평 라인 단위로 순차적으로 데이터를 기입하되 블록 단위로 동시에 발광하는 것을 개념적으로 도시한 것이고,
도 4는 본 발명에 따른 유기 발광 표시 장치를 블록으로 도시한 것이고,
도 5는 본 발명의 일 실시예에 따른 픽셀의 등가 회로를 도시한 것이고,
도 6은 도 5의 픽셀 회로에 데이터를 기입하는 구동 신호의 파형도를 도시한 것이고,
도 7은 도 5의 픽셀 회로를 발광시키는 구동 신호의 파형도를 도시한 것이고,
도 8a 내지 도 8d는 도 6 파형도의 각 구간마다 픽셀 회로의 연결과 동작을 도시한 것이고,
도 9a와 도 9c는 도 7 파형도의 각 구간마다 픽셀 회로의 연결과 동작을 도시한 것이고,
도 10a와 도 10b는 제1 전원 라인과 제2 전원 라인에 고전위 전원과 저전위 전원을 인가하기 위한 구성과 스위칭 신호의 파형도를 도시한 것이고,
도 11a 내지 도 11d는 픽셀 회로에 인가되는 저전위 전압을 바꿀 때 주요 노드의 전압을 도시한 것이고,
도 12a 내지 도 12d는 스토리지 커패시터와 OLED의 커패시터 값들의 조합에 따른 주요 노드의 전압을 도시한 것이고,
도 13은 본 발명에 따른 픽셀의 평면과 종래 픽셀의 평면을 비교한 것이고,
도 14는 본 발명에 따라 발광 기간 사이에 블랙 영상을 삽입하는 효과를 개념적으로 도시한 것이고,
도 15는 본 발명에 따른 GIP 구성과 종래 GIP 구성을 비교한 것이고,
도 16은 순차 발광 구동 방식, 동시 발광 구동 방식 및 본 발명에 따른 블록 단위 동시 발광 구동 방식을 비교한 표를 도시한 것이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 롤링 셔터 방식으로 패널을 순차적으로 발광시키면서 구동하는 방식을 개념적으로 도시한 것이다.
도 1과 같이 패널을 수평 라인 단위로 순차적으로 발광시키는 방식은, 1 프레임에서 약 2 수평 기간 동안 각 픽셀을 초기화하고 픽셀의 전기적 특성을 검출하고(Initial & Sensing) 나머지 기간 동안 발광시키므로(Emission), 발광 기간이 (1 프레임 기간 2 수평 기간)이 된다. 또한, 픽셀 라인들이 롤링 셔터(Rolling Shutter) 형태로 구동되어, 픽셀 회로는 데이터 기입과 초기화를 위한 2개의 스캔 신호 외에 발광 신호가 순차적으로 인가될 필요가 있다.
이에, 게이트 구동 회로를 GIP(Gate Drive IC In Panel) 형태로 패널에 형성할 때, 스캔 신호를 생성하는 스캔 블록 외에 발광 신호를 생성하는 발광 블록이 수평 라인 개수만큼 필요하고, 이에 따라 게이트 구동 회로가 커지고 베젤(Bezel)의 크기도 커지는 문제가 있다.
또한, 도 1 방식이 적용되는 픽셀은, 많은 개수의 스위칭 트랜지스터를 필요로 하는데, 예를 들어 1개의 구동 트랜지스터, 6개의 스위칭 트랜지스터 및 1개의 커패시터로 구성되어 픽셀 구성이 복잡하게 되고, 초기화 전압 라인, 이전 픽셀 라인을 위한 스캔 라인, 현재 픽셀 라인을 위한 스캔 라인, 현재 픽셀 라인을 위한 발광 라인에 연결되어 이러한 배선들이 픽셀의 많은 영역을 가리므로, 해상도를 올리기 위해 픽셀 크기를 줄이기 어렵고 또한 픽셀의 개구율 확보가 어렵게 된다.
도 2는 글로벌 발광 방식으로 패널을 동시에 발광시키면서 구동하는 방식을 개념적으로 도시한 것이다.
도 2의 구동 방식은, 모든 픽셀을 초기화하고 전기적 특징을 검출하고 모든 픽셀에 데이터를 기입한 후(Initial & Sensing) 모든 픽셀을 동시에 발광시킨다(Emission). 도 2 방식이 적용되는 픽셀은 3개의 트랜지스터와 하나의 커패시터로만 이루어져 픽셀 구성이 간단하고, 각 픽셀에는 하나의 스캔 라인과 발광 라인만이 연결되어 개구율 확보에 유리하고, 하나의 공통된 발광 신호로 전체 픽셀의 발광을 제어하기 때문에 스캔 신호를 생성하는 스캔 블록 외에 발광 블록을 필요로 하지 않는다.
반면, 도 2에서 스캔 기간과 발광 기간은 1:1로 발광 기간은 1 프레임의 절반이 되는데, 패널이 고해상도가 되면서 데이터 기입 기간을 줄이는 데 한계가 있게 되어, 발광 기간이 도 1에 비해 짧게 되어 고휘도로 발광시키기가 어렵게 된다.
도 3은 본 발명에 따라 수평 라인 단위로 순차적으로 데이터를 기입하되 블록 단위로 동시에 발광하는 것을 개념적으로 도시한 것이다.
본 발명에서는, 도 3에 개념적으로 도시한 것과 같이, 초기화, 센싱 및 데이터 기입(Initial & Sensing)을 패널 상부로부터 하부까지 수평 라인 단위로 순차적으로 진행하되, 패널을 복수 개의 블록으로 분할하고 각 블록에 대해서 데이터 기입이 끝날 때 해당 블록을 동시에 발광시킴으로써(Emission), 도 1과 도 2의 순차 발광 구동 방식과 동시 발광 구동 방식의 단점을 보완하고 장점을 살린다.
즉, 본 발명은, 내부 보상을 위한 픽셀 회로의 스위칭 트랜지스터의 개수를 도 1의 순차 구동 방식을 적용하는 픽셀보다 줄이고 픽셀에 연결되는 제어 신호의 개수를 줄여 픽셀 설계에서 개구율을 확보하고, 블록 단위의 동시 발광 방식으로 발광 블록의 개수를 줄여 베젤 크기를 줄이고, 1 프레임(수직 블랭크 사이 기간)에 걸쳐 데이터 기입 기간을 할당하고 데이터 기입이 끝난 블록 단위로 동시 발광시켜 발광 기간을 도 2의 동시 발광 방식보다 더 길게 할 수 있게 되고, 임펄스 구동으로 반응 속도를 올릴 수 있게 한다.
도 4는 본 발명에 따른 유기 발광 표시 장치를 블록으로 도시한 것이다. 본 발명에 따른 표시 장치는 표시 패널(10), 타이밍 컨트롤러(11), 데이터 구동 회로(12), 게이트 구동 회로(13) 및 전원 생성부(16)를 구비할 수 있다.
표시 패널(10)에는 열(Column) 방향으로 배열되는 다수의 데이터 라인들(14)과 행(Row) 방향으로 배열되는 다수의 스캔 라인들(15)이 교차하고, 교차 영역마다 픽셀들(PXL)이 매트릭스 형태로 배치되어 픽셀 어레이를 형성한다. 스캔 라인들(15)은 데이터 전압 인가를 위한 스캔 신호가 공급되는 다수의 스캔 라인(Scan Line: SL)과 발광 소자의 발광을 제어하기 위한 발광 신호가 공급되는 다수의 발광 라인 또는 에미션 라인(Emission Line: EL)을 포함할 수 있다.
픽셀 어레이에서, 같은 수평 라인에 배치되는 픽셀(PXL)은 데이터 라인들(14) 중 어느 하나, 스캔 라인들(SL) 중 어느 하나, 에미션 라인들(EL) 중 어느 하나에 접속되어 픽셀 라인을 형성한다. 픽셀은, 스캔 라인(SL)을 통해 입력되는 스캔 신호에 응답하여 데이터 라인(14)과 전기적으로 연결되어 데이터 전압을 입력 받고, 에미션 라인(EL)을 통해 입력되는 에미션 신호에 응답하여 발광 소자의 발광을 제어할 수 있다. 동일 픽셀 라인에 배치된 픽셀들은 같은 스캔 라인(SL)으로부터 인가되는 스캔 신호 및 같은 에미션 라인(EL)으로부터 인가되는 에미션 신호에 따라 동시에 동작한다.
표시 패널(10)은 스캔 라인(SL)이 진행하는 수평 방향(제1 방향)과 직각인 수직 방향(제2 방향)을 기준으로 복수 개의 블록으로 분할되어 블록 단위로 동시에 발광하도록 구동되는데, 예를 들어 도 3에서는 표시 패널이 4개의 블록으로 분할되고, 블록의 개수는 이에 한정되지 않는다. 같은 블록에 속하는 픽셀 라인에 연결되는 에미션 라인(EL)에는 같은 에미션 신호가 인가되어 같은 블록에 속하는 픽셀들(PXL)은 하나의 에미션 신호로 구동되는데, 해당 블록에 포함된 모든 픽셀 라인에 데이터 전압이 인가된 후에 해당 블록에 있는 픽셀들이 동시에 발광된다.
픽셀은, 전원 생성부(16)로부터 고전위 구동 전압(VDD)과 저전위 구동 전압(VSS)을 공급 받고, 발광 소자, 구동 트랜지스터, 스토리지 커패시터, 복수 개의 스위치 트랜지스터를 구비할 수 있다. 발광 소자는 무기 전계 발광 소자나 유기 발광 다이오드 소자(OLED)가 될 수 있다. 이하에서는 편의상 OLED를 예로 들어 설명한다.
픽셀을 구성하는 트랜지스터(또는 TFT)들은 P 타입 또는 N 타입의 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조로 구현되거나, 또는 P 타입과 N 타입이 혼용된 하이브리드 타입으로 구현될 수 있다. 이하의 실시예에서 P 타입 트랜지스터를 예시하지만, 본 발명은 이에 한정되지 않는다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다.
P 타입 MOSFET(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. P 타입 MOSFET에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. N 타입 MOSFET(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. N 타입 MOSFET에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다.
MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예를 들어, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 이하의 실시예에서 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되어서는 안 되고, 소스와 드레인 전극을 구분 없이 제1 및 제2 전극으로 칭하기도 한다.
각 픽셀(PXL)은 픽셀 데이터에 비례하는 전류로 OLED를 구동하고 구동 트랜지스터의 문턱 전압 변화를 보상하기 위한 트랜지스터들과 커패시터를 포함하는데, 본 발명의 실시예에 의한 구체적인 픽셀 회로 구조는 후술하기로 한다.
타이밍 컨트롤러(11)는 외부 호스트 시스템(미도시)으로부터 전달되는 영상 데이터(RGB)를 데이터 구동 회로(12)에 공급한다. 타이밍 컨트롤러(11)는 호스트 시스템으로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍 신호를 입력 받아 데이터 구동 회로(12)와 게이트 구동 회로(13)의 동작 타이밍을 제어하기 위한 제어 신호들을 생성한다. 제어 신호들은 게이트 구동 회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GCS)와 데이터 구동 회로(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DCS)를 포함한다.
타이밍 컨트롤러(11)는, 표시 패널(10)을 구성하는 픽셀들에 하나의 화면을 구성하는 영상 데이터가 인가되는 한 프레임 동안, 전체 픽셀들을 초기화하는 기간, 전체 픽셀들에 데이터를 순차적으로 인가하는 구간 및 전체 픽셀들을 동시에 발광하는 구간으로 구분하여 구동할 수 있다.
데이터 구동 회로(12)는 타이밍 컨트롤러(11)의 제어에 따라 타이밍 컨트롤러(11)로부터 입력되는 디지털 비디오 데이터(RGB)를 아날로그 데이터 전압으로 변환하여 데이터 라인들(14)로 출력한다. 이때, 데이터 전압은 유기 발광 소자가 나타낼 이미지 신호에 대응되는 값일 수 있다.
게이트 구동 회로(13)는, 타이밍 컨트롤러(11)의 제어에 따라 게이트 제어 신호(GDC)를 기반으로 스캔 신호와 에미션 신호를 생성하되, 스캔 신호를 행 순차 방식으로 생성하여 픽셀 라인마다 연결된 적어도 하나 이상의 스캔 라인(SL)에 순차적으로 제공하고, 에미션 신호를 픽셀 라인마다 연결된 에미션 라인(EL)에 동시에 제공할 수 있다.
게이트 구동 회로(13)는, 쉬프트 레지스터, 쉬프트 레지스터의 출력 신호를 픽셀의 TFT 구동에 적합한 스윙 폭으로 변환하기 위한 레벨 쉬프터 및 출력 버퍼 등을 각각 포함하는 다수의 게이트 드라이브 집적 회로들로 구성될 수 있다. 또는, 게이트 구동 회로(13)는 GIP(Gate Drive IC in Panel) 방식으로 표시 패널(10)의 하부 기판에 직접 형성될 수도 있다. GIP 방식의 경우, 레벨 쉬프터는 PCB(Printed Circuit Board) 위에 실장되고, 쉬프트 레지스터는 표시 패널(10)의 하부 기판에 형성될 수 있다.
전원 생성부(16)는, 외부 전원을 이용하여, 데이터 구동 회로(12)와 게이트 구동 회로(13)의 동작에 필요한 전압을 생성하여 공급하고, 고전위 구동 전압(VDD)과 저전위 구동 전압(VSS)을 생성하여 표시 패널(10)에 인가할 수 있다.
도 5는 본 발명의 일 실시예에 따른 픽셀의 등가 회로를 도시한 것이고, 도 6과 도 7은 각각 도 5의 픽셀 회로에 데이터를 기입하거나 픽셀 회로를 발광시키는 구동 신호의 파형도를 도시한 것이다.
도 5의 유기 발광 소자(OLED)를 구동하는 회로는 5개의 트랜지스터와 하나의 커패시터로 구성된다.
OLED는 구동 트랜지스터(DT)로부터 공급되는 구동 전류에 의해 발광하고, 구동 트랜지스터(DT)는 자신의 소스-게이트 간 전압(VSG)에 따라 OLED에 인가되는 구동 전류를 제어한다.
구동 트랜지스터(DT)는, 제1 노드(N1)에 연결되는 제1 전극, 제2 노드(N2)에 연결되는 게이트 전극, 및 제3 노드(N3)에 연결되는 제2 전극을 포함하는데, 구동 트랜지스터(DT)가 P 타입이므로 제1 노드가 소스 전극이고 제2 노드가 드레인 전극일 수 있다.
스토리지 커패시터(CST)는 한쪽 전극은 기준 전압을 제공하는 기준 전원 라인(REF)에 연결되고 다른 쪽 전극은 제2 노드(N2), 즉 구동 트랜지스터(DT)의 게이트 전극에 연결된다. 기준 전원 라인(REF)은 제2 노드(N2)의 전압이 스토리지 커패시터(CST)를 통해 일정하게 유지되도록 하는 역할을 한다.
제1 트랜지스터(T1)는, 제1 전극과 제2 전극은 각각 구동 트랜지스터(DT)의 게이트 전극과 제2 전극인 제2 노드(N2)와 제3 노드(N3)에 연결되고, 게이트 전극은 스캔 라인(SCAN(n))에 연결되어, 데이터 전압의 기입과 구동 트랜지스터(DT)의 문턱 전압(VTH) 센싱에 관여한다.
제2 트랜지스터(T2)는, 제1 전극과 제2 전극은 각각 구동 트랜지스터(DT)의 제2 전극인 제3 노드(N3)와 OLED의 애노드 전극인 제4 노드(N4)에 연결되고, 게이트 전극은 에미션 라인(EM(i))에 연결되어, OLED의 발광을 제어한다.
제3 트랜지스터(T3)는, 제1 전극과 제2 전극은 각각 제1 전원을 공급하는 제1 전원 라인(PL1)과 제1 노드(N1)에 연결되고, 게이트 전극은 에미션 라인(EM(i))에 연결되어, 초기화, 문턱 전압 센싱, 데이터 기입, OLED 구동 등에 필요한 전원 공급을 제어한다.
제4 트랜지스터(T4)는, 제1 전극과 제2 전극은 각각 데이터 전압을 인가하는 데이터 라인(DATA)과 제1 노드(N1)에 연결되고, 게이트 전극은 스캔 라인(SCAN(n))에 연결되어, 데이터 전압의 기입에 관여한다.
OLED는, 애노드 전극은 제2 트랜지스터(T2)의 제2 전극에 연결되고 캐소드 전극은 제2 전원을 공급하는 제2 전원 라인(PL2)에 연결되는데, 도 5에서 OLED에 병렬로 연결되는 OLED 커패시터(COLED)는 별도의 소자로 연결하는 것이 아니라 OLED에 기생하는 커패시터이다.
제1 전원 라인(PL1)과 제2 전원 라인(PL2)을 통해 공급되는 제1 전원과 제2 전원은 고정된 전압이 아니고 고전위 전압(VDD)과 저전위 전압(VSS)이
도 5의 픽셀 회로는 i번째 블록의 n번째 픽셀 라인에 포함되는 픽셀에 대한 것으로, 도 5의 픽셀 회로에는 n번째 스캔 신호(SCAN(n))와 i번째 블록의 모든 픽셀 라인에 공통인 에미션 신호(EM(i))가 제1 내지 제4 트랜지스터(T1 내지 T4)의 동작을 제어하기 위해 공급된다.
본 발명의 실시예에서는 각 트랜지스터들이 P 타입으로 구현되는 것을 개시하고 있으나, 각 트랜지스터들의 반도체 타입은 이에 한정되지 않는다. 만약 구동 트랜지스터(DT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 N 타입으로 구현되는 경우에는 도 6과 도 7에 도시되는 스캔 신호(SCAN)와 에미션 신호(EM)는 반전되어야 한다.
도 6과 도 7은 i번째 블록에 인가되는 구동 신호를 도시한 것으로, i번째 블록은 제1 내지 제M 픽셀 라인으로 구성되어 SCAN(1) 내지 SCAN(M)의 스캔 신호가 순차적으로 인가되고, 같은 에미션 신호(EM(i))가 인가된다.
도 5의 픽셀 회로에 데이터를 기입하는 동작은 도 6의 제1 내지 제4 구간(t1 ~ t4)으로 구성되고, 도 5의 픽셀 회로를 발광시키는 동작은 도 7의 제5 내지 제7 구간(t5 ~ t4)으로 구성되는데, 도 6의 제1 내지 제4 구간(t1 ~ t4)과 도 7의 제5 내지 제7 구간(t5 ~ t4)이 합해져서 하나의 프레임을 구성한다.
도 6의 제1 내지 제3 구간(t1 ~ t3)은 해당 블록, 즉 i번째 블록에 포함된 모든 픽셀들의 발광을 끄고 초기화하는 제1 초기화 구간에 해당하고, 제4 구간(t4)은 i번째 블록의 제1 픽셀 라인에서 i번째 블록의 마지막 픽셀 라인인 제M 픽셀 라인까지 순차적으로 구동 트랜지스터(DT)의 문턱 전압(VTH)을 센싱하고 데이터를 기입하는 센싱 및 어드레싱 구간에 해당하고, 제5, 제6 구간(t5, t6)은 i번째 블록에 포함된 모든 픽셀들을 초기화하는 제2 초기화 구간에 해당하고, 제7 구간(t7)은 i번째 블록에 포함되는 픽셀들의 OLED를 동시에 발광시키는 발광 구간에 해당한다.
표시 패널(10)의 가장 상단에 위치하는 첫 번째 블록(또는 제1 블록)은 제1 구간(t1)부터 제7 구간(t7)까지 전체 구간이 프레임 경계와 일치하지만, 두 번째 블록부터 마지막 블록까지의 블록들은 전체 구간이 프레임 경계와 일치하지 않고, 각 블록의 제1 구간(t1)의 시작점이 프레임의 시작점이 아니라 프레임 중간에 위치하고, 각 블록의 제7 구간(t7)의 종료점이 다음 프레임의 중간에 위치한다.
이하에서는 설명의 편의를 위하여, 제1 구간(t1)의 시작점 이전은 이전 프레임이고, 제1 구간(t1)의 시작점에서 현재 프레임이 시작하여 제7 구간(t7)의 종료점에서 현재 프레임이 끝나고, 제7 구간(t7)의 종료점 이후는 다음 프레임으로 가정, 즉 제1 구간(t1) 내지 제7 구간(t7)이 현재 프레임에 위치한다고 가정한다.
도 8a 내지 도 8d는 도 6 파형도의 각 구간마다 픽셀 회로의 연결과 동작을 도시한 것이다.
현재 프레임(k번째 프레임)의 제1 구간(t1) 이전은 이전 프레임((k-1)번째 프레임)의 발광 기간에 해당하여, 제2 노드(N2)의 전위는 이전 프레임((k-1)번째 프레임)의 데이터 전압(DATA(k-1))에서 구동 트랜지스터(DT)의 문턱 전압(VTH)을 뺀 (DATA(k-1))-VTH)이고, 제3 노드(N3)의 전위는 발광하는 OLED의 동작 전압(VOLED), 즉 OLED의 애노드 전극의 전압이다.
도 8a를 참조하면, 제1 구간(t1)에, 이전 프레임의 발광 기간에 저전위 전압(VSS)이 인가되고 있던 제2 전원 라인(PL2)에 저전위 전압(VSS) 대신 고전위 전압(VDD)이 인가되어 제3 노드(N3)가 고전위 전압(VDD)이 되고, 제1 전원 라인(PL1)에는 고전위 전압(VDD)이 그대로 인가된다. 데이터 라인(DATA)에는 의미가 있는 데이터 전압이 인가되지 않고 전압이 플로팅 되는 상태이다.
제1 구간(t1)에, i번째 블록에 속하는 모든 픽셀 라인의 스캔 신호(SCAN(1) ~ SCAN(M))는 이전 프레임의 마지막 구간과 같이 하이 로직 레벨을 유지하여 제1 및 제4 트랜지스터(T1, T4)는 턴-오프 상태이고, 에미션 신호(EM(i))도 이전 프레임의 마지막 구간과 같이 로우 로직 레벨을 유지하여 제2 및 제3 트랜지스터(T2, T3)는 턴-온 상태이고, 제1 전원 라인(PL1)에는 고전위 전압(VDD)이 그대로 인가된다.
OLED의 캐소드 전극이 저전위 전압(VSS)에서 고전위 전압(VDD)으로 바뀜에 따라 OLED 커패시터(COLED)로 연결되는 OLED의 애노드 전극의 전위는 고전위 전압(VDD) 이상으로 커진 후 고전위 전압(VDD)으로 정착한다. 턴-온 상태에 있는 제2 트랜지스터(T2)에 의해 구동 트랜지스터(DT)의 제2 전극, 즉 제3 노드(N3)의 전위도 OLED의 애노드 전극의 전위와 같이 고전위 전압(VDD) 이상으로 커진 후 고전위 전압(VDD)으로 정착한다.
구동 트랜지스터(DT)의 제1 전극(N1)의 전위가 고전위 전압(VDD)을 유지하고, 구동 트랜지스터(DT)의 제2 전극인 제3 노드(N3)의 전위가 구동 트랜지스터(DT)의 제1 전극인 제1 노드(N1)의 전위보다 큰 상태를 유지하기 때문에, 구동 트랜지스터(DT)가 역방향으로 턴-온 되어 전류가 구동 트랜지스터(DT)의 제2 전극(N3)에서 제1 전극(N1)으로 흐르게 된다. 구동 트랜지스터(DT)의 게이트 전극인 제2 노드(N2)의 전위는 제1 전극(N1)과 제2 전극(N3)의 변화에 따라 (DATA(k-1))-VTH) 부근에서 약간 상승한 값을 유지한다. 구동 트랜지스터(DT)가 역방향으로 턴-온 되어 OLED도 발광을 멈추게 되므로, 제1 구간(t1)은 OLED를 끄는 오프 구간이라 할 수 있다.
제1 구간(t1)에 OLED의 애노드 전극과 구동 트랜지스터(DT)의 제2 전극(N3)이 고전위 전압(VDD)으로 설정되어 초기화된다.
도 8b를 참조하면, 제2 구간(t2)에, 제1 전원 라인(PL1)과 제2 전원 라인(PL2)은 고전위 전압(VDD)에서 저전위 전압(VSS)으로 바뀌고, 스캔 신호(SCAN(1) ~ SCAN(M))와 에미션 신호(EM(i))는 로직 레벨을 이전 구간과 같은 로우 로직 상태로 유지하고, 데이터 라인(DATA)는 이전 구간과 같이 플로팅 된 상태이다.
로우 로직 레벨의 에미션 신호(EM(i))에 따라 턴-온 상태를 유지하는 제3 트랜지스터(T3)에 의해 구동 트랜지스터(DT)의 제1 전극(N1)의 전위가 제1 전원 라인(PL1)의 전압 변화에 따라 저전위 전압(VSS)이 되고, 제2 전원 라인(PL2)이 저전위 전압(VSS)으로 바뀌어 OLED의 애노드 전극도 저전위 전압(VSS)으로 바뀌고 턴-온 상태의 제2 트랜지스터(T2)에 의해 구동 트랜지스터(DT)의 제2 전극(N3)도 저전위 전압(VSS)이 된다. 구동 트랜지스터(DT)의 제1 전극(N1)의 전위가 게이트 전극(N2)의 전위보다 낮아져 구동 트랜지스터(DT)가 턴-오프 된다,
즉, 제2 구간(t2)에 OLED의 애노드 전극과 구동 트랜지스터(DT)의 제2 전극(N3)이 저전위 전압(VSS)으로 초기화된다.
도 8c를 참조하면, 제3 구간(t3)에, 제1 및 제2 전원 라인(PL1, PL2)은 저전위 전압(VSS)을 그대로 유지하고, 데이터 라인(DATA)도 플로팅 된 상태를 유지하고, 에미션 신호(EM)도 이전 구간과 같은 로직 레벨을 유지하지만, 스캔 신호(SCAN(1) ~ SCAN(M))는 하이 로직 레벨에서 로우 로직 레벨로 바뀐다.
구동 트랜지스터(DT)는 턴-오프 상태를 그대로 유지하고, 제2 및 제3 트랜지스터(T2, T3)는 턴-온 상태를 그대로 유지하고, 제1 및 제4 트랜지스터(T1, T4)는 로우 로직 레벨의 스캔 신호(SCAN)에 의해 턴-온 된다.
제1 노드(N1)는, 제4 트랜지스터(T4)가 턴-온 되더라도, 턴-온 상태의 제3 트랜지스터(T3)에 의해 저전위 전압(VSS)의 제1 전원 라인(PL1)에 연결되어, 저전위 전압(VSS)을 그대로 유지한다.
제1 트랜지스터(T1)가 턴-온 되어 전위가 (DATA(k-1))-VTH)인 제2 노드(N2)와 전위가 저전위 전압(VSS)인 제3 노드(N3)가 서로 연결되어, 제2 노드(N2)와 제3 노드(N3)의 전위는 그 중간 값인 ((DATA(k-1))-VTH+VSS)/2가 되고, 턴-온 상태의 제2 트랜지스터(T2)에 의해 OLED의 애노드 전극의 전위도 ((DATA(k-1))-VTH+VSS)/2가 된다.
즉, 제3 구간(t3)에 구동 트랜지스터(DT)의 게이트 전극(N2)이 ((DATA(k-1))-VTH+VSS)/2 전위로 초기화되는데, 이는 구동 트랜지스터(DT)의 게이트 전극(N2)의 전위를 제1 전극(N1)의 전위보다 낮은 값으로 초기화하여 현재 프레임의 이후 구간에 영상 데이터(DATA(k))를 구동 트랜지스터(DT)의 제1 전극(N1)에 인가할 때 구동 트랜지스터(DT)를 턴-온 시키기 위한 것이다.
제3 구간(t3)의 동작으로 초기화가 충분하지 않을 경우, 제2 구간(t2)과 제3 구간(t3)의 동작을 반복하면 구동 트랜지스터(DT)의 게이트 전극(N2)의 전위가 저전위 전압(VSS)으로 수렴할 수 있다.
제3 구간(t3)에 구동 트랜지스터(DT)의 게이트 전극(N2)의 전위를 제1 전극(N1)의 전위보다 낮은 값으로 초기화하기 위해서는, 제2 구간(t2)에 OLED의 애노드 전극을 저전위 전압(VSS)으로 설정할 필요가 있고, 이전 프레임에 발광하고 있는 상태에서 OLED를 끄면서 OLED의 애노드 전극을 바로 저전위 전압(VSS)으로 설정할 수 없기 때문에, OLED의 애노드 전극을 저전위 전압(VSS)으로 설정하기에 앞서 제1 구간(t1)에 고전위 전압(VDD)으로 설정해야 한다.
즉, 제3 구간(t3)은 구동 트랜지스터(DT)의 게이트 전극(N2)을 초기화하는 단계이다.
도 8d를 참조하면, 제4 구간(t4)에, 제1 전원 라인(PL1)은 저전위 전압(VSS)에서 고전위 전압(VDD)으로 바꾸고, 제2 전원 라인(PL2)은 저전위 전압(VSS)을 그대로 유지하고, i번째 블록의 에미션 신호(EM(i))는 로우 로직 레벨에서 하이 로직 레벨로 바뀌고, 데이터 라인(DATA)에 i번째 블록에 속하는 제1 픽셀 라인에서 제M 픽셀 라인까지 M개의 픽셀 라인 분량의 데이터가 순차적으로 인가되고, 데이터 라인(DATA)의 데이터에 동기하여 제1 스캔 신호(SCAN(1))부터 제M 스캔 신호(SCAN(M))가 순차적으로 대응하는 픽셀 라인에 인가된다.
제3 구간(t3)에 로우 로직 레벨이었던 스캔 신호는, 제4 구간(t4) 초반에 하이 로직 레벨로 바뀐 후, 해당 픽셀 라인에 스캔 신호를 인가할 때 로우 로직 레벨로 바뀌고 다음 픽셀 라인에 스캔 신호가 인가될 때 다시 하이 로직 레벨로 바뀐다. 즉, 제4 구간(t4) 초반에 모든 픽셀 라인에 하이 로직 레벨의 스캔 신호가 인가된 후, 제1 스캔 신호(SCAN(1))가 로우 로직 레벨이 되고 소정 시간 경과 후 다시 하이 로직 레벨로 바뀌고, 제1 스캔 신호(SCAN(1))가 하이 로직 레벨로 바뀔 때 제2 스캔 신호(SCAN(2))가 로우 로직 레벨이 되고 소정 시간 경과 후 하이 로직 레벨로 바뀌는 식으로, 제1 스캔 신호(SCAN(1))부터 제M 스캔 신호(SCAN(M))까지 순차적으로 로우 로직 레벨의 스캔 펄스가 각 픽셀 라인에 인가된다.
제4 구간(t4)의 초반에 모든 픽셀 라인의 스캔 신호(SCAN(1) ~ SCAN(M))가 하이 로직 레벨이 되고 제4 구간(t4)의 후반에도 모든 픽셀 라인의 스캔 신호(SCAN(1) ~ SCAN(M))가 하이 로직 레벨이 된다.
제4 구간(t4)에, 현재 프레임인 k번째 프레임의 n번째 픽셀 라인(i번째 블록의 n번째 픽셀 라인)에, 해당 픽셀 라인의 데이터 전압(DATA(k))이 데이터 라인(DATA)에 인가되고, 로우 로직 레벨의 스캔 신호(SCAN(n))에 따라 제4 트랜지스터(T4)가 턴-온 되고 이에 데이터 라인(DATA)이 구동 트랜지스터(DT)의 제1 전극(N1)에 연결된다. 또한, 에미션 신호(EM(i))가 하이 로직 레벨이 되어, 제3 트랜지스터(T3)가 턴-오프 되고 구동 트랜지스터(DT)의 제1 전극(N1)이 제1 전원 라인(PL1)으로부터 분리된다.
그러면, 제1 노드(N1), 즉 구동 트랜지스터(DT)의 제1 전극(N1)의 전위가 DATA(k)가 되어 ((DATA(k-1))-VTH+VSS)/2로 초기화된 게이트 전극(N2)과 제2 전극(N3)의 전위보다 높아져 구동 트랜지스터(DT)가 순방향으로 턴-온 된다. 로우 로직 레벨의 스캔 신호(SCAN(n))에 따라 턴-온 되는 제1 트랜지스터(T1)에 의해 제2 노드(N2)와 제3 노드(N3)가 연결되어, 구동 트랜지스터(DT)가 다이오드 연결되어 구동 트랜지스터(DT)의 게이트 전극(N2)과 제2 전극(N3)의 전위가 제1 전극(N1)의 전위인 DATA(k)에서 구동 트랜지스터(DT)의 문턱 전압(VTH)을 뺀 값인 (DATA(k)-VTH)가 된다. 스토리지 커패시터(CST)에는 데이터 전압과 문턱 전압의 차(DATA(k)-VTH)에 상응하는 전압이 저장된다.
에미션 신호(EM(i))가 하이 로직 레벨로 바뀌어 제2 트랜지스터(T2)가 턴-오프 되어 구동 트랜지스터(DT)와 OLED를 분리하여, OLED의 애노드 전극은 제3 구간(t3) 때의 전위인 ((DATA(k-1))-VTH+VSS)/2 값을 그대로 유지한다.
제4 구간(t4)에 제1 픽셀 라인부터 제M 픽셀 라인까지 순차적으로 i번째 블록에 포함되는 모든 픽셀에 데이터가 기입되고 문턱 전압이 센싱 되므로, 제4 구간(t4)은 데이터 기입과 문턱 전압 센싱 구간이라 할 수 있다.
도 9a를 참조하면, 제5 구간(t5)에, 스캔 신호(SCAN)는 하이 로직 레벨을 유지하고, 데이터 라인(DATA)은 플로팅 상태가 되고, 에미션 신호(EM(i))는 하이 로직 레벨에서 로우 로직 레벨로 바뀌고, 제1 전원 라인(PL1)은 고전위 전압(VDD)을 유지하고, 제2 전원 라인(PL2)의 전위는 저전위 전압(VSS)에서 고전위 전압(VDD)으로 바뀐다.
하이 로직 레벨의 스캔 신호(SCAN)에 의해 제1 및 제4 트랜지스터(T1, T4)가 턴-오프 되어, 제2 노드(N2)는 제3 노드(N3)와 분리되어 (DATA(k)-VTH) 전위를 유지하고, 구동 트랜지스터(DT)의 제1 전극(N1)은 데이터 라인(DATA)과 연결이 끊긴다.
로우 로직 레벨의 에미션 신호(EM(i))에 의해 제3 트랜지스터(T3)가 턴-온 되어 구동 트랜지스터(DT)의 제1 전극(N1)의 전위가 고전위 전압(VDD)이 된다.
제2 전원 라인(PL2)의 전위 변동에 따라, OLED의 애노드 전극이 캐소드 전극보다 전위가 낮아져 OLED에 역방향 전압이 인가되어 OLED에 전류가 순방향으로 흐르지 않게 되어 발광하지 않고, OLED 커패시터(COLED)에 의해 OLED의 애노드 전극의 전위는 제2 전원 라인(PL2)의 고전위 전압(VDD) 이상으로 커진 후 고전위 전압(VDD)으로 정착한다. 로우 로직 레벨의 에미션 신호(EM(i))에 따라 제2 트랜지스터(T2)가 턴-온 되고 이에 제3 노드(N3)와 OLED의 애노드 전극이 연결되어 구동 트랜지스터(DT)의 제2 전극(N3)의 전위도 OLED의 애노드 전극의 전위와 같이 고전위 전압(VDD) 이상으로 커진 후 고전위 전압(VDD)으로 정착한다.
구동 트랜지스터(DT)의 제1 전극(N1)의 전위가 고전위 전압(VDD)을 유지하고, 구동 트랜지스터(DT)의 제2 전극인 제3 노드(N3)의 전위가 구동 트랜지스터(DT)의 제1 전극인 제1 노드(N1)의 전위보다 큰 상태가 된 후 고전위 전압(VDD)으로 천천히 줄어들기 때문에, 구동 트랜지스터(DT)가 역방향으로 턴-온 되어 전류가 구동 트랜지스터(DT)의 제2 전극(N3)에서 제1 전극(N1)으로 흐르게 된다.
즉, 제5 구간(t5)은, OLED를 끄고 OLED의 애노드 전극을 고전위 전압(VDD)으로 바꾸는 구간이다.
도 9b를 참조하면, 제6 구간(t6)에, 스캔 신호(SCAN)는 하이 로직 레벨을 유지하고, 데이터 라인(DATA)은 플로팅 상태를 유지하고, 에미션 신호(EM(i))는 로우 로직 레벨을 유지하고, 제1 및 제2 전원 라인(PL1, PL2)은 고전위 전압(VDD)에서 저전위 전압(VSS)으로 바뀐다.
하이 로직 레벨의 스캔 신호(SCAN)에 의해 제1 및 제4 트랜지스터(T1, T4)가 턴-오프 상태를 유지하여, 제2 노드(N2)는 (DATA(k)-VTH) 전위를 유지하고, 구동 트랜지스터(DT)의 제1 전극(N1)과 데이터 라인(DATA)의 연결도 끊긴 상태를 유지한다.
로우 로직 레벨의 에미션 신호(EM(i))에 의해 제3 트랜지스터(T3)가 턴-온 상태를 유지하고, 제1 전원 라인(PL1)의 전압 변동에 따라 구동 트랜지스터(DT)의 제1 전극(N1)의 전위가 고전위 전압(VDD)에서 저전위 전압(VSS)으로 바뀐다.
제2 전원 라인(PL2)이 저전위 전압(VSS)으로 바뀌어 OLED의 애노드 전극도 저전위 전압(VSS)으로 바뀌고 턴-온 상태의 제2 트랜지스터(T2)에 의해 구동 트랜지스터(DT)의 제2 전극(N3)도 저전위 전압(VSS)이 된다.
즉, 제6 구간(t6)은, 구동 트랜지스터의 제2 전극(N3)과 OLED의 애노드 전극을 저전위 전압(VSS)으로 초기화하는 구간이다.
또한, 제5 구간(t5)과 제6 구간(t6)에 구동 트랜지스터의 제2 전극(N3)과 OLED의 애노드 전극을 고전위 전압(VDD)과 저전위 전압(VSS)으로 순차적으로 초기화함으로써, OLED에 흐르는 전류가 이전 프레임에 저장된 값으로 결정되는 복원 잔상 현상을 막을 수 있다.
도 9c를 참조하면, 제7 구간(t7)에, 스캔 신호(SCAN)는 하이 로직 레벨을 유지하고, 데이터 라인(DATA)은 데이터 전압을 인가하는데 이는 다음 블록의 픽셀 라인에 데이터 전압을 인가하기 위한 것이고, 에미션 신호(EM(i))도 로우 로직 레벨을 유지하고, 제1 전원 라인(PL1)은 저전위 전압(VSS)에서 고전위 전압(VDD)으로 바뀌고, 제2 전원 라인(PL2)은 저전위 전압(VSS)을 유지한다.
OLED의 캐소드 전극이 애노드 전극보다 낮아져 전류가 순방향으로 흐르게 되고, 턴-온 상태의 구동 트랜지스터(DT)가 턴-온 상태의 제2 트랜지스터(T2)를 거쳐 OLED에 전류를 흘리게 되는데, 구동 트랜지스터(DT)는 스토리지 커패시터(CST)에 저장된 게이트 전극(N2)의 전위인 (DATA(k)-VTH)에서 문턱 전압(VTH)만큼 상쇄된 DATA(k)에 상응하는 전류를 OLED에 흘리게 한다.
구동 트랜지스터(DT)의 소스 전극, 즉 제1 전극(N1)의 전위는 고전압 전압(VDD)이고, 구동 트랜지스터(DT)의 게이트 전극(N2)의 전위는 (DATA(k)-VTH)이므로, OLED에 흐르는 구동 전류(IOLED)에 대한 관계식은 아래 수학식 1과 같이 된다.
Figure pat00001
수학식 1에서, m/2는 구동 트랜지스터(DT)의 전자 이동도, 기생 커패시턴스, 채널 용량 등에 의해 결정되는 비례 상수를 나타낸다.
수학식 1에서 보는 것과 같이, 구동 전류(IOLED)의 관계식에는 구동 트랜지스터(DT)의 문턱 전압(VTH) 성분이 소거되므로, 구동 트랜지스터의 문턱 전압이 변한다고 할지라도 문턱 전압을 보상하면서 데이터 라인(DATA)을 통해 입력되는 데이터 전압에 상응하는 전류로 OLED를 발광시킬 수 있다.
즉, 제7 구간(t7)은 OLED를 발광시키는 구간에 해당한다.
한편, i번째 블록에서 제5 내지 제7 구간(t5 ~ t7)은, 다음 블록인 (i+1)번째 블록의 제1 내지 제4 구간(t1 ~ t4)에 대응하는 구간이다. 즉, i번째 블록에 포함된 모든 픽셀들에 데이터를 기입한 후(t1 ~ t4), i번째 블록에 포함된 모든 픽셀들의 OLED의 애노드 전극을 초기화하고 OLED를 발광시키는 기간(t5 ~ t7) 동안, (i+1)번째 블록에 포함된 모든 픽셀들에 대해서 OLED를 끄고 초기화하고 데이터를 기입하게 된다(t1 ~ t4).
따라서, i번째 블록의 제5 및 제6 구간(t5, t6)은 (i+1) 블록의 제1 내지 제3 구간(t1 ~ t5)에 대응하고, i번째 블록의 제7 구간(t7)은 (i+1) 블록의 제4 구간(t4)에 대응한다.
스캔 신호와 에미션 신호는, 픽셀 라인 단위로 공급되기 때문에, 픽셀 라인마다 또는 블록마다 서로 달라도 문제가 없다. 하지만, 제1 및 제2 전원 라인(PL1, PL2)은 모든 픽셀에 공통으로 연결되기 때문에, 데이터를 기입하고 있는 블록과 OLED를 발광시키고 있는 블록에서 동기하여 동작할 수 있도록 전원이 공급되어야 한다.
본원 발명에서는, 데이터 기입은 첫 번째 픽셀 라인부터 마지막 픽셀 라인까지 순차적으로 이루어지지만, 발광은 블록 단위로 순차적으로 이루어지기 때문에, 어떤 하나의 블록에서 픽셀에 데이터를 기입하는 동안 나머지 블록에서는 픽셀을 발광시켜야 한다.
예를 들어 i번째 블록에 포함된 픽셀들의 OLED를 발광시키는 제7 구간(t5) 동안은 제1 및 제2 전원 라인(PL1, PL2)에 각각 고전위 전압(VDD)과 저전위 전압(VSS)을 공급해야 하고, i번째 블록의 제7 구간(t7)에 대응하는, (i+1)번째 블록의 제4 구간(t4) 동안에도 제1 및 제2 전원 라인(PL1, PL2)에 각각 고전위 전압(VDD)과 저전위 전압(VSS)이 인가된다. 제4 구간(t4) 동안 에미션 라인(EM(i))에 하이 로직 레벨이 인가되고 이에 제3 트랜지스터(T3)가 턴-오프 되어, 제1 노드(N1)가 제1 전원 라인(PL1)으로부터 분리되어, 데이터 기입을 위한 제1 노드(N1)와 데이터 라인(DATA)의 연결이 가능해진다.
또한, 데이터 기입을 준비하는 i번째 블록의 픽셀들에 대해 OLED를 끄고 각 노드를 초기화하는 제1 내지 제3 구간(t1 ~ t3) 동안, 제1 및 제2 전원 라인(PL1, PL2)에 도 6에 도시한 것과 같이 각각 고전위 전압(VDD)을 인가한 후 저전위 전압(VSS)을 인가하는데, 발광 기간에 해당하는 나머지 블록의 제5 및 제6 구간(t5, t6) 동안 제1 및 제2 전원 라인(PL1, PL2)에 고전위 전압(VDD)과 저전위 전압(VSS)이 교번하여 OLED가 잠시 꺼지게 된다.
즉, 발광하는 블록의 제5 및 제6 구간(t5, t6)은, OLED의 발광을 잠시 멈추게 하는 구간인데, 데이터 기입을 위한 블록의 제1 내지 제3 구간(t1 ~ t3)의 동작을 위해 삽입된 구간에 해당한다.
표시 패널을 I개의 블록으로 나누어 분할하여 데이터 기입을 블록 단위로 다음 블록으로 순차적으로 진행하고 나머지 블록은 모두 동시에 발광할 때, 하나의 프레임 기간을 I로 나눈 기간, 즉 하나의 블록에 데이터 기입이 진행되는 기간 중에서, OLED의 발광을 끄고 픽셀의 주요 노드를 초기화하는 구간(t1, t2)은 데이터 기입이 진행되는 블록과 발광하는 블록에 공통으로 적용된다.
이와 같이, 본원 발명은, 데이터를 기입하는 블록과 발광하는 블록에 전원을 분리하여 공급하지 않고, 모든 픽셀에 걸쳐 같은 전원 라인을 공유하면서, 블록마다 데이터 기입 동작과 발광 동작을 병행할 수 있게 된다.
도 10a와 도 10b는 제1 전원 라인과 제2 전원 라인에 고전위 전원과 저전위 전원을 인가하기 위한 구성과 스위칭 신호의 파형도를 도시한 것이다.
제1 전원 라인(PL1)과 제2 전원 라인(PL2)에는 고전위 전압(VDD)과 저전위 전압(VSS)이 교대로 인가되어야 하므로, 제1 전원 라인(PL1)은 스위치 S1과 S2를 통해, 제2 전원 라인(PL2)은 스위치 S3과 S4를 통해 고전위 전원(VDD)과 저전위 전원(VSS)에 연결될 수 있다.
스위치 S1은 제1 전원 라인(PL1)에 고전위 전압(VDD)이 인가되는 제2, 제4, 제5 및 제7 구간(t2, t4, t5, t7)에 제1 전원 라인(PL1)을 고전위 전원(VDD)에 연결(On)하고, 스위치 S2는 제1 전원 라인(PL1)에 저전위 전압(VSS)이 인가되는 제2, 제3 및 제6 구간(t2, t3, t6)에 제1 전원 라인(PL1)을 저전위 전원(VSS)에 연결(On)한다.
스위치 S3은 제2 전원 라인(PL2)에 고전위 전압(VDD)이 인가되는 제1 및 제5 구간(t1, t5)에 제2 전원 라인(PL2)을 고전위 전원(VDD)에 연결(On)하고, 스위치 S4는 제2 전원 라인(PL2)에 저전위 전압(VSS)이 인가되는 제2 내지 제4 구간, 제6 구간 및 제7 구간(t2 ~ t4, t6, t7)에 제2 전원 라인(PL2)을 저전위 전원(VSS)에 연결(On)한다.
도 4의 전원 생성부(16)가 스위치 S1 내지 S4의 동작을 제어하여, 제1 전원 라인(PL1)과 제2 전원 라인(PL2)에 고전위 전압(VDD)과 저전위 전압(VSS)을 교대로 공급할 수 있다.
도 11a 내지 도 11d는, 픽셀 회로에 인가되는 저전위 전압을 바꿀 때 주요 노드의 전압을 도시한 것으로, 첫 번째 프레임에 4V의 데이터 전압을 인가하고 두 번째 프레임에 3V의 데이터 전압을 인가할 때, 두 번째 프레임의 제1 구간 내지 제5 구간에 주요 노드의 전압을 도시하고 있다.
스토리지 커패시터(CST)는 50f이고, OLED 커패시터(COLED)는 20f이고, 고전위 전압(VDD)은 4.6V이고, 스캔 신호(SCAN)와 에미션 신호(EM(i))는 -8V에서 8V로 스윙 하는 조건이고, 제1 전원 라인(PL1)에 인가되는 저전위 전압(VSS)은 -3V로 고정하고, 제2 전원 라인(PL2)에 인가되는 저전위 전압(VSS)을 각각 -3V(도 11a), -5V(도 11b), -7V(도 11c), -8V(도 11d)로 바꾸면서 주요 노드의 전압을 측정한 것이다. 제2 전원 라인(PL2)에 인가되는 저전위 전압(VSS)이 낮아질수록 제3 노드(N3)의 전위의 변동이 커지는 것을 확인할 수 있다.
도 12a 내지 도 12d는 스토리지 커패시터와 OLED 커패시터 값들의 조합에 따른 주요 노드의 전압을 도시한 것이다.
데이터 전압은 4V이고, 고전위 전압(VDD)은 4.6V이고, 저전위 전압(VSS)은 -3V이고, 스캔 신호(SCAN)와 에미션 신호(EM(i))는 -8V에서 8V로 스윙 하고, 스토리지 커패시터(CST)와 OLED 커패시터(COLED)는 각각 도 12a에서 30f와 20f, 도 12b에서 30f와 30f, 도 12c에서 50f와 20f, 도 12d에서 50f와 30f의 조건이다.
OLED 커패시터(COLED) 값이 클수록 제3 노드(N3)의 전위의 변동이 커지고, 스토리지 커패시터(CST) 값이 클수록 제3 노드(N3)의 전위의 변동이 작은 것을 확인할 수 있다.
도 13은 본 발명에 따른 픽셀의 평면과 종래 픽셀의 평면을 비교한 것이다.
본 발명의 픽셀 회로는, 종래 수평 라인 단위로 순차적으로 발광시키는 방식의 픽셀 회로에 비해, 4개의 트랜지스터를 줄이고, 이전 픽셀 라인의 스캔 신호 라인(SCAN(n-1))을 제거함으로써, 더 높은 해상도 모델 개발을 위한 픽셀 디자인에 마진을 확보하고 개구율을 높일 수 있게 된다.
도 14는 본 발명에 따라 발광 기간 사이에 블랙 영상을 삽입하는 효과를 개념적으로 도시한 것이다. 블록 단위로 하나의 프레임을 노드들을 초기화시키고 문턱 전압을 센싱하고 데이터를 기입하는 초기화/센싱 기간과 해당 블록 내의 모든 픽셀을 동시에 발광시키는 발광 기간으로 나누고, 초기화/센싱 기간에 OLED를 오프 하고 발광 기간에 OLED를 켜는 임펄스 구동에 의해, 발광 기간 사이에 블랙 영상을 삽입하는 효과를 얻고 이에 따라 응답 시간과 관련된 MPRT(Moving Picture Response Time)를 향상시킬 수 있다.
도 15는 본 발명에 따른 GIP 구성과 종래 GIP 구성을 비교한 것이다.
종래 수평 라인 단위로 순차적으로 발광시키기 위해서는, 각 픽셀 라인에 스캔 신호(SCAN)뿐만 아니라 에미션 신호(EM)가 순차적으로 인가되어야 하고, 이를 위해 GIP에 스캔 신호를 생성하는 스캔 블록(Scan Block)과 에미션 블록(Emission Block)이 마련되어야 한다.
하지만, 본 발명에서는, 블록 단위로 해당 블록에 포함된 모든 픽셀에 순차적으로 데이터를 기입한 후에 동시에 발광시키기 때문에, 각 픽셀 라인에 스캔 신호(SCAN)를 순차적으로 공급하기 위한 스캔 블록(Scan Block)이 GIP에 마련되어야 하지만, 블록 내에 포함된 모든 픽셀 라인에 에미션 신호(EM)를 동시에 인가하므로 에미션 블록이 필요하지 않거나 적은 개수의 에미션 블록만이 필요하게 되어, GIP를 가리는 베젤을 줄일 수 있다.
도 16은 순차 발광 구동 방식, 동시 발광 구동 방식 및 본 발명에 따른 블록 단위 동시 발광 구동 방식을 비교한 표를 도시한 것이다.
픽셀 회로 구성이, 도 1의 순차 발광 구동 방식은 7개의 트랜지스터와 1개의 커패시터를 사용하여 복잡하지만, 도 2의 동시 발광 구동 방식은 3개의 트랜지스터와 1개의 커패시터를 사용하고, 도 3의 본원 발명은 5개의 트랜지스터와 1개의 트랜지스터를 사용하여 도 1에 비해 간단하다.
또한, 픽셀 라인에 수평 방향으로 연결되는 수평 배선의 개수를 보면, 도 1의 순차 발광 구동 방식은 이전 픽셀 라인의 스캔 라인(SCAN(n-1)), 현재 픽셀 라인의 스캔 라인(SCAN(n)), 현재 픽셀 라인의 에미션 라인(EM(n)), 초기화 라인(INITIAL)을 포함하여 4개이고, 도 2의 동시 발광 구동 방식은 현재 픽셀 라인의 스캔 라인(SCAN(n))과 모든 픽셀에 공통인 에미션 라인(EM)을 포함하여 2개이고, 도 3의 본원 발명은 현재 픽셀 라인의 스캔 라인(SCAN(n)), 현재 블록의 에미션 라인(EM(i)), 기준 전원 라인(REF)을 포함하여 3개이다.
또한, 에미션 라인의 개수를 보면, 도 1의 순차 발광 구동 방식은 표시 패널의 수평 라인의 개수인 N이고, 도 2의 동시 발광 구동 방식은 패널에 포함된 모든 픽셀에 공통이므로 하나이고, 도 3의 본원 발명은 블록마다 공통이므로 표시 패널을 분할한 블록의 개수인 I이다.
또한, 발광 시간을 보면, 도 1의 순차 발광 구동 방식은 1 프레임에서 픽셀을 초기화하고 문턱 전압을 센싱 하고 데이터 전압을 기입하는 2H를 제외한 시간(1 Frame 2H)이고, 도 2의 동시 발광 구동 방식은 데이터 기입 시간과 발광 시간의 비율이 1:1일 때 1/2 Frame이고, 도 3의 본원 발명은 1 프레임에서 하나의 블록에 데이터를 기입하는 기간을 뺀 시간((I-1)/I Frame)이다.
또한, 픽셀에 데이터를 기입하는 시간인 충전 시간을 살펴 보면, 도 1의 순차 발광 구동 방식은 1H이고, 도 2의 동시 발광 구동 방식은 1/2H이고, 도 3의 본원 발명은 1H이다.
즉, 블록 단위로 동시 발광시키는 본원 발명은, 도 1의 순차 발광 구동 방식과 도 2의 동시 발광 구동 방식을 절충하여, 도 1의 순차 발광 구동 방식 대비, 픽셀 구성이 상대적으로 간단하고, 수평 배선 개수가 작고, 에미션 배선 개수가 작은 장점이 있고, 도 2의 동시 발광 구동 방식 대비, 발광 시간과 충전 시간을 더 길게 갖게 되는 장점이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 표시 패널 11: 타이밍 컨트롤러
12: 데이터 구동 회로 13: 게이트 구동 회로
14: 데이터 라인 15: 스캔 라인
16: 전원 생성부

Claims (13)

  1. 복수 개 픽셀을 구비하는 표시 패널; 및
    데이터 라인, 스캔 라인 및 에미션 라인에 신호를 공급하여 상기 표시 패널을 구동하는 구동 회로를 포함하여 구성되고,
    각 픽셀은,
    제1 전극과 제2 전극이 각각 제1 노드와 제3 노드에 연결되고, 게이트 전극이 상기 제2 노드에 연결되는 구동 트랜지스터;
    캐소드 전극이 제2 전원 라인에 연결되는 발광 다이오드;
    제1 전극과 제2 전극이 각각 기준 전원 라인과 상기 제2 노드에 연결되는 커패시터;
    제1 전극과 제2 전극이 각각 상기 구동 트랜지스터의 게이트 전극과 제2 전극에 연결되고, 게이트 전극이 상기 스캔 라인에 연결되는 제1 트랜지스터;
    제1 전극과 제2 전극이 각각 상기 구동 트랜지스터의 제2 전극과 상기 발광 다이오드의 애노드 전극에 연결되고, 게이트 전극이 상기 에미션 라인에 연결되는 제2 트랜지스터;
    제1 전극과 제2 전극이 각각 제1 전원 라인과 상기 제1 노드에 연결되고, 게이트 전극이 상기 에미션 라인에 연결되는 제3 트랜지스터; 및
    제1 전극과 제2 전극이 각각 상기 데이터 라인과 상기 제1 노드에 연결되고, 게이트 전극이 상기 스캔 라인에 연결되는 제4 트랜지스터를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 구동 회로는, 상기 표시 패널을 상기 스캔 라인이 진행하는 방향과 수직 방향으로 복수 개 블록으로 분할하여 구동하되, 상기 복수 개 블록 중 하나의 블록에 포함된 픽셀에 데이터를 순차적으로 기입하는 동안 나머지 블록에 포함된 픽셀의 발광 다이오드를 동시에 발광시키는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 구동 회로는, 같은 블록에 포함되는 픽셀에 연결되는 에미션 라인에 같은 에미션 신호를 인가하는 것을 특징으로 하는 표시 장치.
  4. 제2 항에 있어서,
    상기 표시 패널에 전원을 공급하기 위한 전원 생성부를 더 포함하고,
    상기 전원 생성부는, 상기 제1 전원 라인과 제2 전원 라인에 고전위 전압과 저전위 전압을 교대로 공급하되, 모든 블록에 동시에 공급하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서,
    상기 전원 생성부가 상기 제1 전원 라인과 제2 전원 라인에 상기 고전위 전압을 인가하고, 상기 구동 회로가 상기 스캔 라인과 에미션 라인에 각각 턴-오프 레벨의 스캔 신호와 턴-온 레벨의 에미션 신호를 인가하여, 상기 발광 다이오드의 발광을 끄고,
    상기 전원 생성부가 상기 제1 전원 라인과 제2 전원 라인에 상기 저전위 전압을 인가하고, 상기 구동 회로가 상기 스캔 라인과 에미션 라인에 각각 턴-오프 레벨의 스캔 신호와 턴-온 레벨의 에미션 신호를 인가하여, 상기 제3 노드를 초기화하는 것을 특징으로 하는 표시 장치.
  6. 제5 항에 있어서,
    상기 전원 생성부는 상기 제1 전원 라인과 제2 전원 라인에 각각 상기 고전위 전압과 상기 저전위 전압을 인가하고,
    상기 구동 회로는, 상기 하나의 블록의 픽셀에 대해, 상기 데이터 라인에 데이터 전압을 인가하고, 상기 스캔 라인에 턴-온 레벨의 스캔 펄스를 인가하고, 상기 에미션 라인에 턴-오프 레벨의 에미션 신호를 인가하여, 상기 제1 노드에 데이터 전압을 인가하고,
    상기 구동 회로는, 상기 나머지 블록의 픽셀에 대해, 상기 스캔 라인에 턴-오프 레벨의 스캔 신호를 인가하고, 상기 에미션 라인에 턴-온 레벨의 에미션 신호를 인가하여, 상기 발광 다이오드를 발광시키는 것을 특징으로 하는 표시 장치.
  7. 표시 패널에 구비된 모든 픽셀에 포함된 발광 다이오드를 끄는 단계;
    상기 모든 픽셀에 포함된 발광 다이오드의 애노드 전극을 초기화하는 단계; 및
    상기 표시 패널을 분할한 복수 개의 블록 중에서 하나의 블록의 픽셀에 데이터를 순차적으로 기입하고 나머지 블록의 픽셀을 동시에 발광시키는 단계를 포함하여 이루어지고,
    상기 복수 개의 블록의 픽셀에 공통으로 연결되어 전원을 공급하는 제1 전원 라인과 제2 전원 라인에 고전위 전압과 저전위 전압이 교대로 공급되는 것을 특징으로 하는 표시 장치를 구동하는 방법.
  8. 제7 항에 있어서,
    상기 발광 다이오드를 끄는 단계는, 상기 제1 전원 라인과 제2 전원 라인에 모두 상기 고전위 전압을 공급하여, 상기 픽셀의 구동 트랜지스터의 제1 전극과 상기 픽셀의 발광 다이오드의 캐소드 전극에 상기 고전위 전압을 공급하는 것을 특징으로 하는 표시 장치를 구동하는 방법.
  9. 제8 항에 있어서,
    상기 초기화하는 단계는, 상기 제1 전원 라인과 제2 전원 라인에 모두 상기 저전위 전압을 공급하여, 상기 픽셀의 구동 트랜지스터의 제1 전극과 상기 캐소드 전극을 상기 저전위 전압으로 초기화하는 것을 특징으로 하는 표시 장치를 구동하는 방법.
  10. 제9 항에 있어서,
    상기 기입하고 발광시키는 단계는, 상기 제1 전원 라인과 제2 전원 라인에 각각 상기 고전위 전압과 상기 저전위 전압을 공급하는 것을 특징으로 하는 표시 장치를 구동하는 방법.
  11. 제10 항에 있어서,
    상기 기입하고 발광시키는 단계는, 상기 하나의 블록에 포함된 픽셀에 대해서, 데이터 라인을 통해 데이터 전압을 인가하고, 상기 구동 트랜지스터의 제2 전극과 게이트 전극을 연결하여 상기 게이트 전극에 상기 데이터 전압에 상기 구동 트랜지스터의 문턱 전압이 반영된 전압을 형성하는 것을 특징으로 하는 표시 장치를 구동하는 방법.
  12. 제10 항에 있어서,
    상기 기입하고 발광시키는 단계는, 상기 나머지 블록에 포함된 픽셀에 대해서, 상기 구동 트랜지스터의 제1 전극에 상기 고전위 전압을 공급하여 상기 구동 트랜지스터를 턴-온 시키고, 상기 구동 트랜지스터의 제2 전극과 상기 발광 다이오드의 애노드 전극을 연결하여 상기 구동 트랜지스터의 게이트 전극에 저장된 전압에 상응하는 전류를 상기 발광 다이오드에 흘려 상기 발광 다이오드를 발광시키는 것을 특징으로 하는 표시 장치를 구동하는 방법.
  13. 제9 항에 있어서,
    상기 하나의 블록의 픽셀에 대해서, 상기 애노드 전극을 초기화한 후 상기 데이터를 순차적으로 기입하기에 앞서, 상기 구동 트랜지스터의 제2 전극과 게이트 전극을 연결하여 상기 구동 트랜지스터의 게이트 전극을 초기화하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 표시 장치를 구동하는 방법.
KR1020180092020A 2018-08-07 2018-08-07 표시 장치 KR102498990B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180092020A KR102498990B1 (ko) 2018-08-07 2018-08-07 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180092020A KR102498990B1 (ko) 2018-08-07 2018-08-07 표시 장치

Publications (2)

Publication Number Publication Date
KR20200016663A true KR20200016663A (ko) 2020-02-17
KR102498990B1 KR102498990B1 (ko) 2023-02-13

Family

ID=69670716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180092020A KR102498990B1 (ko) 2018-08-07 2018-08-07 표시 장치

Country Status (1)

Country Link
KR (1) KR102498990B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021169570A1 (zh) * 2020-02-28 2021-09-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000099A (ko) * 2005-06-27 2007-01-02 엘지.필립스 엘시디 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20100077649A (ko) * 2008-12-29 2010-07-08 삼성전자주식회사 표시 장치 및 그 구동 방법
KR20130062573A (ko) * 2011-12-05 2013-06-13 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 구동방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000099A (ko) * 2005-06-27 2007-01-02 엘지.필립스 엘시디 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20100077649A (ko) * 2008-12-29 2010-07-08 삼성전자주식회사 표시 장치 및 그 구동 방법
KR20130062573A (ko) * 2011-12-05 2013-06-13 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 구동방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021169570A1 (zh) * 2020-02-28 2021-09-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
US11935483B2 (en) 2020-02-28 2024-03-19 Hefei Boe Joint Technology Co., Ltd. Pixel circuit and driving method thereof, and display panel

Also Published As

Publication number Publication date
KR102498990B1 (ko) 2023-02-13

Similar Documents

Publication Publication Date Title
CN108257549B (zh) 电致发光显示器
KR102663039B1 (ko) 전계 발광 표시장치
KR102650560B1 (ko) 전계 발광 표시장치
KR102393141B1 (ko) 게이트 구동회로 및 이를 이용한 표시장치와 그 구동 방법
CN113053281B (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
WO2019062579A1 (zh) 像素电路及其驱动方法、显示装置
CN112992049B (zh) 具有像素驱动电路的电致发光显示装置
KR20190018982A (ko) 게이트 구동회로와 이를 이용한 표시장치
KR20210083644A (ko) 유기발광 표시장치 및 그 구동방법
KR102626519B1 (ko) 유기발광소자표시장치
KR20210106052A (ko) 표시 장치
US9466239B2 (en) Current drive type display device and drive method thereof
US8810488B2 (en) Display device and method for driving the same
KR20210011554A (ko) 화소 및 이를 포함하는 표시 장치
JP2010039435A (ja) 表示パネルモジュール及び電子機器
KR102588103B1 (ko) 표시 장치
CN113129838A (zh) 栅极驱动电路以及使用该栅极驱动电路的显示器件
KR20210045171A (ko) 스캔 구동부 및 이를 포함하는 표시장치
KR20200036415A (ko) 표시 장치
KR20200081071A (ko) 시프트 레지스터 회로부 및 이를 포함하는 발광표시장치
KR102604731B1 (ko) 표시 장치
KR102498990B1 (ko) 표시 장치
KR20200055580A (ko) 픽셀 회로와 이를 이용한 표시장치
KR102656845B1 (ko) 표시 장치
KR102485956B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant