KR20210027406A - 화상 표시 장치 - Google Patents

화상 표시 장치 Download PDF

Info

Publication number
KR20210027406A
KR20210027406A KR1020217002792A KR20217002792A KR20210027406A KR 20210027406 A KR20210027406 A KR 20210027406A KR 1020217002792 A KR1020217002792 A KR 1020217002792A KR 20217002792 A KR20217002792 A KR 20217002792A KR 20210027406 A KR20210027406 A KR 20210027406A
Authority
KR
South Korea
Prior art keywords
circuit
signal
transistor
voltage
emitting element
Prior art date
Application number
KR1020217002792A
Other languages
English (en)
Other versions
KR102649819B1 (ko
Inventor
하지메 아끼모또
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20210027406A publication Critical patent/KR20210027406A/ko
Application granted granted Critical
Publication of KR102649819B1 publication Critical patent/KR102649819B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

실시 형태에 관한 화상 표시 장치는, 직류 전압이 인가되는 제1 전원선과 상기 제1 전원선보다도 저전위로 설정되는 제2 전원선 사이에서 매트릭스 형상으로 배열된 복수의 화소 회로를 구비한다. 상기 복수의 화소 회로의 각각은, 발광 소자와, 상기 발광 소자에 접속되고, 삼각파 신호를 포함하는 제1 신호와 소정의 기간에서 설정된 제1 직류 전압을 비교한 결과에 기초하여, 상기 발광 소자에 전류를 공급하는 시간폭을 설정하는 제1 회로를 포함한다. 상기 복수의 화소 회로의 적어도 일부는, 상기 제1 회로와 직렬로 접속되고, 상기 소정의 기간과는 다른 기간에서 설정된 제2 직류 전압에 기초하여, 상기 제1 회로에 공급하는 전류값을 제어하는 제2 회로를 포함한다.

Description

화상 표시 장치
본 발명의 실시 형태는, 화상 표시 장치에 관한 것이다.
고휘도, 고시야각, 고콘트라스트로 저소비 전력의 박형의 화상 표시 장치의 실현이 요망되고 있다. 이러한 시장 요구에 대응하도록, 자발광 소자를 이용한 표시 장치의 개발이 진행되고 있다.
표시 장치용의 자발광 소자로서, 유기 EL(일렉트로루미네센스, OLED)을 사용한 디스플레이가 유망시되어 실용화가 진행되고 있지만, 발광 수명이나 고휘도에서의 번인과 같은 문제점이 지적되고 있다.
마이크로 LED는, III-V족계 등의 무기 반도체 재료를 사용한 미세 발광 소자를 표시 장치용의 자발광 소자로서 개발되어, 상술한 OLED의 문제점을 해결하는 것으로서 기대되고 있다.
표시 장치에 마이크로 LED를 응용하여, OLED의 문제점을 해결하기 위해서는, 화소가 되는 마이크로 LED를 넓은 다이내믹 레인지에서 구동할 것이 요망되고 있다.
일본 특허 공개 제2000-56727호 공보
실시 형태는, 발광 소자를 넓은 다이내믹 레인지에서 구동하는 화상 표시 장치를 제공한다.
실시 형태에 관한 화상 표시 장치는, 직류 전압이 인가되는 제1 전원선과 상기 제1 전원선보다도 저전위로 설정되는 제2 전원선 사이에서 매트릭스 형상으로 배열된 복수의 화소 회로를 구비한다. 상기 복수의 화소 회로의 각각은, 발광 소자와, 상기 발광 소자에 접속되고, 삼각파 신호를 포함하는 제1 신호와 소정의 기간에서 설정된 제1 직류 전압을 비교한 결과에 기초하여, 상기 발광 소자에 전류를 공급하는 시간폭을 설정하는 제1 회로를 포함한다. 상기 복수의 화소 회로의 적어도 일부는, 상기 제1 회로와 직렬로 접속되고, 상기 소정의 기간과는 다른 기간에서 설정된 제2 직류 전압에 기초하여, 상기 제1 회로에 공급하는 전류값을 제어하는 제2 회로를 포함한다.
본 실시 형태에서는, 발광 소자를 넓은 다이내믹 레인지에서 구동하는 화상 표시 장치가 실현된다.
도 1은 제1 실시 형태에 관한 화상 표시 장치를 예시하는 블록도이다.
도 2는 제1 실시 형태의 화상 표시 장치의 일부를 예시하는 블록도이다.
도 3은 제1 실시 형태의 화상 표시 장치의 일부를 예시하는 회로도이다.
도 4는 제1 실시 형태의 화상 표시 장치의 동작을 설명하기 위한 타이밍 차트의 예이다.
도 5는 제1 실시 형태의 화상 표시 장치의 동작을 설명하기 위한 타이밍 차트의 예이다.
도 6은 제1 실시 형태의 화상 표시 장치의 동작을 설명하기 위한 개념도이다.
도 7의 도 7의 (a) 내지 도 7의 (c)는 발광 소자의 특성예를 나타내는 그래프이다.
도 8의 (a)는 제1 실시 형태의 변형예를 예시하는 블록도이다. 도 8의 (b)는 제1 실시 형태의 변형예를 예시하는 회로도이다.
도 9는 제2 실시 형태에 관한 화상 표시 장치의 일부를 예시하는 블록도이다.
도 10은 제3 실시 형태에 관한 화상 표시 장치의 일부를 예시하는 회로도이다.
도 11은 제4 실시 형태에 관한 화상 표시 장치의 일부를 예시하는 회로도이다.
도 12는 제5 실시 형태에 관한 화상 표시 장치의 일부를 예시하는 회로도이다.
도 13은 제6 실시 형태에 관한 화상 표시 장치를 예시하는 블록도이다.
도 14는 제6 실시 형태의 화상 표시 장치의 일부를 예시하는 회로도이다.
도 15는 제6 실시 형태에 관한 화상 표시 장치의 동작을 설명하기 위한 타이밍 차트의 예이다.
도 16은 제6 실시 형태에 관한 화상 표시 장치의 동작을 설명하기 위한 타이밍 차트의 예이다.
도 17은 발광 소자의 특성을 예시하는 그래프이다.
도 18은 제6 실시 형태의 변형예에 관한 화상 표시 장치의 일부를 예시하는 회로도이다.
이하, 도면을 참조하면서, 본 발명의 실시 형태에 대하여 설명한다.
또한, 도면은 모식적 또는 개념적인 것이며, 각 부분의 두께와 폭의 관계, 부분간의 크기의 비율 등은, 반드시 현실의 것과 동일하다고는 할 수 없다. 또한, 동일한 부분을 나타내는 경우에도, 도면에 의해 서로의 치수나 비율이 다르게 표현되는 경우도 있다.
또한, 본원 명세서와 각 도면에 있어서, 기출 도면에 대하여 전술한 것과 마찬가지의 요소에는, 동일한 부호를 부여하여 상세한 설명을 적절히 생략한다.
(제1 실시 형태)
도 1은, 실시 형태에 관한 화상 표시 장치를 예시하는 블록도이다.
도 1에 도시한 바와 같이, 실시 형태의 화상 표시 장치(1)는 기판(2)과, 복수의 화소 회로(10)를 구비한다. 복수의 화소 회로(10)는 기판(2) 상에 마련되어 있다. 기판(2)은 거의 사각형의 판재이다. 기판(2)은 예를 들어 폴리이미드 등의 합성 수지 재료 등이나 유리 등의 무기 재료에 의해 형성되어 있다.
거의 사각형의 기판(2)의 하나의 변에 평행한 X축과, X축에 직교하는 Y축을 갖는 XY 좌표에 있어서, 화소 회로(10)는 X축 방향을 따라서 배열되어 있다. 또한, X축 방향으로 배열된 화소 회로(10)는 또한 Y축 방향으로 배열되어 있다. 즉, 화상 표시 장치(1)에서는, 복수의 화소 회로(10)는 격자상(매트릭스 형상)으로 배치되어 있다. 이하에서는, X축 방향을 행방향이라 칭하고, Y축 방향을 열방향이라 칭하는 경우가 있다.
화소 회로(10)는 화상 표시 장치(1)의 화면 해상도에 따라서, 필요한 개수가 배열된다.
매트릭스 형상으로 배열된 화소 회로(10)에 의해 형성되는 화면에 1 프레임분의 화상 데이터를 표시하는 기간을 수직 주사 기간이라 하고, 수직 주사 기간을 화면의 행수로 나눈 기간을 수평 주사 기간이라 칭하는 경우가 있다. 예를 들어, 수평 주사 기간에서는, 행방향(X축 방향, 제1 방향)으로 배열된 화소 회로(10)의 전원 제어를 위한 전압값을 설정하고, 아날로그 화상 데이터를 위한 전압값을 설정한다. 또한, 수직 주사 기간에서는, 화소 회로(10)를 주사하는 주사 회로(50)를 열방향(Y축 방향, 제2 방향)으로 순차로 시프트시킨다.
또한, 각 화소 회로(10)에 대하여, 전원 제어 신호에 의해 전압값을 설정하는 것, 및 아날로그 화상 신호에 의해 전압값을 설정하는 것을, 이하에서는 화소 회로(10)에 「전압값을 기입한다」라고 하는 경우가 있다.
매트릭스 형상으로 배치된 화소 회로(10)의 최상위행의 더욱 상위행에는, 전원 제어 신호/아날로그 화상 신호 구동 회로(40)가 마련되어 있다. 전원 제어 신호/아날로그 화상 신호 구동 회로(40)는 매트릭스 형상으로 배치된 화소 회로(10)의 최하위행의 더욱 하위의 위치에 마련되어도 된다. 전원 제어 신호선(42) 및 아날로그 화상 신호선(44)은 열방향으로 신장되어 있고, 전원 제어 신호선(42) 및 아날로그 화상 신호선(44)은 화소 회로(10)의 열마다 마련되어 있다.
전원 제어 신호/아날로그 화상 신호 구동 회로(40)는 전원 제어 신호선(42)을 통해, 각 화소 회로(10)에 전원 제어 신호를 공급한다. 전원 제어 신호(제2 직류 전압)는 복수의 전압값을 취할 수 있는 아날로그 신호이다. 전원 제어 신호/아날로그 화상 신호 구동 회로(40)는 아날로그 화상 신호선(44)을 통해, 각 화소 회로(10)에 아날로그 화상 신호(제1 직류 전압)를 공급한다. 아날로그 화상 신호도 복수의 전압값을 취할 수 있는 아날로그 신호이다.
나중에 상세하게 설명한 바와 같이, 전원 제어 신호를 공급받고 전압값이 기입된 각 화소 회로(10)는, 기입된 전압값에 기초하여 구동 전류를 설정한다. 아날로그 화상 신호를 공급받고, 전압값이 기입된 각 화소 회로(10)는 아날로그 화상 신호의 전압값에 기초하여, 이 도면에서는 도시하지 않은 기준 삼각파 신호(제1 신호)와 비교하는 역치 전압을 설정하고, 화소 회로(10)가 발광하는 시간폭을 설정한다.
또한, 전원 제어 신호/아날로그 화상 신호 구동 회로(40)는, 각 화소 회로(10)에 열마다 공급하는 도시하지 않은 기준 삼각파 신호를 생성하도록 해도 된다. 혹은, 이 기준 삼각파 신호는, 화소 회로(10)의 매트릭스의 최하위의 더욱 하위행에 기준 삼각파 회로로서 별도로 마련해도 된다. 전원 제어 신호/아날로그 화상 신호 구동 회로(40) 또는 기준 삼각파 회로는, 예를 들어 이들 회로의 외부로부터 공급된 기준 삼각파를 각 화소 회로(10)의 열에 분배한다.
전원 제어 신호/아날로그 화상 신호 구동 회로(40)는 기억부(48)를 포함해도 된다. 기억부(48)에는, 전원 제어 신호가 취하는 복수의 전압값에 대한 휘도 설정, 및 아날로그 화상 신호가 취하는 복수의 전압값에 대한 휘도 설정을 기억할 수 있다. 이들 전압값과 휘도 설정의 관계는, 화소 회로(10)를 구성하는 발광 소자의 휘도를 시인하거나 함으로써, 조정되고 설정될 수 있다. 전압값과 휘도 설정의 관계를 적절하게 설정함으로써, γ 보정할 수 있다. 디지털 PWM 방식에서는 계조 특성이 리니어해지는 것에 대하여, 신호에 γ 보정을 부여할 수 있는 것은 본 방식의 유리한 점 중 하나이다. 기억부(48)는, 예를 들어 전기적으로 재기입 가능한 기억 회로 등에 의해 형성된다.
매트릭스 형상으로 배치된 화소 회로(10)의 최좌단열의 더욱 좌측의 열에는, 주사 회로(50)가 마련되어 있다. 주사 회로(50)는 매트릭스 형상으로 배치된 화소 회로(10)의 최우단열의 더욱 우측의 열에 마련되어도 된다. 주사 회로(50)로부터 제1 주사선(52) 및 제2 주사선(54)은 화소 회로(10)의 행마다 마련되어 있다. 제1 주사선(52) 및 제2 주사선(54)은 행방향으로 신장되어 있다.
제1 주사선(52)은 전압 제어 신호 및 아날로그 화상 신호에 의해, 원하는 전압값이 각각 기입된 화소 회로(10)를, 행방향으로 선택하는 디지털 신호인 제1 주사 신호를 공급한다. 선택된 각 화소 회로(10)에는, 기준 삼각파 신호가 공급되고, 각 화소 회로(10)의 발광 소자는, 기입된 전압에 기초하는 휘도 설정에 의해 발광한다. 제2 주사선(54)은, 아날로그 화상 신호에 의해 전압값을 기입하는 경우에, 행방향으로 화소 회로(10)를 선택하기 위한 디지털 신호인 제2 주사 신호를 공급한다.
동일한 행에 대응하는 제1 주사 신호 및 제2 주사 신호는, 상보적인 논리값을 갖는다. 즉, 제1 주사 신호가 하이레벨인 경우에는, 제2 주사 신호는 로우 레벨이며, 제1 주사 신호가 로우 레벨인 경우에는, 제2 주사 신호가 하이레벨이 된다.
제2 주사 신호가 하이레벨이 되는 기간은, 수평 주사 기간마다 인접하는 다음 행의 제2 주사 신호가 하이레벨이 되는 기간으로 순차로 시프트되어 간다.
도 2는, 실시 형태의 화상 표시 장치의 일부를 예시하는 블록도이다.
도 2에는, 화소 회로(10)의 구체예가 블록도로 나타나 있다.
도 2에 도시한 바와 같이, 화소 회로(10)는 발광 소자(12)와, 아날로그 화상 PWM 회로(14)와, 전원 제어 회로(16)를 포함한다. 발광 소자(12)는 아날로그 PWM 회로(14)의 출력에 접속되어 있다. 아날로그 화상 PWM 회로(14) 및 전원 제어 회로(16)는 전원선(제1 전원선)(4)과 접지선(제2 전원선)(5) 사이에서 직렬로 접속되어 있다. 이 예에서는, 전원 제어 회로(16)가 아날로그 화상 PWM 회로(14)보다도 고전위측에 접속되어 있다.
또한, 이하에서는, 「전압」, 「전압값」이라고 하는 경우에는, 특별히 언급하지 않는 한, 접지선(5) 및 후술하는 공통 접지선(5a)의 전압값을 기준값(=0V)으로 하였을 때의 「전압」, 「전압값」을 말하는 것으로 한다.
발광 소자(12)는 아날로그 화상 PWM 회로(14)의 출력과 접지선(5) 사이에 접속되어 있다. 발광 소자(12)는, 바람직하게는 무기 반도체 발광 소자이다. 그 경우에는, 발광 소자(12)는 예를 들어 III-V족계 등의 화합물 반도체에 의해 형성되어 있다. 혹은 발광 소자(12)는 전류 발광형의 양자 도트(QD) 소자여도 된다. 또한 발광 소자(12)는 유기 일렉트로루미네센스 소자여도 되지만, 이하에서는, 특별히 언급하지 않는 한, 무기 반도체 발광 소자인 것으로서 설명한다.
아날로그 화상 PWM 회로(제1 회로)(14)는 전원 제어 회로(16)와 접지선(5) 사이에 접속되어 있다. 아날로그 화상 PWM 회로(14)는 아날로그 화상 신호선(44) 및 기준 삼각파 신호선(46)에 접속되어 있다. 아날로그 화상 신호선(44) 및 기준 삼각파 신호선(46)은 열방향으로 신장되어 있다. 아날로그 화상 PWM 회로(14)는 제1 주사선(52) 및 제2 주사선(54)에 접속되어 있다. 제1 주사선(52) 및 제2 주사선(54)은 행방향으로 신장되어 있다.
아날로그 화상 PWM 회로(14)는 제1 주사선(52)을 통해 공급되는 제1 주사 신호가 하이레벨일 때, 발광 소자(12)를 발광시킬 수 있다. 발광 소자(12)가 발광하는 기간은, 기준 삼각파 신호선(46)을 통해 공급되는 기준 삼각파 신호와, 아날로그 화상 PWM 회로(14)에 기입되어 있는 전압값에 기초하여 결정된다. 발광 소자(12)가 발광하는 주기는, 기준 삼각파 신호의 주기에 기초하여 결정된다.
아날로그 화상 PWM 회로(14)에서는, 제1 주사 신호가 로우 레벨일 때에는, 발광 소자(12)의 발광이 정지된다.
아날로그 화상 PWM 회로(14)에서는, 제2 주사선(54)을 통해 공급되는 제2 주사 신호가 하이레벨일 때, 아날로그 화상 신호선(44)을 통해 공급되는 아날로그 화상 신호의 전압값이 기입된다. 제2 주사 신호가 로우 레벨일 때에는, 아날로그 화상 신호의 전압값의 기입이 정지된다.
전원 제어 회로(제2 회로)(16)는 전원선(4)과 아날로그 화상 PWM 회로(14) 사이에 접속되어 있다. 전원 제어 회로(16)는 인접하여 선행해 주사되는 행의 화소 회로의 제2 주사선에 접속되어 있다. 전원 제어 회로(16)는 전원 제어 신호선(42)에 접속되어 있다. 전원 제어 신호선(42)은 열방향으로 신장되어 있다.
전원 제어 회로(16)에서는, 자기의 화소 회로(10)의 행에 인접하는 행의 제2 주사선(54)을 통해 공급되는 제2 주사 신호가 하이레벨일 때, 전원 제어 신호선(42)을 통해 공급되는 전원 제어 신호의 전압값이 기입된다.
이하에서는, 제1 주사 신호 및 제2 주사 신호가 하이레벨일 때에 소정의 동작을 허가 혹은 실행하고, 로우 레벨일 때에 소정의 동작을 금지 혹은 정지하는 정논리의 경우에 대하여 기술하는 것으로 한다. 특별히 언급하지 않는 한, 정논리에서의 구성에 대하여 설명하지만, 트랜지스터의 극성을 바꾸는 등에 의해, 용이하게 부논리로 변경할 수 있고, 혼재시킬 수도 있다.
화소 회로(10)의 구성을 의해 상세하게 설명한다.
도 3은, 본 실시 형태의 화상 표시 장치의 일부를 예시하는 회로도이다.
도 3에, 화소 회로(10)의 구체적인 회로예가 나타나 있다. 또한, 도 3에는, 인접하는 2개의 행에서 동일한 열의 화소 회로(10i, 10j)가 나타나 있다. 도 3에 있어서, 2개의 행의 화소 회로(10i, 10j)의 회로 구성은 동일하고, 동일한 구성 요소에는 동일한 부호를 부여하여 상세한 설명을 적절히 생략한다.
도 3에 도시한 바와 같이, 아날로그 화상 PWM 회로(14)는 인버터(20)와, 제1 트랜지스터(21)와, 제2 트랜지스터(22)와, 제3 트랜지스터(23)와, 제1 캐패시터(31)를 포함한다.
인버터(20)는 트랜지스터(20a, 20b)를 포함한다. 트랜지스터(20a, 20b)는 주 전극에서 직렬로 접속되고, 제어 전극끼리가 접속되어 있다. 트랜지스터(20a)는 n형 트랜지스터이며, 트랜지스터(20b)는 p형 트랜지스터이다. 인버터(20)의 출력에는, 발광 소자(12)의 애노드 전극이 접속되어 있다. 발광 소자(12)의 캐소드 전극은 접지선(5)에 접속되어 있다. 또한, 이하에서는, 트랜지스터의 극성은 특별히 언급하지 않는 한, n형인 것으로 한다.
제1 트랜지스터(21)는 인버터(20)의 입출력간에 주 전극에서 접속되어 있다. 제1 트랜지스터(21)의 제어 전극은 제2 주사선(54)에 접속되어 있다.
제1 캐패시터(제1 용량 소자)(31)는 한쪽의 전극에서 인버터(20)의 입력에 접속되어 있다. 제1 캐패시터(31)는 다른 쪽의 전극에서 제2 트랜지스터(22) 및 제3 트랜지스터(23)의 각각의 한쪽의 주 전극에 접속되어 있다.
제2 트랜지스터(22)의 다른 쪽의 주 전극은, 기준 삼각파 신호선(제1 신호선)(46)에 접속되어 있다. 제2 트랜지스터(22)의 제어 전극은 제1 주사선(52)에 접속되어 있다. 제3 트랜지스터(23)의 다른 쪽의 주 전극은 아날로그 화상 신호선(제2 신호선)(44)에 접속되어 있다. 제3 트랜지스터(23)의 제어 전극은 제2 주사선(54)에 접속되어 있다.
제1 트랜지스터(21) 및 제3 트랜지스터(23)가 동시에 온됨으로써, 인버터(20)의 입출력이 단락됨과 함께, 제1 캐패시터(31)에 아날로그 화상 신호 Ap의 전압이 인가된다. 인버터(20)의 입출력 단락 시의 전압은 반전 중간 전압과 동등해진다. 반전 중간 전압은 인버터(20)의 역치 전압이며, 반전 중간 전압보다도 낮은 전압이 입력되면, 인버터(20)의 출력은 상승한다. 인버터(20) 및 제1 캐패시터(31)는 컴퍼레이터로서 동작한다. 이 컴퍼레이터는 아날로그 화상 신호 Ap의 전압값을 역치 전압으로 하여 동작한다.
예를 들어, 제1 캐패시터(31)에 반전 중간 전압과 동등한 전압값을 갖는 아날로그 화상 신호 Ap가 입력된 경우에는, 기준 삼각파 신호 At의 전압값이 반전 중간 전압과 동등해졌을 때, 인버터(20)의 출력이 상승한다. 인버터(20) 및 제1 캐패시터(31)는, 아날로그 화상 신호 Ap의 전압값이 반전 중간 전압보다도 낮은 경우나 높은 경우에도, 그 전압값에 따른 역치 전압을 갖는 컴퍼레이터로서 동작한다.
전원 제어 회로(16)는 제4 트랜지스터(24)와, 제5 트랜지스터(25)와, 제2 캐패시터(32)를 포함한다.
제4 트랜지스터(24)는 p형 트랜지스터이다. 제4 트랜지스터(24)는 주 전극에서, 전원선(4)과 인버터(20)의 트랜지스터(20b)의 주 전극 사이에 접속되어 있다. 제4 트랜지스터(24)의 제어 전극은 제5 트랜지스터(25)의 한쪽의 주 전극에 접속되어 있다. 제5 트랜지스터(25)의 다른 쪽의 주 전극은 전원 제어 신호선(42)에 접속되어 있다. 제5 트랜지스터(25)의 제어 전극은, 자기의 화소 회로(10j)의 행에 인접하는 화소 회로(10i)의 행의 제2 주사선(54)에 접속되어 있다.
이 제2 주사선(54)은 화소 회로(10j)에 인접하는 화소 회로(10i)의 제1 트랜지스터(21) 및 제3 트랜지스터(23)의 제어 전극에도 접속되어 있다. 또한, 도시하지 않지만, 화소 회로(10j)의 제2 주사선(54)에는, 이 화소 회로(10j)의 열방향의 하방에 인접하는 화소 회로(도시하지 않음)의 제5 트랜지스터(25)의 제어 전극에 접속되어 있다.
제4 트랜지스터(24)의 제어 단자에는, 제5 트랜지스터(25)가 온되었을 때에 전원 제어 신호 Ac의 전압값으로 설정된 제2 캐패시터(제2 용량 소자)(32)의 양단부에 전압이 인가된다. 제4 트랜지스터(24)는 제2 캐패시터(32)의 양단부의 전압에 기초하여 전류값이 설정되며, 설정된 전류를 아날로그 화상 PWM 회로(14)에 공급한다.
각 행의 전원선(4)은 열방향으로 신장되는 공통 전원선(4a)에 각각 접속되어 있다. 각 행의 접지선(5)은 열방향으로 신장되는 공통 접지선(5a)에 각각 접속되어 있다. 공통 전원선(4a)과 공통 접지선(5a) 사이에는, 직류 전압이 인가된다.
주사 회로(50)는 행마다 인버터(51)를 포함하고 있다. 각 인버터(51)의 입력에는, 각 행에 대응하는 제2 주사선(54)이 접속되고, 각 인버터(51)의 출력에는, 각 행에 대응하는 제1 주사선(52)이 접속되어 있다.
주사 회로(50)는 순차로, 예를 들어 위로부터 아래로, 행을 선택하도록 제2 주사 신호 Di2, Dj2를 출력한다. 이 도면의 경우에서는, 주사 회로(50)는 상측의 행의 화소 회로(10i)에 하이레벨인 제2 주사 신호 Di2를 공급한 후, 이 제2 주사 신호 Di2를 로우 레벨로 함과 함께, 하측의 행의 화소 회로(10j)에 하이레벨인 제2 주사 신호 Dj2를 공급한다. 수평 주사 기간은, 제2 주사 신호 Di2, Dj2가 하이레벨인 기간을 포함하고 있고, 주사 회로(50)가 행마다 전환하여 제2 주사 신호 Di2, Dj2를 출력하는 기간을 포함하고 있다.
후에 상세하게 설명하지만, 대상의 화소 회로(10j)의 행에 인접하는 행의 제2 주사 신호 Di2에 의해, 대상의 화소 회로(10j)의 전원 제어 회로(16)를 선택하고, 그 전원 제어 회로(16)에 전원 제어 신호에 대응하는 전압값을 기입한다. 인접하는 행의 제2 주사 신호 Di2가 로우 레벨이 된 후에 이어서, 대상의 화소 회로(10j)의 행의 제2 주사 신호 Dj2가 하이레벨이 된다. 이에 의해, 대상의 화소 회로(10j)의 아날로그 화상 PWM 회로(14)를 선택하고, 아날로그 화상 신호의 전압값을 기입한다.
각 행의 제2 주사 신호 Di2, Dj2가 하이레벨이 되는 기간은, 수평 주사 기간에 의해 결정된다. 제2 주사 신호 Di2, Dj2가 하이레벨이 되는 기간은, 수평 주사 기간과 동등하거나, 그보다 짧은 기간에서 설정된다. 보다 구체적으로는, 제2 주사 신호 Di2, Dj2의 기간은, 제1 캐패시터(31) 및 제2 캐패시터(32)의 입력단의 전압이, 아날로그 화상 신호의 전압값 및 전원 제어 신호의 전압값에 거의 동등해지는 기간에 기초하여 결정된다.
각 행의 제1 주사선(52)은 제2 주사 신호 Di2, Dj2와 반대의 논리값을 갖는 제1 주사 신호 Di1, Dj1을 출력한다. 즉, 각 행의 화소 회로(10i, 10j)는, 전원 제어 신호 Ac의 전압값 및 아날로그 화상 신호 Ap의 전압값의 기입을 행하지 않은 기간에, 기준 삼각파 신호 At를 입력한다.
상술한 화소 회로(10) 중, 아날로그 화상 PWM 회로(14)나 전원 제어 회로(16)는 예를 들어 저온 다결정 실리콘 프로세스(Low Temperature Polycrystalline Silicon, LTPS)나 산화물 반도체 제조 프로세스 등을 사용하여 형성된다. 아날로그 화상 PWM 회로(14) 및 전원 제어 회로(16)를 구성하는 트랜지스터는, 박막 트랜지스터(Thin film transistor, TFT)이다. 주사 회로(50)도 TFT에 의해 구성하도록 해도 된다.
전원 제어 신호/아날로그 화상 신호 구동 회로(40)는, 디지털-아날로그 변환기나 기억부(48) 등을 포함하는 디지털-아날로그 혼재 회로로 하는 경우가 있으므로, 독립된 구동용의 집적 회로로서 제공되는 것이 바람직하다.
발광 소자(12)는 GaN 반도체 결정 상에 형성된 발광 소자(12)를 결정 성장용의 기판으로부터 분리하고, 상술한 화소 회로(10)가 형성된 기판(2) 상에 전사(Mass-Transfer)함으로써, 화상 표시 장치(1)가 형성된다.
본 실시 형태의 화상 표시 장치(1)의 동작에 대하여 설명한다.
도 4는, 본 실시 형태의 화상 표시 장치의 동작을 설명하기 위한 타이밍 차트의 예이다.
도 4에는, 2개의 수평 주사 기간에 있어서의 화소 회로(10)의 각 부의 동작 파형이 나타나 있다.
도 4의 최상단의 도면은, 전원 제어 신호선(42)에 공급되는 전원 제어 신호 Ac의 시간 변화를 나타내고 있다.
도 4의 2단째의 도면은, 대상의 화소 회로(10j)(도 3)의 행의 상방에 인접하는 행의 제2 주사선(54)의 제2 주사 신호 Di2의 시간 변화를 나타내고 있다. 이 제2 주사 신호 Di2가 하이레벨일 때, 대상의 화소 회로(10j)의 제5 트랜지스터(25)가 온된다.
도 4의 3단째의 도면은, 대상의 화소 회로(10j)의 제2 캐패시터(32)의 양단부의 전압의 시간 변화를 나타내고 있다.
도 4의 4단째의 도면은, 아날로그 화상 신호선(44)에 공급되는 아날로그 화상 신호 Ap의 시간 변화를 나타내고 있다.
도 4의 5단째의 도면은, 대상의 화소 회로(10j)의 행의 제2 주사선(54)의 제2 주사 신호 Dj2의 시간 변화를 나타내고 있다. 이 제2 주사 신호 Dj2가 하이레벨일 때, 대상의 화소 회로(10j)의 제1 트랜지스터(21) 및 제3 트랜지스터(23)가 온된다.
도 4의 6단째의 도면은, 대상의 화소 회로(10j)의 인버터(20)의 입력 전압 Vin의 시간 변화를 나타내고 있다.
도 4의 7단째의 도면은, 대상의 화소 회로(10j)의 인버터(20)의 출력 전압 Vout의 시간 변화를 나타내고 있다. 이 전압 파형은 발광 소자(12)의 애노드 전극의 전압 파형이다.
도 4의 8단째의 도면은, 기준 삼각파 신호 At의 시간 변화를 나타내고 있다. 기준 삼각파 신호 At의 주기는, 수직 주사 기간에 따라서 설정되어 있으며 수평 주사 기간보다도 충분히 길기 때문에, 완만한 구배로 되어 있다.
도 4의 최하단의 도면은, 대상의 화소 회로(10j)의 행의 제1 주사선(52)으로부터 공급되는 제1 주사 신호 Dj1의 시간 변화를 나타내고 있다. 이 제1 주사 신호 Dj1이 하이레벨일 때, 대상의 화소 회로(10j)의 제2 트랜지스터(22)가 온되고, 로우 레벨일 때에 오프된다.
전원 제어 신호 Ac는, 대상의 화소 회로(10j)의 행에 인접하는 행의 수평 주사 기간 t1 내지 t4 내에서, 설정된 값을 갖는 전압값을 나타내고 있다. 이 때의 전압값이 대상의 화소 회로(10j)의 제5 트랜지스터(25)의 주 전극에 인가된다.
시각 t2에 있어서, 대상의 화소 회로(10j)의 행의 상방에 인접하는 행의 제2 주사 신호 Di2가 하이레벨이 된다. 이에 의해, 대상의 화소 회로(10j)의 제5 트랜지스터(25)가 온된다.
제5 트랜지스터(25)가 온됨으로써, 제2 캐패시터(32)가 전원 제어 신호 Ac에의해 충전된다. 이 때의 제2 캐패시터(32)의 양단부의 전압이, 화소 회로(10j)의 전원 제어 회로(16)의 기입 전압이다.
시각 t4 내지 t7에 있어서, 전원 제어 신호 Ac의 전압값은, 대상의 화소 회로(10j)의 행에 인접하는 하측의 행의 화소 회로(도시하지 않음)를 위한 전압값으로 변경된다.
제2 주사 신호 Di2는 시각 t3에 있어서 이미 로우 레벨로 되어 있으며, 대상측의 행의 화소 회로(10j)의 제5 트랜지스터(25)는 시각 t3 이후에서는 오프되어 있다.
한편, 시각 t4 내지 t7 사이에 있어서, 아날로그 화상 신호 Ap는 대상의 화소 회로(10j)의 아날로그 화상 PWM 회로(14)에 기입하는 전압값으로 설정되어 있다.
시각 t5에 있어서, 대상의 화소 회로(10j)의 행의 제2 주사 신호 Dj2는, 하이레벨이 된다. 이에 의해, 화소 회로(10j)의 제1 트랜지스터(21) 및 제3 트랜지스터(23)는 온된다.
시각 t5에서 화소 회로(10j)의 제1 트랜지스터(21) 및 제3 트랜지스터(23)가 온됨으로써, 제1 캐패시터(31)는 아날로그 화상 신호 Ap가 갖는 전압값으로 충전된다. 인버터(20)의 입력 전압 Vin은, 인버터(20)의 입출력간이 제1 트랜지스터(21)에 의해 단락되어 있으므로, 일정값인 인버터(20)의 중간 반전 전압값에 가까워진다. 시각 t6에서는, 인버터(20)의 입력 전압 Vin은 중간 반전 전압값이 된다. 따라서, 제1 캐패시터(31)의 양단부는 아날로그 화상 신호 Ap의 전압값에 기초하는 전압값에 가까워진다. 인버터(20)의 출력 전압은 발광 소자(12)의 역치 전압보다도 낮으므로, 시각 t5 내지 t6에서는, 발광 소자(12)는 점등되지 않는다.
시각 t5 내지 t6 사이에는, 제1 주사 신호 Dj1은 로우 레벨이며, 주목하고 있는 행의 화소 회로(10j)의 제2 트랜지스터(22)는 오프되어 있다.
시각 t6 이후에서, 제1 주사 신호 Dj1은 하이레벨이 되고, 화소 회로(10j)의 제2 트랜지스터(22)는 온된다.
시각 t6에서는, 제1 캐패시터(31)는 아날로그 화상 신호 Ap에 의해 설정된 전압값으로 되어 있다. 인버터(20)는 시각 t6 이후에서, 기준 삼각파 At의 전압값이 이 전압을 하회하면, 인버터(20)의 출력이 상승하고, 발광 소자(12)의 역치 전압을 초과하였을 때, 발광 소자(12)는 발광한다.
도 5는, 본 실시 형태의 화상 표시 장치의 동작을 설명하기 위한 타이밍 차트의 예이다.
도 5에는, 도 4의 경우보다도 긴 기간의 시간축을 갖는 타이밍 차트가 나타나 있다. 이 예에서는, 시각 ta 내지 tm이 1 수직 주사 기간을 나타내고 있다. 1 수직 주사 기간은, 예를 들어 1 프레임 주파수에 의해 결정되는 기간이다. 1 프레임 주파수가 60Hz인 경우에는, 1 수직 주사 기간은 1/60[sec]이다. 이 예에서는, 기준 삼각파 신호 At는 대칭 삼각파이며, 주파수는 프레임 주파수의 2배로 설정되어 있다. 따라서, 시각 ta 내지 tg의 기간에 있어서의 동작과, 시각 tg 내지 tm의 기간에 있어서의 동작은, 동일하므로, 이하에서는 시각 ta 내지 tg의 기간에 있어서의 동작에 대하여 설명한다.
도 5의 최상단의 도면 및 2단째의 도면에는, 인버터(20)의 입력 전압 Vin의 시간 변화와 함께, 아날로그 화상 신호 Ap에 의해 기입된 전압값에 의해 설정된 역치 전압 VthK, VthL의 시간 변화가 나타나 있다.
도 5의 최하단에는, 기준 삼각파 신호 At와, 아날로그 화상 신호 ApK, ApL의 전압값 VpK, VpL의 시간 변화가 나타나 있다.
도 5의 최하단의 도면에 나타내는 바와 같이, 기준 삼각파 At 및 대상의 행 의 제2 주사 신호 Dj2에 의해 기입된 아날로그 화상 신호 ApK, ApL의 전압값 VpK, VpL의 크기는, VpK>VpL의 관계에 있다. 여기에서는, 전압값 VpK의 경우를 케이스 1이라 하고, 전압값 VpL의 경우를 케이스 2라 한다.
케이스 1의 경우에는, 전압값 VpK가 기준 삼각파 At의 전압값 이상이 되는 시각 ta 내지 tb 및 tf 내지 tg의 기간에서는, 인버터(20)의 출력은 상승하지 않고, 발광 소자(12)에 전류는 흐르지 않는다.
한편, 전압값 VpK가 기준 삼각파 At의 전압값보다도 낮아지는 시각 tb 내지 tf의 기간에서는, 인버터(20)의 출력이 상승하고, 발광 소자(12)에 전류가 흐른다.
케이스 2의 경우에는, 전압값 VpL이 기준 삼각파 At의 전압값 이상이 되는 시각 ta 내지 tc 및 te 내지 tg의 기간에서는, 인버터(20)의 출력은 상승하지 않고, 발광 소자(12)에 전류는 흐르지 않는다.
한편, 전압값 VpL이 기준 삼각파 At의 전압값보다도 낮아지는 시각 tc 내지 te의 기간에서는, 인버터(20)의 출력이 상승하고, 발광 소자(12)에 전류가 흐른다.
즉, 케이스 1의 경우에는, 도 5의 최상단의 도면과 같이, 아날로그 화상 신호 ApK의 전압값 VpK가 기준 삼각파 At의 전압값 이상일 때, 발광 소자(12)가 발광한다. 케이스 2의 경우에는, 도 5의 2단째의 도면과 같이, 아날로그 화상 신호 ApL의 전압값 VpL이 기준 삼각파 At의 전압값 이상일 때, 발광 소자(12)가 발광한다. 아날로그 화상 신호 Ap의 전압값이 기준 삼각파 At의 전압값보다 높을 때, 발광 소자(12)는 발광하므로, 아날로그 화상 신호 Ap의 전압값의 크기에 의해, 발광 소자(12)의 발광 기간을 설정할 수 있다.
기준 삼각파 신호 At의 주기는 일정하므로, 아날로그 화상 신호 Ap의 전압값에 기초하여 발광 소자(12)의 발광 기간을 설정함으로써, 발광 기간의 듀티를 설정하여, 밝기(휘도)를 조정할 수 있다.
또한, 본 실시 형태의 화상 표시 장치(1)에서는, 각 화소 회로(10)가 전원 제어 회로(16)를 포함하고 있다. 전원 제어 회로(16)는 아날로그 화상 신호를 기입하고 있는 행에 인접하는 행의 제2 주사 신호 Di2에 의해 이미 전원 제어 신호에 의해 설정된 전압값이 기입되어 있다.
제2 주사 신호 Di2가 로우 레벨이 된 후에는, 제4 트랜지스터(24)는 제2 캐패시터(32)에 기입된 전압의 값에 따라서 인버터(20)에 전류를 공급한다. 제4 트랜지스터(24)는 MOSFET의 포화 영역에서 동작하는 경우에는, 제2 캐패시터(32)의 양단부의 전압에 따라서 출력하는 전류가 결정된다. 또한, 제4 트랜지스터(24)의 출력 전류는, 근사적으로는 제2 캐패시터(32)의 양단부의 전압으로부터 제4 트랜지스터(24)의 역치 전압을 차감한 전압의 2승에 비례한다. 또한, 제4 트랜지스터(24)가 MOSFET의 선형 영역에서 동작하는 경우에 대해서도, 제어 전극의 전압 및 주 단자 전극(드레인 전극)의 전압에 기초하여, 주 전류(드레인 전류)를 일의적으로 결정할 수 있다.
전원 제어 신호 Ac의 전압값을 적절하게 설정함으로써, 제4 트랜지스터(24)가 출력하는 전류가 설정된다. 설정된 전류는 인버터(20)를 통해 발광 소자(12)에 공급된다.
전원 제어 신호 Ac의 전압값을 복수 종류 설정함으로써, 제4 트랜지스터(24)가 출력하는 전류값을 복수 종류 설정할 수 있다. 그리고, 아날로그 화상 PWM 회로(14)에 기입하는 전압값도 복수 종류 설정할 수 있고, 설정된 전압값에 따른 듀티로 발광 소자(12)를 구동할 수 있다.
또한, 기준 삼각파 신호의 주파수는 프레임 주파수의 2배 정도로 함으로써, 화상의 깜박거림을 억제할 수 있지만, 프레임 주파수의 2배로 한정되는 것은 아니고, 플리커를 발생하지 않는 범위에서 임의로 설정할 수 있다. 기준 삼각파 신호의 주파수는 프레임 주파수를 기준으로 설정하지 않아도 된다. 또한, 기준 삼각파 신호는 대칭 삼각파로 한정되지 않고, 비대칭의 삼각파, 예를 들어 톱니상파나 역톱니상파 등이어도 되고, 곡선으로서 γ 특성을 부여하는 것도 가능하다.
본 실시 형태의 화상 표시 장치(1)의 작용 및 효과에 대하여 설명한다.
도 6은, 본 실시 형태의 화상 표시 장치의 동작을 설명하기 위한 개념도이다.
도 6에는, 본 실시 형태의 화상 표시 장치(1)의 계조 설정의 원리가 나타나 있다. 도 6의 횡축은 시간축이다. 도 6의 종축은 휘도(전류값)를 나타내는 축이다.
도 6에 나타내는 바와 같이, 본 실시 형태의 화상 표시 장치(1)의 각 화소 회로(10)는 아날로그 화상 PWM 회로(14)를 포함한다. 따라서, 도 6의 횡축에 나타내는 바와 같이, 아날로그 화상 PWM 회로(14)에 의해, 단위 기간당 발광 소자(12)를 구동하는 기간을 복수 단계 설정할 수 있다.
그리고, 각 화소 회로(10)는 전원 제어 회로(16)를 포함한다. 도 6의 종축에 나타내는 바와 같이, 전원 제어 회로(16)에 의해, 화소 회로(10)마다 발광 소자(12)에 흘리는 전류를 복수 단계 설정하여, 휘도 제어를 행할 수 있다.
예를 들어, 아날로그 화상 PWM 회로(14)에 있어서, 8비트의 디지털 신호에 대응하도록 아날로그 화상 신호 Ap의 전압값을 설정함으로써, 255단계(0을 포함한 경우에는 256단계)의 계조를 실현할 수 있다. 또한, 전원 제어 회로(16)에 있어서, 5비트의 디지털 신호에 대응하도록 전원 제어 신호 Ac의 전압값을 설정함으로써, 31단계(0을 포함한 경우에는 32단계)의 계조를 실현할 수 있다. 따라서, 본 실시 형태의 화상 표시 장치(1)에서는, 실질적으로 13비트 정도의 계조를 실현하는 것이 가능하다.
아날로그 화상 PWM 회로를 사용한 화소 회로는, 종래 알려져 있었다. 그러나, 화소 회로를 구성하는 TFT를, LTPS 기술을 사용하여 제조하는 경우에는, 화소 회로의 노이즈(약 20mV), 및 화소 회로에 인가할 수 있는 직류 전압의 제약(5V 정도 이하) 등으로, 실현할 수 있는 계조는 최고라도 8비트 정도이다.
한편, 하이 다이내믹 레인지(High Dynamic Range, HDR)에 대응한 저소비 전력의 박형 패널의 요구가 강해지고 있다. 상술한 바와 같은 종래법으로는, HDR에 대하여 충분한 계조를 갖는 다이내믹 레인지를 실현하는 것이 곤란하다.
상술한 바와 같이, 본 실시 형태에 따르면, 8비트 정도의 계조를 추가로 수비트 확장할 수 있다.
또한, 본 실시 형태에 있어서, 발광 소자(12)를 무기 반도체 발광 소자로 함으로써, OLED와 비교하여, 고휘도에 있어서도, 번인을 적게 하고, 저휘도에 있어서의 혼색을 저감시킬 수 있다. 따라서, HDR에 대응한 화소 회로(10)를 갖는 화상 표시 장치(1)를 실현하는 것이 가능해진다.
도 7의 (a) 내지 도 7의 (c)는 발광 소자의 특성예를 나타내는 그래프이다.
도 7의 (a) 내지 도 7의 (c)는 니치아 가가꾸 고교제의 반도체 발광 소자 「NSSW703BT-HG」의 특성예의 그래프이다.
도 7의 (a)에 나타내는 바와 같이, 반도체 발광 소자는, 순전압을 초과하여 전류가 흐르면 저전류의 영역에서는, 작은 전압 변화에 대하여 크게 전류가 변화된다. 또한, 도 7의 (b)에 나타내는 바와 같이, 순전압은 온도 특성을 갖는다. 그 때문에, 반도체 발광 소자는 전류 구동에 의해 휘도 제어되는 것이 바람직하다. 따라서, 본 실시 형태의 화상 표시 장치(1)에서는, 화소 회로(10)의 아날로그 화상 PWM 회로(14) 및 전원 제어 회로(16)에 의해, 발광 소자(12)의 전류값을 제어하면서, 발광 소자(12)의 발광 시간의 듀티 사이클을 제어함으로써, 발광 소자(12)의 휘도를 제어한다. 그 때문에, 발광 소자(12)의 온도 특성에 구애받지 않고, 휘도 제어를 행할 수 있다.
도 7의 (c)에 나타내는 바와 같이, 반도체 발광 소자는, 구동하는 전류에 의해 색도가 변화되는 것도 알려져 있다. 본 실시 형태의 화상 표시 장치(1)에서는, 전원 제어 신호/아날로그 화상 신호 구동 회로(40)가 기억부(48)를 갖고 있다. 기억부(48)에는 상술한 바와 같이, γ 보정을 위한 보정값을 포함한 전압 설정값을 설정할 수 있으므로, 전류값에 의한 색도의 보정값도 미리 고려하여 설정함으로써, 전류값 설정에 의한 색도의 변화를 억제할 수 있다. 또한, 필요가 있으면, 가령 발광 소자(12)의 발광 특성이나 트랜지스터 회로의 특성이 화소마다 변동된 경우에도, 미리 변동 특성을 가미한 보정 후의 전압 설정값을 기억부(48)에 설정함으로써, 이들 특성 변동을 보정할 수 있다.
(변형예)
상술한 실시 형태에서는, 전원 제어 회로(16)를 아날로그 화상 PWM 회로(14)의 고전위측에 접속하고 있다. 전원 제어 회로는, 전원 제어 신호 Ac에 의해 기입된 전압값에 기초하여 설정된 전류값을 갖는 구동 전류를, 아날로그 화상 PWM 회로를 통해 발광 소자에 공급할 수 있으면, 아날로그 화상 PWM 회로의 저전위측에 접속해도 된다.
도 8의 (a)는 제1 실시 형태의 변형예를 예시하는 블록도이다. 도 8의 (b)는 제1 실시 형태의 변형예를 예시하는 회로도이다.
도 8의 (a)에 나타내는 바와 같이, 화소 회로(110)는 발광 소자(12)와, 아날로그 화상 PWM 회로(114)와, 전원 제어 회로(116)를 포함한다. 아날로그 화상 PWM 회로(114) 및 전원 제어 회로(116)는 전원선(4)과 접지선(5) 사이에서 직렬로 접속되어 있고, 전원 제어 회로(116)가 아날로그 화상 PWM 회로(114)보다도 저전위측에 접속되어 있다. 발광 소자(12)는 전원선(4)과 아날로그 화상 PWM 회로(114)의 출력 사이에 접속되어 있다.
도 8의 (b)에 나타내는 바와 같이, 전원 제어 회로(116)는 제4 트랜지스터(124)를 포함하고 있다. 이 제4 트랜지스터(124)는 n형 트랜지스터이다. 제2 캐패시터(32)는 제4 트랜지스터(124)의 제어 단자와 접지선(5) 사이에 접속되어 있다.
다른 구성 요소에 대하여는, 상술한 실시 형태의 경우와 동일하고, 도면에는 동일한 부호를 부여하고 있다.
이와 같이, 전원 제어 회로(16, 116)는 아날로그 화상 PWM 회로(14, 114)의 고전위측에도 저전위측에도 마련할 수 있다. 회로 배치상의 편리성 등에 따라서 어느 것을 선택할 수 있다. 이하 설명하는 다른 실시 형태에 대해서도, 이 변형예와 마찬가지로, 전원 제어 회로를 아날로그 화상 PWM 회로보다도 저전위측에 마련할 수 있다.
또한, 상술에서는, 발광 소자(12)의 일단부를 전원선(4) 혹은 접지선(5) 중 어느 것에 접속하고 있다. 이에 의해 배선의 개수를 저감시킬 수 있다. 또한, 전원선(4) 혹은 접지선(5)에 흐르는 전류에 의해 이들 배선에 전압 강하 혹은 전압 상승이 발생해도, 발광 소자(12)에 인가되는 전압이 안정하다는 장점을 얻을 수 있다. 한편, 회로 레이아웃의 효율 그 밖의 장점에 따라서, 발광 소자의 일단부를 소정의 정전압이 공급된 다른 배선에 접속시키는 것이 가능한 것은 명확하다.
(제2 실시 형태)
전원 제어 회로는 모든 화소 회로에 마련하지 않고, 전원 제어 회로가 마련된 화소 회로로부터, 전원 제어 회로가 마련되지 않은 화소 회로의 아날로그 화상 PWM 회로에 전류 공급하도록 해도 된다.
도 9는, 본 실시 형태에 관한 화상 표시 장치의 일부를 예시하는 블록도이다.
도 9에는, 화상 표시 장치 중, 2개의 화소 회로의 주요한 부분이 나타나 있다. 이 도면에서는, 기준 삼각파 신호선이나, 인접행의 화소 회로나 인접행의 제2 주사선에 대하여는, 생략되어 있다.
도 9에 나타내는 바와 같이, 화소 회로(210a)는 전원 제어 회로(216a)와, 아날로그 화상 PWM 회로(14a)와, 발광 소자(12a)를 포함한다. 전원 제어 회로(216a) 및 아날로그 화상 PWM 회로(14a)는 전원선(4)과 접지선(5) 사이에서 직렬로 접속되어 있다. 발광 소자(12a)는 아날로그 화상 PWM 회로(14a)의 출력에 접속되어 있다. 이 화소 회로(210a)의 발광 소자(12a)는 전원 제어 신호 Ac의 전압값에 기초하여 설정된 전류값을 갖는 구동 전류 IF로 구동된다.
화소 회로(210b)는 아날로그 화상 PWM 회로(14b)와 발광 소자(12b)를 포함한다. 아날로그 화상 PWM 회로(14b)는 인접하는 열의 화소 회로(210a)의 전원 제어 회로(216a)로부터 구동 전류를 공급받아, 발광 소자(12b)를 구동한다.
제1 실시 형태의 경우에는, 전원 제어 회로(16)는 단일의 제4 트랜지스터(24) 및 제2 캐패시터(32)로 구성되는 1T1C 회로이다. 이에 비해, 본 실시 형태의 경우에는, 제4 트랜지스터(24)가 병렬로 2개 마련되어 있다. 이 2개의 제4 트랜지스터(24)의 소스 전극은 모두 전원선(4)에 접속되고, 게이트 전극도 모두 제2 캐패시터(32)에 접속되어 있다. 2개의 제4 트랜지스터(24)의 드레인 전극은, 한쪽이 아날로그 화상 PWM 회로(14a)에 접속되어 있고, 다른 쪽이 아날로그 화상 PWM 회로(14b)에 접속되어 있다. 따라서, 이 때의 구동 전류 IF는, 인접하는 열의 화소 회로(210a)의 발광 소자(12a)의 구동 전류 IF와 동일한 전류값을 갖는다.
화소 회로(210a, 210b)의 아날로그 화상 PWM 회로(14a, 14b)는, 다른 아날로그 화상 신호 Apa, Apb에 기초하여 설정된 구동 기간에 발광 소자(12a, 12b)를 점등시킨다. 즉, 이 실시 형태에서는, 전원 제어 회로(216a)를 공용하여, 구동 전류의 전류값을 동등하게 하면서, 구동 전류의 구동 기간을 변화시킴으로써, 휘도 설정을 행한다.
전원 제어 회로(16)는 2개의 아날로그 화상 PWM 회로에 전류 공급하는 경우에 한정되지 않고, 3개 혹은 그 이상의 아날로그 화상 PWM 회로에 전류 공급하도록 해도 된다. 이 경우에도, 아날로그 화상 PWM 회로의 수에 따라서, 제4 트랜지스터(24)의 병렬수를 3개 혹은 그 이상의 수로 하면 된다.
본 실시 형태에 따르면, 화소 회로의 구성을 간략할 수 있으므로, 그 만큼 집적도를 높여서 고정밀의 디스플레이로 할 수 있다.
또한, 화소 회로를 간략화함으로써, 수율 향상이 기대되어, 저비용화에 기여할 수 있다.
또한, 전원 제어 회로를 공유하는 화소 회로를, 복수의 동일 발광색의 화소 단위로 할 수 있다. 이에 의해 색 밸런스 제어의 복잡화를 회피하면서, 저비용화에 공헌하는 것이 가능해진다.
(제3 실시 형태)
전원 제어 회로의 회로 구성은, 상술한 것에 한정되지 않는다.
도 10은, 본 실시 형태에 관한 화상 표시 장치의 일부를 예시하는 회로도이다.
상술한 실시 형태의 경우와 마찬가지로, 전원 제어 회로의 기입 타이밍은, 인접하는 행의 제2 주사선(54)의 제2 주사 신호 Di2에 의해 결정된다. 그 때문에, 도 10에는, 인접하는 행의 화소 회로(310i, 310j)가 나타나 있다. 화소 회로(310i, 310j)의 회로 구성은 동일하고, 동일한 회로 요소에는, 동일한 부호를 부여하여 상세한 설명을 적절히 생략한다.
도 10에 도시한 바와 같이, 화소 회로(310i, 310j)는 전원 제어 회로(316)를 포함한다. 전원 제어 회로(316)는 제4 트랜지스터(324)와, 제5 트랜지스터(25)와, 제7 트랜지스터(327)와, 제2 캐패시터(32)를 포함한다. 이들 3개의 트랜지스터는 모두 n형 트랜지스터이다.
제4 트랜지스터(324)는 주 전극에서, 전원선(4)과 인버터(20) 사이에 접속되어 있다. 제7 트랜지스터(327)는 주 전극에서, 제4 트랜지스터(324)와 인버터(20)의 접속 노드 N과, 접지선(5) 사이에 접속되어 있다. 제7 트랜지스터(327)의 제어 전극은 제5 트랜지스터(25)의 제어 전극과 함께, 인접하는 행의 제2 주사선(54)에 접속되어 있다. 또한, 제5 트랜지스터(25)의 주 전극은, 상술한 다른 실시 형태의 경우와 마찬가지로 전원 제어 신호선(42)과 제4 트랜지스터(324)의 제어 전극 사이에 접속되어 있다. 또한, 제2 캐패시터(32)는 제4 트랜지스터(324)와 접속 노드 N 사이에 접속되어 있다.
인접하는 행의 제2 주사선(54)의 제2 주사 신호 Di2가 하이레벨이 되면, 제5 트랜지스터(25)가 온된다. 동시에, 제7 트랜지스터(327)도 온되어, 접속 노드 N을 접지선(5)에 접속한다. 이에 의해, 제2 캐패시터(32)의 양단부에는, 전원 제어 신호선(42)에 의해 전원 제어 신호 Ac의 전압값이 인가된다. 이와 같이 하여, 전원 제어 회로(316)에 전원 제어 신호의 전압을 기입할 수 있다.
제4 트랜지스터(324)를 n형 트랜지스터로 함으로써, 트랜지스터의 크기를 작게 할 수 있다. 본 실시 형태에서는, n형 트랜지스터가 하나 추가되지만, p형 트랜지스터를 사용하는 경우보다도 점유 면적을 작게 할 수 있는 경우가 있어, 수율의 향상이 기대된다.
(제4 실시 형태)
아날로그 화상 PWM 회로 대신에, 서브 필드 화상 신호를 사용한 디지털 화상 PWM 회로를 사용해도 된다.
도 11은, 본 실시 형태에 관한 화상 표시 장치의 일부를 예시하는 회로도이다.
도 11에 도시한 바와 같이, 화상 표시 장치는 복수의 화소 회로(410i, 410j)를 구비한다. 복수의 화소 회로(410i, 410j)는 행마다 주사선(454)에 접속되어 있다. 주사선(454)은 주사 회로(450)로부터 행방향으로 신장되어 있다. 복수의 화소 회로(410i, 410j)는 열마다 전원 제어 신호선(42)에 접속되어 있다. 복수의 화소 회로(410i, 410j)는 열마다 디지털 화상 신호선(444)에 접속되어 있다. 전원 제어 신호선(42) 및 디지털 화상 신호선(444)은 열방향으로 신장되어 있다.
복수의 화소 회로(410i, 410j)는 전원 제어 회로(16)를 각각 포함한다. 전원 제어 회로(16)는 상술한 다른 실시 형태의 경우와 동일한 것이다. 즉, 전원 제어 회로(16)는 주사 회로(450)로부터 공급되어, 인접하는 행의 주사 신호의 타이밍에 따라서, 전원 제어 신호의 전압값을 기입한다. 전원 제어 회로(16)는 기입된 전압값에 기초하여 설정된 전류값을 갖는 구동 전류를, 구동 트랜지스터(428)를 통해 발광 소자(12)에 공급한다.
복수의 화소 회로(410i, 410j)의 다른 부분은, 디지털 화상 PWM 회로이다. 디지털 화상 PWM 회로는 구동 트랜지스터(428)와, 선택 트랜지스터(429)와, 캐패시터(제1 용량 소자)(431)를 포함한다. 구동 트랜지스터(428)는 주 전극에서, 전원 제어 회로(16)와 발광 소자(12) 사이에 접속되어 있다. 선택 트랜지스터(429)는 주 전극에서, 디지털 화상 신호선(444)과 구동 트랜지스터(428)의 제어 전극 사이에 접속되어 있다. 캐패시터(431)은 전원선(4)과 구동 트랜지스터(428)의 제어 전극 사이에 접속되어 있다.
디지털 화상 PWM 회로를 채용한 화소 회로에서는, 1 프레임분의 화면의 화상 데이터를 복수, 예를 들어 8매로 분할된 서브 필드 화면의 화상 데이터에 기초하여, 화상의 표시 제어를 행한다. 서브 필드 화면에서는, 1 프레임분의 화상 데이터가 휘도마다 분할되어 배분되고 있으며, 디지털 화상 PWM 회로는, 8매의 서브 필드 화면 중 어느 것을 선택하는지에 의해, 1 프레임분의 휘도를 재현한다.
디지털 화상 신호선(444)을 통해, 각 화소 회로(410i, 410j)에 공급되는 디지털화상 신호 데이터는, 선택하는 서브 필드에 따라서 “1”이나 “0”으로 설정되어 있다. 선택 트랜지스터(429)는 주사 신호에 의해 선택되고, 그 때의 디지털 화상 신호선(444)의 값을 캐패시터(431)에 기입한다. 캐패시터(431)에 “1”이 기입되었을 때, 구동 트랜지스터(428)는 전원 제어 회로(16)에 의해 설정된 구동 전류를 발광 소자(12)에 공급한다. 캐패시터(431)에 “0”이 기입되었을 때에는, 구동 트랜지스터(428)는 오프되어 있으며, 발광 소자(12)에 전류가 공급되지 않는다.
이와 같이, 아날로그 화상 PWM 회로에 한정되지 않고, 디지털 화상 PWM 회로를 사용한 화소 회로에 있어서도, 전원 제어 회로를 도입함으로써, 디지털 화상 PWM 회로에서 설정 가능한 휘도를 보다 상세하게 설정할 수 있다. 그 때문에, 화상 표시 장치는 고정밀화가 가능해진다.
디지털 화상 PWM 회로를 사용한 화소 회로에서는, 회로 구성을 보다 간소하게 할 수 있다. 그 때문에, 화상 표시 장치의 수율이 향상되어, 저비용화에 공헌할 수 있다.
(제5 실시 형태)
도 12는, 본 실시 형태에 관한 화상 표시 장치의 일부를 예시하는 회로도이다.
본 실시 형태에서는, 아날로그 PWM 회로 및 전원 제어 회로의 출력단의 구성이, 상술한 다른 실시 형태의 경우와 상이하다. 본 실시 형태의 화상 표시 장치는, 다른 점에서는, 상술한 다른 실시 형태의 경우와 동일하므로, 동일한 구성 요소에는, 동일한 부호를 부여하여 상세한 설명을 적절히 생략한다.
도 12에 나타내는 바와 같이, 화소 회로(510i, 510j)는 아날로그 화상 PWM 회로(514)와, 전원 제어 회로(516)를 포함한다. 아날로그 화상 PWM 회로(제1 회로)(514)는 제6 트랜지스터(526)를 포함한다. 제6 트랜지스터(526)는 주 전극에서, 전원 제어 회로(제2 회로)(516)와 발광 소자(12) 사이에 접속되어 있다. 제6 트랜지스터(526)의 제어 단자는 인버터(20)의 출력에 접속되어 있다.
이 실시 형태에서는, 인버터(20)는 전원선(4)과 접지선(5) 사이에 접속되어 있고, 인버터(20)와 전원선(4) 사이에는, 전원 제어 회로가 접속되어 있지 않다. 즉, 제6 트랜지스터(526)는 인버터(20)를 위한 출력 버퍼로서 기능한다.
전원 제어 회로(516)는 제4 트랜지스터(524)를 포함한다. 제4 트랜지스터(524)는 주 전극에서, 전원선(4)과 제6 트랜지스터(526) 사이에 접속되어 있다. 제4 트랜지스터(524)는 p형 트랜지스터이며, 상술한 다른 실시 형태(제1 실시 형태 등)와 마찬가지로, 제5 트랜지스터(25) 및 제2 캐패시터(32)가 접속되어 있다.
본 실시 형태에서는, 아날로그 화상 PWM 회로(514)의 인버터(20)에 공급하는 전원을 전원 제어 회로(516)의 출력으로부터 분리하였으므로, 아날로그 화상 신호를 전원 제어 신호의 영향을 받지 않도록 할 수 있다. 그 때문에, 아날로그 화상 PWM 회로(514)가 설정하는 아날로그 표시의 계조 정밀도를 충분히 높일 수 있다.
(제6 실시 형태)
도 13은, 본 실시 형태에 관한 화상 표시 장치를 예시하는 블록도이다.
도 13에 나타내는 바와 같이, 본 실시 형태의 화상 표시 장치(601)는 상술한 다른 실시 형태의 경우와 마찬가지로, 기판(2)과, 복수의 화소 회로(610)를 구비하고 있다. 화상 표시 장치(601)는 삼각파 주사 회로(660)와, 기준 신호 선택 회로(662)를 더 구비한다. 본 실시 형태의 화상 표시 장치(601)는 삼각파 주사 회로(660) 및 기준 신호 선택 회로(662)를 구비하는 점에서, 상술한 다른 실시 형태의 경우와 상이하다. 화상 표시 장치(601)는, 다른 점에서는, 상술한 다른 실시 형태의 경우와 동일하므로, 동일한 구성 요소에는, 동일한 부호를 부여하여 상세한 설명을 적절히 생략한다.
삼각파 주사 회로(660)는 매트릭스 형상으로 배치된 화소 회로(610)의 최좌단열의 더욱 좌단열에 마련되어 있다. 또한, 이 예에서는, 주사 회로(50)는 매트릭스 형상으로 배치된 화소 회로(10)의 최우단열의 더욱 우측의 열에 마련되어 있다. 삼각파 주사 회로(660) 및 주사 회로(50)의 배치는, 이 예의 반대여도 된다.
기준 신호 선택 회로(선택 회로)(662)는 삼각파 주사 회로(660)와 매트릭스 형상으로 배치된 복수의 화소 회로(610) 사이에 마련되어 있다. 기준 신호 선택 회로(662)는 화소 회로(10)의 행마다 선택부(664)를 갖는다. 삼각파 주사 회로(660)는 화소 회로(610)의 행마다 삼각파 주사 신호선(661)을 갖고 있으며, 삼각파 주사 신호선(661)은 선택부(664)에 각각 접속되어 있다. 선택부(664)는 화소 회로(610)의 행마다 기준 신호선(666)을 갖는다. 기준 신호선(666)은 행방향으로 신장되어 있다.
기준 신호 선택 회로(662)는 기준 삼각파 신호선(663a) 및 고전압 신호선(663b)에 접속되어 있다. 기준 삼각파 신호선(663a) 및 고전압 신호선(663b)은 각 선택부(664)에 접속되어 있다.
기준 삼각파 신호선(663a)에는, 기준 삼각파 신호가 입력된다. 기준 삼각파 신호는, 예를 들어 상술한 다른 실시 형태에 있어서의 기준 삼각파 신호 At이지만, 여기에서는 후술하는 바와 같이 1 수평 주사 기간의 주파수 대칭 삼각파를 갖는 신호이다.
고전압 신호선(663b)에는, 고전압 신호가 입력된다. 고전압 신호는 기준 삼각파 신호의 최대 전압값보다도 높은 전압값을 갖는 직류 전압의 신호이다.
도 14는, 본 실시 형태의 화상 표시 장치의 일부를 예시하는 회로도이다.
도 14에 도시한 바와 같이, 화소 회로(610i, 610j)는 상술한 제5 실시 형태의 경우의 화소 회로(510i, 510j)와 동일한 회로 구성을 갖고 있다. 화소 회로(510i, 510j)와의 상이는, 화소 회로(610i, 610j)의 제2 트랜지스터(22)의 주 전극이 기준 신호선(666)에 접속되어 있는 점이다. 다른 점에서는, 제5 실시 형태의 경우와 동일하고, 동일한 구성 요소에 동일한 부호를 부여하고, 상세한 설명을 적절히 생략한다.
선택부(664)는 2개의 스위치(664a, 664b)와 인버터(664c)를 포함한다. 한쪽의 스위치(664a)는 기준 삼각파 신호선(663a)과 기준 신호선(666) 사이에 접속되어 있다. 다른 쪽의 스위치(664b)는 고전압 신호선(663b)과 기준 신호선(666) 사이에 접속되어 있다. 삼각파 주사 신호선(661)은 한쪽의 스위치(664a)의 제어 전극에 접속되어 있고, 인버터(664c)를 통해, 다른 쪽의 스위치(664b)의 제어 전극에 접속되어 있다.
선택부(664)는 삼각파 주사 회로(660)로부터 공급되는 삼각파 주사 신호가 하이레벨일 때, 기준 삼각파 신호를 선택하고, 화소 회로(610i, 610j)에 각각 공급한다. 선택부(664)는 삼각파 주사 신호가 로우 레벨일 때, 고전압 신호를 선택하고, 화소 회로(610i, 610j)에 각각 공급한다.
화소 회로(610i, 610j)에서는, 아날로그 화상 PWM 회로(514)에 기입된 아날로그 화상 신호 Ap의 전압값에 기초하는 역치는, 기준 삼각파 신호 At의 최소 전압값으로부터 최대 전압값의 범위에서 설정할 수 있다. 한편, 고전압 신호 Ah의 전압값은 기준 삼각파 신호 At의 최대 전압값보다도 높은 전압값으로 설정되어 있다.
기준 삼각파 신호 At가 선택된 경우에는, 상술한 다른 실시 형태에 있어서 설명한 바와 같이, 아날로그 화상 PWM 회로(514)에 기입된 전압값에 기초하여 설정된 역치와, 기준 삼각파 At를 비교하여, 역치가 기준 삼각파 At의 전압값을 초과하였을 때에 발광 소자(12)를 발광시킨다.
고전압 신호 Ah가 아날로그 화상 PWM 회로(514)에 입력된 경우에는, 아날로그 화상 PWM 회로(514)에 기입된 전압값에 기초하는 역치는, 고전압 신호 Ah의 전압값보다도 반드시 낮다. 따라서, 이 경우에는, 발광 소자(12)는 발광하지 않는다.
즉, 본 실시 형태에서는, 삼각파 주사 회로(660)가 출력하는 삼각파 주사 신호에 의해, 특정한 행, 즉 특정한 수평 주사 기간에 있어서, 발광 소자(12)의 발광을 강제적으로 정지한다. 이에 의해, 화상 표시 장치의 발광 소자의 발광 효율을 최적의 값으로 설정한다.
본 실시 형태의 화상 표시 장치의 동작에 대하여, 상세하게 설명한다.
도 15 및 도 16은, 본 실시 형태에 관한 화상 표시 장치의 동작을 설명하기 위한 타이밍 차트의 예이다.
도 15는, 전원 제어 회로(516)에의 전원 제어 신호 Ac의 전압값을 기입하는 기간과, 아날로그 화상 PWM 회로(514)에의 아날로그 화상 신호 Ap의 전압값을 기입하는 기간을 나타내는 타이밍 차트이며, 최상단의 도면으로부터, 5단째의 도면까지는, 도 4의 경우와 동일하다.
도 15의 6단째 및 7단째의 도면은, 인버터(20)의 입력 전압 및 출력 전압의 시간 변화를 나타내고 있고, 도 4의 경우와는 다른 전압값이 기입되어 있다.
도 15의 8단째의 도면은, 발광 소자(12)의 애노드 전극의 전압의 시간 변화를 나타내고 있다.
도 15의 9단째의 도면은, 기준 신호선(666)으로부터 출력되는 기준 신호 A0의 시간 변화를 나타내고 있다.
도 15의 최하단의 도면은, 제1 주사선(52)으로부터 출력되는 제1 주사 신호 Dj1의 시간 변화를 나타내고 있다.
도 15의 최상단으로부터 7단째의 도면에 나타내는 바와 같이, 상술한 다른 실시 형태의 경우와 마찬가지로, 시각 t1 내지 t4의 기간에서, 전원 제어 회로(516)에 전원 제어 신호 Ac의 전압값을 기입하고, 시각 t4 내지 t7의 기간에서, 아날로그 화상 PWM 회로(514)에 아날로그 화상 신호 Ap의 전압값을 기입한다.
여기서, 도 15의 예에서는, 9단째의 도면에 나타내는 바와 같이, 나타나 있는 기간 모두에 있어서, 선택부(664)는 고전압 신호선(663b)를 선택하고 있으며, 기준 신호 A0은 고전압 신호 Ah의 전압값을 나타내고 있다.
도 15의 8단째 및 최하단의 도면에 나타내는 바와 같이, 시각 t1 내지 t5 및 시각 t6 이후에 있어서, 제1 주사 신호 Dj1이 하이레벨이 되어도, 화소 회로(610j)의 인버터(20)의 출력 전압 Vout는 로우 레벨이며, 발광 소자(12)의 애노드 전극에는 임계값 이상의 전압이 인가되지 않고, 발광 소자(12)의 발광이 금지되어 있다.
또한, 선택부(664)에 의해, 기준 삼각파 신호 At가 선택되어 있는 경우에는, 도 4의 예와 같이, 아날로그 화상 PWM 회로(514)에 기입된 전압값에 기초하여 설정된 역치에 따른 타이밍에서, 발광 소자(12)는 발광한다.
도 16에는, 복수의 수평 주사 기간을 포함하는 기간의 타이밍 차트가 나타나 있다. 시각 tA 내지 tB, tB 내지 tC, tC 내지 tF, tF 내지 tG, tG 내지 tH, tH 내지 tI, tI 내지 tL, tL 내지 tM이 각각 수평 주사 기간이며, 도 16에는 합계로 8개의 수평 주사 기간이 기재되어 있다.
도 16의 상측 도면은, 인버터(20)의 입력 전압 Vin 및 발광 소자(12)의 애노드 전압 VA의 시간 변화를 나타내고 있다. 이 도면에는, 인버터(20)의 반전 중간 전압 VthM이 함께 나타나 있고, 이 반전 중간 전압이 아날로그 화상 신호 Ap에 의해 기입된 아날로그 화상 PWM 회로(514)의 역치 전압이다.
도 16의 하측 도면은, 기준 신호 A0과 아날로그 화상 PWM 회로(514)에 기입된 아날로그 화상 신호 전압 VpM의 관계가 나타나 있다.
도 16에 나타내는 바와 같이, 시각 tA 내지 tC의 기간에서는, 선택부(664)가 고전압 신호 Ah를 선택하고 있다. 그 때문에, 아날로그 화상 PWM 회로(514)에 기입된 전압값에 관계없이, 발광 소자(12)의 발광이 금지되어 있다.
시각 tC 내지 tF의 기간에서는, 아날로그 화상 PWM 회로(514)에 기입된 전압값에 기초하는 타이밍(시각 tD 내지 tE의 기간)에서 발광 소자(12)가 발광한다. 또한, 이 기간에 있어서의 발광 소자(12)에 공급되는 전류는, 전원 제어 회로(516)에 기입된 전압값에 기초하여 설정되어 있다. 전술한 바와 같이, 대칭 삼각파 신호의 주기는 1 수평 주사 기간으로 하고 있다. 본 실시 형태에서는, 삼각파 신호의 주파수를 1 수평 주사 기간으로 높게 하고, 주기적으로 발광 기간을 가짐으로써, 점등과 삼각파 신호의 간섭에서 기인하는 플리커의 발생을 회피할 수 있다. 따라서 삼각파 신호의 주파수는 1 수평 주사 기간에 한정되지 않고, 수평 주사 기간의 자연수배로 해도 된다.
시각 tF 내지 tI의 기간에서는, 시각 tA 내지 tC의 기간과 마찬가지로, 발광 소자(12)의 발광이 금지되어 있다.
시각 tI 내지 tL의 기간에서는, 시각 tC 내지 tF의 기간과 마찬가지로 발광 소자(12)는 발광하고, 시각 tL 내지 tM의 기간에서는, 시각 tA 내지 tC의 기간과 마찬가지로, 발광 소자(12)의 발광이 금지되어 있다. 또한, 이 도면의 예에서는, 기준 신호 A0과 비교하는 역치 전압은, 일정하다고 하였지만, 화상 표시 장치의 통상 동작에 있어서는, 예를 들어 수직 주사 기간마다 다른 전압값으로 재기입될 수 있다. 또한, 전원 제어 회로에 기입된 전압값도 예를 들어 수직 주사 기간마다 재기입될 수 있다. 따라서 이러한 재기입이 이루어진 시점에서, 1 수평 주사 기간 내의 발광 기간이 변조되는 것은 말할 필요도 없다.
상술한 예에서는, 3 수평 주사 기간의 발광 금지와 1 수평 주사 기간의 발광 소자(12)의 발광을 교대로 전환하도록 하였지만, 임의의 타이밍에서 발광 소자(12)의 발광과 발광 금지를 전환하도록 해도 된다. 예를 들어, 2 수평 주사 기간마다 발광 소자(12)의 발광을 허가하여, 1행 간격으로 발광 소자(12)를 발광시키거나 해도 된다.
본 실시 형태의 화상 표시 장치(601)의 작용 및 효과에 대하여 설명한다.
본 실시 형태의 화상 표시 장치(601)는 삼각파 주사 회로(660)와, 기준 신호 선택 회로(662)를 구비하고 있다. 기준 신호 선택 회로(662)는 삼각파 주사 회로(660)로부터의 삼각파 주사 신호에 기초하여, 기준 삼각파 신호 At와 고전압 신호 Ah를 전환하여, 각 화소 회로(610)에 공급할 수 있다. 그 때문에, 삼각파 주사 신호에 따라서, 각 화소 회로(610)의 발광 소자(12)의 발광과 발광 금지를 수평 주사 기간마다, 혹은 수직 주사 기간마다 선택적으로 설정할 수 있다.
도 17은, 발광 소자의 특성을 예시하는 그래프이다.
도 17에는, 발광 소자로서, 무기 반도체 발광 소자의 발광 효율 특성예의 그래프가 나타나 있다. 그래프의 횡축은 발광 소자에 흘리는 순전류 IF[A]이며, 대수축으로 되어 있다. 그래프의 종축은 발광 효율 K[lm/W]를 나타내고 있다.
도 17에 나타내는 바와 같이, 무기 반도체 발광 소자는, 순전류 IF에 대하여 발광 효율의 최댓값 Kmax가 존재한다. 즉, 발광 효율의 최댓값 Kmax가 될 때의 순전류 IF의 최적값 Iopt가 존재하고, 최적값 Iopt에서 화상 표시 장치를 구성하는 발광 소자를 제어함으로써, 화상 표시 장치의 발광 전력을 최적화할 수 있다.
한편, 통상의 무기 반도체 발광 소자에 의한 발광 소자를 사용한 경우에는, 최적값 Iopt에서 발광 소자를 구동하면, 휘도가 지나치게 높아지는 경우가 있다. 최적값 Iopt는 일반적으로 1 내지 100μA 정도의 값을 취한다. 한편으로 모바일용의 중소형의 패널을 갖는 화상 표시 장치의 경우에 적절한 패널의 최대 휘도는 1000cd/m2 이하이다. 따라서 이들 모바일 용도의 패널에 이 전류값을 적용하면, 적절한 휘도의 수배 내지 수백배의 휘도가 되어, 휘도가 너무 많이 나와버린다.
그래서, 본 실시 형태의 화상 표시 장치(601)에서는, 수평 주사 기간마다 선택적으로 발광 소자(12)의 발광을 금지함으로써, 패널의 휘도를 억제하면서, 소비 전력을 최적화할 수 있다. 또한 본 실시예와 같이 발광하는 수평 주사 기간을 시간적으로 균일하게 마련하면, 발광하는 복수의 행이 화면 내를 균등하게 순차로 주사하기 때문에, 임의의 순간에 있어서의 면 내 발광 휘도가 균일해져서 플리커의 발생을 방지할 수 있다는 장점을 갖는다. 또한 발광하는 수평 주사 기간을 연속해서 마련하면, 발광하는 복수의 행이 화면 내에서 한 덩어리의 띠가 되어 주사되기 때문에, 브라운관(CRT)과 같이 동화상 해상도가 높은 표시를 실현할 수 있다는 장점을 갖는다.
(변형예)
도 18은, 제6 실시 형태의 변형예에 관한 화상 표시 장치의 일부를 예시하는 회로도이다.
본 실시 형태에 있어서도, 전원 제어 회로는 아날로그 화상 PWM 회로의 고전위측에 마련해도 되고, 저전위측에 마련해도 된다.
도 18에 나타내는 바와 같이, 화소 회로(710i, 710j)는, 전원선(4)과 접지선(5) 사이에서 직렬로 접속된 아날로그 화상 PWM 회로(714) 및 전원 제어 회로(716)를 포함한다. 전원 제어 회로(제2 회로)(716)는 아날로그 화상 PWM 회로(제1 회로)(714)보다도 저전위측에 접속되어 있다.
아날로그 화상 PWM 회로의 인버터(20)의 출력은 제6 트랜지스터(726)의 제어 단자에 접속되어 있다. 제6 트랜지스터(726)는 발광 소자(12)와 전원 제어 회로(716)의 제4 트랜지스터(724) 사이에 접속되어 있다.
제4 트랜지스터(724)의 제어 단자는 제5 트랜지스터(25)의 한쪽의 주 전극에 접속되어 있다. 제2 캐패시터(32)는 제4 트랜지스터(724)의 제어 전극과 접지선(5) 사이에 접속되어 있다.
이와 같이, 제6 실시 형태에 있어서도, 전원 제어 회로 및 아날로그 화상 PWM 회로의 접속 위치는, 회로 배치 상의 편리성 등에 따라서 어느 것을 선택할 수 있다.
이상 설명한 실시 형태에 따르면, 발광 소자를 넓은 다이내믹 레인지에서 구동하는 HDR 영상 표시에 적합한 화상 표시 장치를 제공할 수 있다.
이상, 본 발명의 몇 가지의 실시 형태를 설명하였지만, 이들 실시 형태는 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규 실시 형태는 기타 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은 발명의 범위나 요지에 포함됨과 함께, 청구범위에 기재된 발명 및 그 등가물의 범위에 포함된다. 또한, 상술한 각 실시 형태는 서로 조합하여 실시할 수 있다.
1, 601 화상 표시 장치, 2 기판, 4 전원선, 5 접지선, 10, 10i, 10j, 110, 210a, 210b, 310i, 310j, 410i, 410j, 510i, 510j, 610i, 610j, 710i, 710j 화소 회로, 12, 12a, 12b 발광 소자, 14, 14a, 14b, 114, 514, 714 아날로그 화상 PWM 회로, 16, 16a, 16b, 116, 516, 716 전원 제어 회로, 20 인버터, 21 내지 25 제1 트랜지스터 내지 제5 트랜지스터, 31 제1 캐패시터, 32 제2 캐패시터, 40 전원 제어 신호/아날로그 화상 신호 구동 회로, 42 전원 제어 신호선, 44 아날로그 화상 신호선, 46 기준 삼각파 신호선, 48 기억부, 50 주사 회로, 51 인버터, 52 제1 주사선, 54 제2 주사선, 324, 524, 724 제4 트랜지스터, 327 제7 트랜지스터, 428 구동 트랜지스터, 429 선택 트랜지스터, 431 캐패시터, 444 디지털 화상 신호선, 450 주사 회로, 454 주사선, 526, 726 제6 트랜지스터, 660 삼각파 주사 회로, 661 삼각파 주사 신호선, 662 기준 신호 선택 회로, 663a 기준 삼각파 신호선, 663b 고전압 신호선, 664 선택부, 664a, 664b 스위치, 664c 인버터, 666 기준 신호선

Claims (15)

  1. 직류 전압이 인가되는 제1 전원선과 상기 제1 전원선보다도 저전위로 설정되는 제2 전원선 사이에서 매트릭스 형상으로 배열된 복수의 화소 회로를 구비하고,
    상기 복수의 화소 회로의 각각은,
    발광 소자와,
    상기 발광 소자에 접속되고, 삼각파 신호를 포함하는 제1 신호와 소정의 기간에서 설정된 제1 직류 전압을 비교한 결과에 기초하여, 상기 발광 소자에 전류를 공급하는 시간폭을 설정하는 제1 회로
    를 포함하고,
    상기 복수의 화소 회로의 적어도 일부는,
    상기 제1 회로와 직렬로 접속되고, 상기 소정의 기간과는 다른 기간에서 설정된 제2 직류 전압에 기초하여, 상기 제1 회로에 공급하는 전류값을 제어하는 제2 회로
    를 포함하는 화상 표시 장치.
  2. 제1항에 있어서, 상기 제1 회로는,
    상기 발광 소자에 출력이 접속된 인버터와,
    상기 인버터의 입력과 출력 사이에 주 전극에서 접속된 제1 트랜지스터와,
    상기 인버터의 입력에 한쪽의 전극에서 접속된 제1 용량 소자와,
    상기 제1 신호가 공급되는 제1 신호선에 접속된 한쪽의 주 전극, 상기 제1 용량 소자의 다른 쪽의 전극에 접속된 다른 쪽의 주 전극, 및 제1 주사선에 접속된 제어 전극을 포함하는 제2 트랜지스터와,
    상기 제1 직류 전압이 공급되는 제2 신호선에 접속된 한쪽의 주 전극, 상기 제1 용량 소자의 다른 쪽의 전극에 접속된 다른 쪽의 주 전극, 및 상기 제1 주사선이 출력하는 신호의 논리값을 반전한 논리값을 갖는 신호를 출력하는 제2 주사선에 접속됨과 함께 상기 제1 트랜지스터의 제어 전극에 접속된 제어 전극을 포함하는 제3 트랜지스터
    를 포함하고,
    상기 제2 회로는,
    상기 제1 회로와 직렬로 접속된 제4 트랜지스터와,
    상기 제4 트랜지스터의 제어 전극의 전위를 설정하도록 접속된 제2 용량 소자와,
    상기 제2 직류 전압을 공급받는 제3 신호선과 상기 제4 트랜지스터의 제어 전극 사이에 접속된 제5 트랜지스터
    를 포함하고,
    상기 제5 트랜지스터는, 상기 소정의 기간과는 다른 기간에서 상기 제2 용량 소자에 상기 제2 직류 전압을 설정한 후에 차단되고,
    상기 제1 트랜지스터 및 상기 제3 트랜지스터는, 상기 소정의 기간에서 상기 제2 주사선에 의해 도통하고,
    상기 제2 트랜지스터는, 상기 소정의 기간 후에 상기 제1 주사선에 의해 도통하는 화상 표시 장치.
  3. 제1항 또는 제2항에 있어서, 상기 제1 신호로서, 상기 삼각파 신호 및 제1 전압 신호를, 수평 주사 기간에 응하여 선택적으로 공급하는 선택 회로를 더 구비하고,
    상기 제1 전압 신호는, 상기 발광 소자에 전류를 공급하는 시간을 제한하는 전압값을 갖고,
    상기 수평 주사 기간은, 제1 방향 및 상기 제1 방향에 교차하는 제2 방향으로 각각 매트릭스 형상으로 배열된 상기 복수의 화소 회로 중 상기 제1 방향으로 배열된 화소 회로가 상기 제2 방향을 향해 순차로 선택되는 기간인 화상 표시 장치.
  4. 제3항에 있어서, 상기 선택 회로는, 상기 삼각파 신호 및 상기 제1 전압 신호를, 상기 수평 주사 기간에 응하여 전환하는 스위치 소자를 포함하는 화상 표시 장치.
  5. 제1항 또는 제2항에 있어서, 상기 제1 회로는, 상기 인버터의 출력에 접속된 제어 단자와, 상기 제2 회로와 상기 발광 소자 사이에 주 전극에서 접속된 제6 트랜지스터를 포함하는 화상 표시 장치.
  6. 제2항에 있어서, 제1 방향 및 상기 제1 방향에 교차하는 제2 방향으로 매트릭스 형상으로 배열된 상기 복수의 화소 회로는,
    상기 제1 방향을 따라서 마련된 복수의 제1 화소 회로와,
    상기 제1 화소 회로의 상기 제2 방향의 측에서 상기 제1 방향을 따라서 마련된 복수의 제2 화소 회로
    를 포함하고,
    상기 소정의 기간에서는, 상기 제2 주사 신호에 의해, 상기 복수의 제1 화소 회로의 상기 제2 직류 전압을 설정함과 함께, 상기 복수의 제2 화소 회로의 상기 제1 직류 전압을 설정하는 화상 표시 장치.
  7. 제1항에 있어서, 상기 제2 회로는, 상기 복수의 화소 회로 중 상기 제2 회로를 포함하지 않는 화소 회로의 상기 제1 회로에 접속된 화상 표시 장치.
  8. 제2항에 있어서, 상기 제2 회로는,
    상기 제4 트랜지스터와 한쪽의 주 전극에서 접속됨과 함께, 상기 제1 회로에 병렬로 접속되고, 상기 제5 트랜지스터와 제어 전극끼리 접속된 제7 트랜지스터를 더 포함하고,
    상기 제7 트랜지스터는 상기 제4 트랜지스터와 동일 극성인 화상 표시 장치.
  9. 제8항에 있어서, 상기 제4 트랜지스터는 n형 MOS 트랜지스터인 화상 표시 장치.
  10. 직류 전압이 인가되는 제1 전원선과 상기 제1 전원선보다도 저전위로 설정되는 제2 전원선 사이에서 매트릭스 형상으로 배열된 복수의 화소 회로를 구비하고,
    상기 복수의 화소 회로의 각각은,
    발광 소자와,
    상기 발광 소자에 접속된 제1 스위치 소자와,
    상기 제1 스위치 소자의 제어 전극과 디지털 신호가 입력되는 디지털 신호선 사이에 주 전극에서 접속된 제2 스위치 소자와,
    상기 제1 스위치 소자의 제어 전극에 접속되고, 양단부의 전압에 의해 상기 제1 스위치 소자를 온 및 오프시키는 제1 캐패시터
    를 포함하는 디지털 화상 PWM 회로
    를 포함하고,
    상기 복수의 화소 회로의 적어도 일부는,
    상기 디지털 화상 PWM 회로와 직렬로 접속되고, 소정의 기간에서 설정된 아날로그의 직류 전압에 기초하여, 상기 디지털 화상 PWM 회로에 공급하는 전류값을 제어하는 전원 제어 회로를 포함하고,
    상기 디지털 신호는, 1 프레임으로 화상을 표시하는 기간의 화상 계조에 응하여 구성된 복수의 서브 필드의 화상에 응하여 공급되는 화상 표시 장치.
  11. 제2항에 있어서, 상기 제1 신호선에 공급되는 상기 삼각파를 생성하고,
    상기 제2 신호선에 공급되는 아날로그값을 갖는 상기 제1 직류 전압을 생성하고,
    상기 제3 신호선에 공급되는 아날로그값을 갖는 상기 제2 직류 전압을 생성하는 구동 회로를 더 구비한 화상 표시 장치.
  12. 제1항에 있어서, 상기 제1 주사선 및 상기 제2 주사선으로부터 공급되는 주사 신호를 생성하는 주사 회로를 더 구비한 화상 표시 장치.
  13. 제1항에 있어서, 상기 제2 회로는 상기 제1 전원선과 상기 제1 회로 사이에 접속된 화상 표시 장치.
  14. 제1항에 있어서, 상기 제2 회로는 상기 제1 회로와 상기 제2 전원선 사이에 접속된 화상 표시 장치.
  15. 제1항에 있어서, 상기 발광 소자는 무기 반도체 발광 소자인 화상 표시 장치.
KR1020217002792A 2018-07-31 2019-07-30 화상 표시 장치 KR102649819B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018144322 2018-07-31
JPJP-P-2018-144322 2018-07-31
PCT/JP2019/029784 WO2020027107A1 (ja) 2018-07-31 2019-07-30 画像表示装置

Publications (2)

Publication Number Publication Date
KR20210027406A true KR20210027406A (ko) 2021-03-10
KR102649819B1 KR102649819B1 (ko) 2024-03-22

Family

ID=69227922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217002792A KR102649819B1 (ko) 2018-07-31 2019-07-30 화상 표시 장치

Country Status (6)

Country Link
US (5) US10885834B2 (ko)
JP (1) JP7449466B2 (ko)
KR (1) KR102649819B1 (ko)
CN (1) CN112513965A (ko)
TW (1) TWI822823B (ko)
WO (1) WO2020027107A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10885834B2 (en) * 2018-07-31 2021-01-05 Nichia Corporation Image display device
CN111210765B (zh) * 2020-02-14 2022-02-11 华南理工大学 像素电路、像素电路的驱动方法和显示面板
WO2021260873A1 (ja) * 2020-06-25 2021-12-30 シャープ株式会社 表示装置
JPWO2022069980A1 (ko) * 2020-10-01 2022-04-07
TWI791242B (zh) * 2021-01-27 2023-02-01 友達光電股份有限公司 發光二極體顯示面板及其驅動方法
TWI759132B (zh) * 2021-03-11 2022-03-21 聚積科技股份有限公司 解耦合發光顯示設備及其解耦合驅動裝置
US11508293B1 (en) * 2021-10-06 2022-11-22 Prilit Optronics, Inc. Display system
WO2023106049A1 (ja) * 2021-12-10 2023-06-15 ソニーグループ株式会社 表示装置および電子機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000056727A (ja) 1998-06-05 2000-02-25 Matsushita Electric Ind Co Ltd 表示パネルの階調駆動装置
KR20150005922A (ko) * 2012-05-01 2015-01-15 삼성디스플레이 주식회사 전기 광학 장치 및 그 구동 방법
KR20150143283A (ko) * 2014-06-12 2015-12-23 삼성디스플레이 주식회사 표시 회로 및 표시 장치
KR20160048640A (ko) * 2014-10-23 2016-05-04 삼성디스플레이 주식회사 표시 장치, 화소 회로, 및 표시 장치의 제어 방법
KR20160069986A (ko) * 2014-12-08 2016-06-17 삼성디스플레이 주식회사 표시 장치 및 표시 방법
KR20170074173A (ko) * 2015-12-21 2017-06-29 가부시키가이샤 재팬 디스프레이 표시 장치
KR20170089400A (ko) * 2016-01-26 2017-08-03 가부시키가이샤 재팬 디스프레이 표시 장치

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU1337297A (en) * 1995-12-29 1997-07-28 Cree Research, Inc. True color flat panel display using an led dot matrix and led dot matrix drive method and apparatus
JPH11109919A (ja) 1997-09-30 1999-04-23 Toyota Motor Corp Ｐｗｍ駆動方法及び回路
JP4211807B2 (ja) * 2000-11-07 2009-01-21 ソニー株式会社 アクティブマトリクス型表示装置
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP4485119B2 (ja) * 2001-11-13 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP3892732B2 (ja) * 2002-01-31 2007-03-14 株式会社日立製作所 表示装置の駆動方法
JP3854161B2 (ja) * 2002-01-31 2006-12-06 株式会社日立製作所 表示装置
JP2003316312A (ja) * 2002-04-23 2003-11-07 Canon Inc 発光素子の駆動方法
JP2004157250A (ja) * 2002-11-05 2004-06-03 Hitachi Ltd 表示装置
JP5008110B2 (ja) * 2004-03-25 2012-08-22 株式会社ジャパンディスプレイイースト 表示装置
US7639211B2 (en) * 2005-07-21 2009-12-29 Seiko Epson Corporation Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus
JP4655800B2 (ja) * 2005-07-21 2011-03-23 セイコーエプソン株式会社 電気光学装置および電子機器
JP5192208B2 (ja) * 2007-09-19 2013-05-08 株式会社ジャパンディスプレイイースト 画像表示装置
KR20100058140A (ko) 2008-11-24 2010-06-03 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
JP2010266492A (ja) * 2009-05-12 2010-11-25 Sony Corp 画素回路、表示装置、画素回路の駆動方法
JP2011008161A (ja) * 2009-06-29 2011-01-13 Seiko Epson Corp 発光装置および電子機器、画素回路の駆動方法
JP5825895B2 (ja) * 2010-08-06 2015-12-02 株式会社半導体エネルギー研究所 液晶表示装置
JP2012083561A (ja) * 2010-10-12 2012-04-26 Canon Inc 表示装置
JP5630203B2 (ja) * 2010-10-21 2014-11-26 セイコーエプソン株式会社 電気光学装置、および電子機器。
TWI457907B (zh) * 2011-08-05 2014-10-21 Novatek Microelectronics Corp 顯示器的驅動裝置及其驅動方法
GB2521488A (en) 2011-10-31 2015-06-24 Premiere Polish Company Ltd Personal care composition and a device for dispensing the same
US20130106679A1 (en) * 2011-11-02 2013-05-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Lcd panel and method of manufacturing the same
US20130169663A1 (en) * 2011-12-30 2013-07-04 Samsung Electronics Co., Ltd. Apparatus and method for displaying images and apparatus and method for processing images
JP6247446B2 (ja) * 2013-02-26 2017-12-13 株式会社半導体エネルギー研究所 発光装置の駆動方法
JP6157178B2 (ja) * 2013-04-01 2017-07-05 ソニーセミコンダクタソリューションズ株式会社 表示装置
US9111464B2 (en) * 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US9881554B2 (en) * 2015-02-11 2018-01-30 Boe Technology Group Co., Ltd. Driving method of pixel circuit and driving device thereof
KR102494418B1 (ko) * 2015-04-13 2023-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널, 데이터 처리 장치, 및 표시 패널의 제조방법
KR20180002786A (ko) 2015-06-05 2018-01-08 애플 인크. 디스플레이 패널에 대한 방출 제어 장치들 및 방법들
JP6842053B2 (ja) * 2016-02-25 2021-03-17 セイコーエプソン株式会社 表示装置及び電子機器
CN107516491A (zh) * 2016-06-17 2017-12-26 群创光电股份有限公司 显示设备
JP2018155832A (ja) * 2017-03-16 2018-10-04 セイコーエプソン株式会社 電気光学装置、電子機器及び電気光学装置の駆動方法
US10885834B2 (en) * 2018-07-31 2021-01-05 Nichia Corporation Image display device
US11676529B2 (en) * 2019-12-23 2023-06-13 Intel Corporation Methods and apparatus for in-pixel driving of micro-LEDs

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000056727A (ja) 1998-06-05 2000-02-25 Matsushita Electric Ind Co Ltd 表示パネルの階調駆動装置
KR20150005922A (ko) * 2012-05-01 2015-01-15 삼성디스플레이 주식회사 전기 광학 장치 및 그 구동 방법
KR20150143283A (ko) * 2014-06-12 2015-12-23 삼성디스플레이 주식회사 표시 회로 및 표시 장치
KR20160048640A (ko) * 2014-10-23 2016-05-04 삼성디스플레이 주식회사 표시 장치, 화소 회로, 및 표시 장치의 제어 방법
KR20160069986A (ko) * 2014-12-08 2016-06-17 삼성디스플레이 주식회사 표시 장치 및 표시 방법
KR20170074173A (ko) * 2015-12-21 2017-06-29 가부시키가이샤 재팬 디스프레이 표시 장치
KR20170089400A (ko) * 2016-01-26 2017-08-03 가부시키가이샤 재팬 디스프레이 표시 장치

Also Published As

Publication number Publication date
WO2020027107A1 (ja) 2020-02-06
JP7449466B2 (ja) 2024-03-14
TWI822823B (zh) 2023-11-21
US20210366373A1 (en) 2021-11-25
US11430381B2 (en) 2022-08-30
US10885834B2 (en) 2021-01-05
TW202032521A (zh) 2020-09-01
JPWO2020027107A1 (ja) 2021-08-12
US20220358876A1 (en) 2022-11-10
CN112513965A (zh) 2021-03-16
US20200043405A1 (en) 2020-02-06
US20230377514A1 (en) 2023-11-23
US11763735B2 (en) 2023-09-19
US11107394B2 (en) 2021-08-31
US20210082340A1 (en) 2021-03-18
KR102649819B1 (ko) 2024-03-22

Similar Documents

Publication Publication Date Title
KR102649819B1 (ko) 화상 표시 장치
KR100686334B1 (ko) 표시장치 및 그의 구동방법
KR100686335B1 (ko) 표시장치 및 그의 구동방법
KR100842511B1 (ko) 화상 표시 장치
US10847090B2 (en) Electroluminescent display device and driving method of the same
US20220157246A1 (en) Pixel Driving Circuit and Electroluminescent Display Device Including the Same
KR102527847B1 (ko) 표시 장치
JP2018519539A (ja) 表示パネル用の発光制御装置及び方法
US20060262130A1 (en) Organic light emitting display
US8749458B2 (en) Organic light emitting diode display capable of adjusting a high potential driving voltage applied to pixel
JP2010266848A (ja) Ｅｌ表示装置及びその駆動方法
KR102588103B1 (ko) 표시 장치
CN102376244A (zh) 显示设备以及显示设备的像素驱动方法
KR102519364B1 (ko) 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20200036415A (ko) 표시 장치
US11436972B2 (en) Light-emitting device and driving method of light-emitting device
JP4788819B2 (ja) 電気光学装置および電子機器
KR101938001B1 (ko) 유기발광 표시장치와 그 게이트 신호 전압 변조 방법
KR20220022526A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
KR102182052B1 (ko) 유기발광표시장치
KR20190038145A (ko) 전계발광 표시장치 및 그 구동방법
CN117441202A (zh) 显示装置
JP2009216950A (ja) アクティブマトリクス型表示装置
CN117678005A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant