JP2010266492A - 画素回路、表示装置、画素回路の駆動方法 - Google Patents

Abstract

【課題】駆動トランジスタの閾値電圧の影響を受けずに、バラツキのない焼き付き補正動作を行うことができるようにする。
【解決手段】画素回路を、発光素子１と、ドレイン・ソース間に駆動電圧が印加されることで発光素子１に対してゲート・ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタＴｄと、駆動トランジスタＴｄのゲート・ソース間に直列に接続された容量Ｃ１，Ｃ２と、駆動トランジスタＴｄのゲートと信号線ＤＴＬとの間に接続されたサンプリングトランジスタＴｓｐと、容量Ｃ１，Ｃ２の接続点Ａに信号線ＤＴＬの電位を供給可能に接続されたスイッチングトランジスタＴｓｗと、駆動トランジスタＴｄのゲートと容量Ｃ１，Ｃ２の接続点Ａとの間に接続され、発光素子１の発光光量に応じた電流量の電流を流す光検出素子Ｄ１を備えた構成とする。
【選択図】図２

Description

本発明は、例えば有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた画素回路、当該画素回路がマトリクス状に配置された画素アレイを有する表示装置、及び画素回路の駆動方法に関する。

特開２００３−２５５８５６ 特開２００３−２７１０９５

有機エレクトロルミネッセンス（ＥＬ：Electroluminescence）発光素子を画素に用いたアクティブマトリクス方式の表示装置では、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御する。即ち有機ＥＬは電流発光素子のため、ＥＬ素子に流れる電流量をコントロールすることで発色の階調を得ている。

図９（ａ）に従来の有機ＥＬ素子を用いた画素回路の例を示す。
なお、ここでは１つの画素回路しか示していないが、実際の表示装置では、図示するような画素回路がｍ×ｎのマトリクス状に配列され、各画素回路が水平セレクタ１０１、ライトスキャナ１０２により選択されて駆動されるものである。

この画素回路は、ｎチャネルＴＦＴによるサンプリングトランジスタＴｓ、保持容量Ｃｓ、ｐチャネルＴＦＴによる駆動トランジスタＴｄ、有機ＥＬ素子１を有する。この画素回路は、信号線ＤＴＬと書込制御線ＷＳＬとの交差部に配され、信号線ＤＴＬはサンプリングトランジスタＴｓの一端に接続され、書込制御線ＷＳＬはサンプリングトランジスタＴｓのゲートに接続されている。
駆動トランジスタＴｄ及び有機ＥＬ素子１は、電源電位Ｖｃｃと接地電位の間で直列に接続されている。またサンプリングトランジスタＴｓ及び保持容量Ｃｓは、駆動トランジスタＴｄのゲートに接続されている。駆動トランジスタＴｄのゲート・ソース間電圧をＶｇｓで表わしている。

この画素回路では、書込制御線ＷＳＬを選択状態とし、信号線ＤＴＬに輝度信号に応じた信号値を印加すると、サンプリングトランジスタＴｓが導通して信号値が保持容量Ｃｓに書き込まれる。保持容量Ｃｓに書き込まれた信号値電位が駆動トランジスタＴｄのゲート電位となる。
書込制御線ＷＳＬを非選択状態とすると、信号線ＤＴＬと駆動トランジスタＴｄとは電気的に切り離されるが、駆動トランジスタＴｄのゲート電位は保持容量Ｃｓによって安定に保持される。そして電源電位Ｖｃｃから接地電位に向かって駆動電流Ｉｄｓが駆動トランジスタＴｄ及び有機ＥＬ素子１に流れる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路の場合、保持容量Ｃｓに信号線ＤＴＬからの信号値電位を書き込むことによって駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発色の階調を得る。

ｐチャネルＴＦＴによる駆動トランジスタＴｄのソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）²・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではトランジスタのドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。

ここで図９（ｂ）に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す。実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機ＥＬ素子のＩ−Ｖ特性は、図示するように時間が経過すると劣化してしまう。そして図９（ａ）の画素回路においては、有機ＥＬ素子１の経時変化とともに、駆動トランジスタＴｄのドレイン電圧が変化してゆく。ところが図９（ａ）の画素回路ではゲート・ソース間電圧Ｖｇｓが一定であるので、有機ＥＬ素子１には一定量の電流が流れ、発光輝度は変化しない。つまり安定した階調制御ができる。

しかしながら、有機ＥＬ素子１は時間変化と共にその駆動電圧だけでなく、発光効率も低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。その結果、例えば図１０（ａ）のように、黒表示に白いＷＩＮＤＯＷパターンを表示した後再び白表示に戻すとＷＩＮＤＯＷパターンを表示した部分の輝度が暗くなるという焼き付きが発生してしまう。

この有機ＥＬ素子１の発光効率の低下を補正するために図１１のような画素回路が提案されている。図１１（ａ）に示す画素回路は、上記図９（ａ）の画素回路に加えて、駆動トランジスタＴｄのゲートと固定電位間に例えばダイオード等の光検出素子Ｄ１が挿入されているものである。
光検出素子Ｄ１は、光を検出するとその電流が増加する。また、電流の増加量は光検出素子Ｄ１に入射する光量によって変化する。この場合、光検出素子Ｄ１は有機ＥＬ素子１の発光光量に応じた電流を流すものとされる。

例えば白表示時、図１１（ａ）のように、光検出素子Ｄ１は有機ＥＬ素子１の発光を検出して固定電源から駆動トランジスタＴｄのゲートへ電流を流す。この時駆動トランジスタＴｄのゲート・ソース間電圧は小さくなり、有機ＥＬ素子１に流れる電流は小さくなる。
白表示のまま、一定時間経過後に有機ＥＬ素子１の効率の低下等によって発光輝度が低下した場合を考える。この場合、図１１（ｂ）のように、発光輝度の低下によって光検出素子Ｄ１に入射する光量は低下し、固定電源から駆動トランジスタＴｄのゲートへ流入する電流値は小さくなる。このため、駆動トランジスタＴｄのゲート・ソース間電圧は大きくなり、有機ＥＬ素子１に流れる電流は大きくなる。
その結果、発光輝度が劣化しても、光検出素子Ｄ１によって有機ＥＬ素子１に流れる電流量を調整する動作が行われることになり、有機ＥＬ素子１の効率変化に起因する焼き付きを軽減している。例えば図１０（ｂ）のように焼き付きが軽減される。

ここで、駆動トランジスタＴｄをｎチャネル型のＴＦＴにより構成することができれば、ＴＦＴ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、ＴＦＴ基板の低コスト化や大画面化という点で有利となる。
図１２は、図１１に示した画素回路のｐチャネルＴＦＴである駆動トランジスタＴｄをｎチャネルＴＦＴに置き換えた構成を示している。
これは、保持容量Ｃｓを駆動トランジスタＴｄのゲート・ソース間に接続している。また、ドライブスキャナ１０３により電源制御線ＤＳＬに、駆動電圧Ｖｃｃと初期電圧Ｖｓｓを交互に与える構成とされている。つまり、駆動トランジスタＴｄに所定タイミングで駆動電圧Ｖｃｃと初期電圧Ｖｓｓを与える構成である。
光検出素子Ｄ１は、駆動トランジスタＴｄと固定電源Ｖ１の間に接続されている。固定電源Ｖｌは発光時の駆動トランジスタＴｄのゲート電位よりも低電位である必要があり、例えばカソード電位Ｖｃａｔであることが望ましい。

なお、駆動トランジスタＴｄは、そのゲート・ソース間電圧Ｖｇｓに応じて上記式１に示すような電流ＩｄｓをＥＬ素子に流す。式１から分かるように電流Ｉｄｓは駆動トランジスタＴｄの移動度μ、単位面積辺りのゲート絶縁膜容量Ｃｏｘ、閾値電圧Ｖｔｈに大きく依存してその値が変動してしまう。
図１２の画素回路は、駆動トランジスタＴｄの閾値電圧Ｖｔｈや移動度μのバラツキについても対策されている。

図１３に、図１２の画素回路の駆動タイミングと駆動トランジスタＴｄのゲート電圧、ソース電圧の変化を示す。
駆動タイミングとしては、書込制御線ＷＳＬを介してライトスキャナ１０２によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳと、電源制御線ＤＳＬを介してドライブスキャナ１０３から供給される電源パルスＤＳを示している。
また、ＤＴＬ入力信号として、水平セレクタ１０１によって信号線ＤＴＬに与えられる電位を示す。当該電位は信号値Ｖｓｉｇ及び基準値Ｖｏｆｓとしての電位となる。

図１４、図１５、図１６の等価回路等とともに画素回路の動作を説明する。
まず、図１３のｔ１０時点までは、前フレーム期間の発光が行われている。この発光状態は図１４（ａ）のように電源制御線ＤＳＬの電源パルスＤＳ＝駆動電位Ｖｃｃとされており、サンプリングトランジスタＴｓがオフした状態である。
この時駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流Ｉｄｓは、駆動トランジスタＴｄのゲートソース間電圧Ｖｇｓに応じて上記式１に示される値をとる。
また、光検出素子Ｄ１は有機ＥＬ素子１の発光に応じて駆動トランジスタＴｄのゲートから固定電源Ｖ１へ電流Ｉｂを流し、駆動トランジスタＴｄのゲート電位を変化させている。

図１３の時点ｔ１０から現フレームの１サイクルの画素動作が開始される。時点ｔ１０において電源制御線ＤＳＬの電源パルスＤＳが初期電位Ｖｓｓとされる（図１４（ｂ））。
この時、駆動トランジスタＴｄのソース電位Ｖｓが有機ＥＬ素子１の閾値Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい時、つまりＶｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであれば有機ＥＬ素子１は消光し、電源制御線ＤＳＬが駆動トランジスタＴｄのソースとなる。この時、有機ＥＬ素子１のアノードは初期電位Ｖｓｓに充電される。

次に図１３のｔ１１時点で信号線ＤＴＬの電位が基準電位Ｖｏｆｓとされた後の時点ｔ１２に、サンプリングトランジスタＴｓをオンして、駆動トランジスタＴｄのゲート電位をＶｏｆｓとする（図１４（ｃ））。
この時（時点ｔ１２〜ｔ１３）、駆動トランジスタＴｄのゲート・ソース間電圧はＶｏｆｓ−Ｖｓｓという値をとる。このＶｏｆｓ−ＶｓｓがＴ２の閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈとする必要がある。ここで光検出素子Ｄ１は駆動トランジスタＴｄのゲートと固定電源Ｖ１間に電流を流すが、有機ＥＬ素子１が発光しておらず、且つ光検出素子Ｄ１はオフ領域で動作していれば駆動トランジスタＴｄのゲートには殆ど影響を及ぼさない。

次に時点ｔ１３からｔ１４の間で閾値補正動作を行う。この場合、電源制御線ＤＳＬの電源パルスＤＳ＝駆動電位Ｖｃｃとする。これにより、有機ＥＬ素子１のアノードが駆動トランジスタＴｄのソースとなり、図１５（ａ）の一点鎖線で示すように電流が流れる。ここで有機ＥＬ素子１の等価回路は図示のようにダイオードと容量Ｃｅｌで表される。このため、有機ＥＬ素子１のアノード電圧Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（ＥＬ素子のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さい）である限り、駆動トランジスタＴｄの電流は容量Ｃｓ、Ｃｅｌを充電するために使われる。
このとき、有機ＥＬ素子１のアノード電圧Ｖｅｌ（つまり駆動トランジスタＴｄのソース電圧）は、時間と共に図１５（ｂ）のように上昇してゆく。
一定時間経過後、駆動トランジスタＴｄのゲート・ソース間電圧はＶｔｈという値をとる。この時、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。以上の動作が図１３のｔ１３〜ｔ１４の期間に行われ、ｔ１４時点でサンプリングトランジスタＴｓをオフして閾値補正動作を完了する（図１５（ｃ））。

そしてｔ１５時点で信号線電位が信号値Ｖｓｉｇとなった後、ｔ１６時点でサンプリングトランジスタＴｓをオンして、駆動トランジスタＴｄのゲートに信号値Ｖｓｉｇを入力する（図１６（ａ））。信号値Ｖｓｉｇは発光させる階調に応じた電圧となっている。
駆動トランジスタＴｄのゲート電位は、サンプリングトランジスタＴｓをオンしているために信号値Ｖｓｉｇとなるが、電源制御線ＤＳＬに駆動電位Ｖｃｃが与えられていることで電流が流れるため、ソース電位は時間とともに上昇してゆく。このとき駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ（有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければ）、駆動トランジスタＴｄの電流は容量Ｃｓ、Ｃｅｌを充電するのに使用される。

このとき駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。具体的にいうと移動度が大きいものはこのときの電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる（図１６（ｂ））。これによって駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正する電圧となる。
ここでも光検出素子Ｄ１は駆動トランジスタＴｄのゲートと固定電源Ｖ１間に電流を流すが、有機ＥＬ素子１が発光しておらず、且つ光検出素子Ｄ１としてのダイオードはオフ領域で動作していれば、駆動トランジスタＴｄのゲートには殆ど影響を及ぼさない。

時点ｔ１７でサンプリングトランジスタＴｓをオフして書き込みが終了し、有機ＥＬ素子１を発光させる。駆動トランジスタＴｄのゲート・ソース間電圧は一定であるので、駆動トランジスタＴｄは一定電流Ｉｄｓ’を有機ＥＬ素子１に流す。そして図１６（ｃ）のように、有機ＥＬ素子１のアノード電位Ｖｅｌが有機ＥＬ素子１に電流Ｉｄｓ’が流れる電圧Ｖｘまで上昇し、ＥＬ素子は発光する。
時点ｔ１７以降の発光期間では、光検出素子Ｄ１は、有機ＥＬ素子１の発光に応じて駆動トランジスタＴｄのゲートから固定電源間に電流Ｉｂを流し、ゲート・ソース間電圧Ｖｇｓを変化させ、有機ＥＬ素子１に流れる電流Ｉｄｓ’を調整することになる。

この画素回路において、有機ＥＬ素子１は発光時間が長くなるとそのＩ−Ｖ特性は変化し、さらにその効率も変化してしまう。そのため図１６（ｃ）のＢ点の電位も変化する。しかしながら、容量Ｃｓによって駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは一定値に保たれ、尚且つ発光輝度によって光検出素子Ｄ１がゲート・ソース間電圧Ｖｇｓを変化させているので、有機ＥＬ素子１の発光輝度は変化しない状態にすることができる。よって有機ＥＬ素子１のＩ−Ｖ特性や発光効率が劣化しても、有機ＥＬ素子１の輝度が変化することはない。

ここで、光検出素子Ｄ１（ダイオード）について考える。光検出素子は光に反応してその電流値を増加させる。上記図１１に示した画素回路においては、光検出素子Ｄ１として用いるダイオードの両端の電位はＶｃｃ−Ｖｓｉｇとなり一定値となる。それに対して図１２に示す画素回路では、光検出素子Ｄ１は駆動トランジスタＴｄのゲートと固定電源Ｖ１の間に接続されている。駆動トランジスタＴｄのゲート・ソース間電圧は閾値電圧補正と移動度補正の影響を受けて画素毎にバラツキが生じる。閾値電圧Ｖｔｈが大きければ駆動トランジスタＴｄのゲート電圧は大きくなり、また移動度が小さければ駆動トランジスタＴｄのゲート電圧は大きくなる。なお駆動トランジスタＴｄのゲート電圧は移動度のバラツキよりも閾値のバラツキによる影響が大きい。
このように駆動トランジスタＴｄの閾値電圧や移動度のバラツキによってゲート電位が変動することは、光検出素子Ｄ１の動作点が変化してしまうことを意味する。すると光検出素子Ｄ１による調整動作が画素毎にバラつき、結果として表示画像にムラやザラが表れるという問題が生じてしまう。

本発明はこの問題に鑑み、光検出素子Ｄ１による調整動作のバラツキをなくし、高品位な表示画像が得られるようにすることを目的とする。

本発明の画素回路は、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート・ソース間に直列に接続された第１，第２の容量と、上記駆動トランジスタのゲートと所定の信号線との間に接続されたサンプリングトランジスタと、上記第１，第２の容量の接続点に上記信号線の電位を供給可能に接続されたスイッチングトランジスタと、上記駆動トランジスタのゲートと上記第１，第２の容量の接続点との間に接続され、上記発光素子の発光光量に応じた電流量の電流を流す光検出素子とを備えている。
上記スイッチングトランジスタは、上記２つの容量の接続点と上記信号線との間に接続されている。
或いは上記スイッチングトランジスタは、上記２つの容量の接続点と上記駆動トランジスタのゲートとの間に接続されている。
或いは、上記駆動トランジスタのゲートと上記第１，第２の容量の接続点との間には、上記光検出素子と検出期間制御用トランジスタが直列接続されている。

本発明の表示装置は、複数の画素回路がマトリクス状に配置される画素アレイ上で、列状に配設される信号線と、上記画素アレイ上で、それぞれ行状に配設される電源制御線、第１の書込制御線、第２の書込制御線と、上記電源制御線、第１の書込制御線、第２の書込制御線を駆動するとともに、上記画素アレイの各画素回路に、上記信号線を介して信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部とを備える。そして画素回路は、上記構成とする。

本発明の画素回路の駆動方法は、１サイクルの発光動作期間に、上記信号線に上記基準値としての電位が与えるとともに上記サンプリングトランジスタと上記スイッチングトランジスタを導通させることで、上記駆動トランジスタのゲート電位と、上記第１，第２の容量の接続点を上記基準値に固定し、次に上記駆動トランジスタへ駆動電圧を印加して、上記駆動トランジスタの閾値補正動作を実行させ、次に上記信号線に上記信号値としての電位を与えるとともに、上記サンプリングトランジスタを導通し、かつ上記スイッチングトランジスタを非導通とすることで、上記信号値の書込及び上記駆動トランジスタの移動度補正動作を実行させ、その後上記駆動トランジスタのゲート・ソース電圧に応じた電流が上記発光素子に流れることで、上記信号値に応じた輝度による上記発光素子の発光が行われるようにする。

このような画素回路及び駆動方法では、光検出素子の両端電位を適切に制御でき、閾値補正動作による光検出素子にかかる電圧の影響を無くし、また移動度の影響も小さくすることができる。

本発明によれば、有機ＥＬ素子等の発光素子の発光を検出する光検出素子にかかる電圧に対する駆動トランジスタの閾値電圧の影響をなくし、また移動度の影響も小さくすることができる。このため光検出素子にかかる電圧をほぼ一定とすることが可能となり、光検出素子の動作点のバラツキに起因する電流のバラツキを軽減することができる。これによって、画素毎のバラツキのない発光調整動作が実現され、焼き付き補正をより正確に行うことができ、ムラやザラといった画質不良が発生するのを防ぎ、均一な品質の良い画像を得ることができる。
また、駆動トランジスタのゲートと第１，第２の容量の接続点との間に、光検出素子と検出期間制御用トランジスタを直列接続することで、検出期間制御用のトランジスタのオン／オフにより、光検出期間を自由に設定することができる。例えば焼き付き補正が過剰にかかってしまうことを防ぐことなどが可能となる。

本発明の実施の形態の表示装置のブロック図である。 第１の実施の形態の画素回路の回路図である。 第１の実施の形態の画素回路の動作波形の説明図である。 第１の実施の形態の画素回路の動作を示す等価回路図である。 第１の実施の形態の画素回路の動作を示す等価回路図である。 本発明の第２の実施の形態の画素回路の回路図である。 本発明の第３の実施の形態の画素回路の回路図である。 第３の実施の形態の画素回路の動作波形の説明図である。 従来の画素回路及び有機ＥＬ素子のＩ−Ｖ特性の説明図である。 焼き付き補正の説明図である。 従来の焼き付き補正を行う画素回路の説明図である。 焼き付き補正を行うｎチャネルＴＦＴを用いた画素回路の説明図である。 画素回路の動作波形の説明図である。 画素回路の動作を示す等価回路図である。 画素回路の動作を示す等価回路図である。 画素回路の動作を示す等価回路図である。

以下、本発明の実施の形態について次の順序で説明する。
［１．表示装置の構成］
［２．第１の画素回路の構成］
［３．画素回路動作］
［４．第２の画素回路構成］
［５．第３の画素回路構成］

［１．表示装置の構成］

図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。

各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、第１のライトスキャナ１３、第２のライトスキャナ１４を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分だけ配される。

また画素アレイ２０上において、行方向に第１の書込制御線ＷＳＬａ１，ＷＳＬａ２・・・、第２の書込制御線ＷＳＬｂ１，ＷＳＬｂ２・・・、電源制御線ＤＳＬ１，ＤＳＬ２・・・が配されている。これらの第１，第２の書込制御線ＷＳＬａ、ＷＳＬｂ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。

書込制御線ＷＳＬａ（ＷＳＬａ１，ＷＳＬａ２・・・）はライトスキャナ１３により駆動される。ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬａ１，ＷＳＬａ２・・・に順次、走査パルスＷＳａ（ＷＳａ１，ＷＳａ２・・・）を供給して、画素回路１０を行単位で線順次走査する。
書込制御線ＷＳＬｂ（ＷＳＬｂ１，ＷＳＬｂ２・・・）はライトスキャナ１４により駆動される。ライトスキャナ１４は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬｂ１，ＷＳＬｂ２・・・に順次、走査パルスＷＳｂ（ＷＳｂ１，ＷＳｂ２・・・）を供給して、画素回路１０の動作を制御する。
電源制御線ＤＳＬ（ＤＳＬ１，ＤＳＬ２・・・）はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１，ＤＳＬ２・・・に駆動電位（Ｖｃｃ）、初期電位（Ｖｓｓ）の２値に切り替わる電源電圧としての電源パルスＤＳ（ＤＳ１，ＤＳ２・・・）を供給する。
なおドライブスキャナ１２，ライトスキャナ１３、１４は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳａ、ＷＳｂ、電源パルスＤＳのタイミングを設定する。

水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号値電位（Ｖｓｉｇ）と基準値電位（Ｖｏｆｓ）を供給する。

［２．第１の画素回路の構成］

図２に画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。なお、図２では簡略化のため、信号線ＤＴＬと書込制御線ＷＳＬａ、ＷＳＬｂ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。

この画素回路１０は、発光素子である有機ＥＬ素子１と、直列接続された２個の容量Ｃ１，Ｃ２を有する。またサンプリングトランジスタＴｓｐ、駆動トランジスタＴｄ、スイッチングトランジスタＴｓｗとしての薄膜トランジスタ（ＴＦＴ）を有する。また光検出素子Ｄ１を有する。

容量Ｃ１，Ｃ２は、駆動トランジスタＴｄのゲート・ソース間に直列接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。
サンプリングトランジスタＴｓｐは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｄのゲートに接続される。またサンプリングトランジスタＴｓｐのゲートは第１の書込制御線ＷＳＬａに接続されている。
駆動トランジスタＴｄのドレインとソースは、一端が電源制御線ＤＳＬに接続され、他端が有機ＥＬ素子１のアノードに接続されている。
スイッチングトランジスタＴｓｗは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が容量Ｃ１，Ｃ２の接続点（Ａ点）に接続されている。またスイッチングトランジスタＴｓｗのゲートは第２の書込制御線ＷＳＬｂに接続されている。

光検出素子Ｄ１は、容量Ｃ１と並列に、駆動トランジスタＴｄのゲートと、容量Ｃ１，Ｃ２の接続点との間に接続されている。
この光検出素子Ｄ１は一般的にはＰＩＮダイオードやアモルファスシリコンを用いて作成されるが、光によってその電流量を変化させる素子であれば上記のものに限らず使用することができる。本例では例えばトランジスタのダイオード接続で構成されているものとする。
この光検出素子Ｄ１は、有機ＥＬ素子１で発光される光を検出するように配置されている。そして検出光量に応じて、その電流が増減する。具体的には有機ＥＬ素子１の発光光量が多ければ電流増加量は大きく、少なければ電流増加量は小さくなる。

有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに信号電位Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓｐが書込制御線ＷＳＬａを介してライトスキャナ１３から与えられる走査パルスＷＳａによって導通される。これにより信号線ＤＴＬからの信号値電位Ｖｓｉｇが駆動トランジスタＴｄのゲートに印加される。この場合、容量Ｃ１，Ｃ２で保持されている駆動トランジスタＴｄのゲート・ソース間電圧に信号値電位Ｖｓｉｇを加えることになる。
駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電位Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により、ゲート・ソース間電圧に応じた電流を有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。

つまり、各フレーム期間において、画素回路１０に信号値（階調値）Ｖｓｉｇが書き込まれる動作が行われるが、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流す。これによって有機ＥＬ素子１では、階調値に応じた輝度の発光が行われる。

また、この図２の画素回路の場合、光検出素子Ｄ１によって焼き付き軽減のための動作が行われる。
上記のように光検出素子Ｄ１は、有機ＥＬ素子１の発光光量により電流が増減する。
即ち有機ＥＬ素子１の発光光量に応じて、光検出素子Ｄ１は容量Ｃ１の一方の端子から他方の端子へ電流を流す。ここで有機ＥＬ素子１の効率の低下等によって発光輝度が低下すると、光検出素子Ｄ１に入射する光量は低下し、容量Ｃ１の一方の端子から他方の端子へ流す電流量が低下する。これによって駆動トランジスタＴｄのゲート電位を変化させる。具体的には、駆動トランジスタＴｄのゲート・ソース間電圧が大きくなり、有機ＥＬ素子１に流れる電流は大きくなる。

このような動作で、発光輝度が劣化しても有機ＥＬ素子１に流れる電流量を調整する動作が行われることになり、有機ＥＬ素子１の効率変化に起因する焼き付きを軽減できる。例えば図１０（ｂ）のように焼き付きが軽減される。

［３．画素回路動作］

ここで本実施の形態では、焼き付きの軽減とともに、駆動トランジスタＴｄの閾値電圧や移動度のバラツキによって光検出素子Ｄ１の動作点が変化してしまわないようにするものである。以下、画素回路１０の動作を詳しく説明する。

図３に画素回路１０の動作波形を示す。
図３では、第１の書込制御線ＷＳＬａを介してライトスキャナ１３によってサンプリングトランジスタＴｓｐのゲートに与えられる走査パルスＷＳａを示している。
また第２の書込制御線ＷＳＬｂを介してライトスキャナ１４によってスイッチングトランジスタＴｓｗのゲートに与えられる走査パルスＷＳｂを示している。
また電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｓｓが与えられる。
また、ＤＴＬ入力信号として、水平セレクタ１１によって信号線ＤＴＬに与えられる電位を示している。当該電位は信号値Ｖｓｉｇ及び基準値Ｖｏｆｓによる電位となる。

また、Ｔｄゲート、Ｔｄソースとして、駆動トランジスタＴｄのゲート電圧の変化とソース電圧の変化を示している。
さらに点線によりＡ点（容量Ｃ１，Ｃ２の接続点）の電位変化も示している。
図４，図５における等価回路は、この図３の動作過程を示すものである。

図３の時点ｔ０までは、前フレームの発光が行われている。この発光状態の等価回路は図４（ａ）のようになる。電源制御線ＤＳＬには駆動電圧Ｖｃｃが供給されている。サンプリングトランジスタＴｓｐ及びスイッチングトランジスタＴｓｗはオフした状態である。このとき駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流Ｉｄｓは駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値をとる。
また、光検出素子Ｄ１は有機ＥＬ素子１の発光に応じて容量Ｃ１の一方の端子から他方の端子へ電流Ｉｂを流し、駆動トランジスタＴｄのゲート電位を変化させ、有機ＥＬ素子１の劣化に対する調整動作が行われている。

図３の時点ｔ０から、今回のフレームの発光のための１サイクルの動作が行われる。この１サイクルは、次のフレームにおける時点ｔ０に相当するタイミングまでの期間となる。
時点ｔ０では、ドライブスキャナ１２が電源制御線ＤＳＬを初期電圧Ｖｓｓとする。
初期電圧Ｖｓｓは、有機ＥＬ素子１の閾値Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さく設定されている。つまりＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔである。これにより有機ＥＬ素子１は消光し、図４（ｂ）のように、電源制御線ＤＳＬが駆動トランジスタＴｄのソースとなる。この時、有機ＥＬ素子１のアノードは初期電圧Ｖｓｓに充電される。図３でいえば、駆動トランジスタＴｄのソース電圧は初期電圧Ｖｓｓまで低下する。

時点ｔ１では、水平セレクタ１１によって信号線ＤＴＬが基準値Ｖｏｆｓの電位とされる。その後時点ｔ２で、走査パルスＷＳａ、ＷｓｂによってサンプリングトランジスタＴｓｐ及びスイッチングトランジスタＴｓｗがオンとされる。
これによって図４（ｃ）に示すように、駆動トランジスタＴｄのゲート電位、及びＡ点が基準値Ｖｏｆｓの電位とされる。

この時、駆動トランジスタＴｄのゲート・ソース間電圧はＶｏｆｓ−Ｖｓｓという値をとる。ここで、駆動トランジスタＴｄのゲート電位とソース電位を、駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも十分に大きくすることが閾値補正動作のための準備となる。従って、Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈとなるように、基準値Ｖｏｆｓ及び初期電圧Ｖｓｓが設定されている必要がある。
なお光検出素子Ｄ１は、有機ＥＬ素子１が発光しておらず、且つ光検出素子Ｄ１はオフ領域で動作していれば駆動トランジスタＴｄのゲートには殆ど影響を及ぼさない。

時点ｔ３〜ｔ４において閾値補正動作が行われる。
この場合、信号線電位が基準値Ｖｏｆｓの時に、サンプリングトランジスタＴｓｐ及びスイッチングトランジスタＴｓｗをオンした状態で、電源制御線ＤＳＬの電源パルスＤＳが駆動電圧Ｖｃｃとされる。
これにより有機ＥＬ素子１のアノードが駆動トランジスタＴｄのソースとなり、図５（ａ）のように電流が流れ、駆動トランジスタＴｄのソース電位は上昇を開始する。
そして一定時間経過後、駆動トランジスタＴｄのソース電圧はＶｏｆｓ−Ｖｔｈという電位となる。その後、時点ｔ４で、走査パルスＷＳａ，ＷＳｂが立ち下がり、サンプリングトランジスタＴｓｐ及びスイッチングトランジスタＴｓｗがオフとなる。

時点ｔ５として、水平セレクタ１１により信号線ＤＴＬに信号値Ｖｓｉｇが与えられた後、時点ｔ６〜ｔ７で、信号値書込と移動度補正が行われる。
即ち時点ｔ６では、走査パルスＷＳａが立ち上がり、サンプリングトランジスタＴｓｐがオンとされる。なお、走査パルスＷＳｂは変化せず、スイッチングトランジスタＴｓｗはオフのままである。

この時点ｔ６では、図５（ｂ）のように、まずサンプリングトランジスタＴｓｐがオンとされることで、駆動トランジスタＴｄのゲートに信号値Ｖｓｉｇとしての電位を入力する。
このとき電源制御線ＤＳＬに駆動電位Ｖｃｃが与えられているため、駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓに応じた電流を流し、ソース電圧を増加させる。
このとき駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ（有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければ）、駆動トランジスタＴｄの電流は容量Ｃ２、Ｃｅｌ（有機ＥＬ素子１の寄生容量）を充電するのに使用される。

そしてこの時点で駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。具体的にいうと移動度が大きいものはこのときの電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる（図１６（ｂ）参照）。これによって駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正する電圧となる。
なお、ここでも、有機ＥＬ素子１が発光しておらず、且つ光検出素子Ｄ１はオフ領域で動作していれば、駆動トランジスタＴｄのゲートには殆ど影響を及ぼさない。

結局、この信号書込及び移動度補正が開始されたｔ６時点から一定期間経過後、Ａ点の電位はＶｏｆｓ＋ΔＶ、駆動トランジスタＴｄのソース電位はＶｏｆｓ−Ｖｔｈ＋ΔＶｓとなる。
ここでΔＶは、容量Ｃ１を通じて入力される駆動トランジスタＴｄのゲート変動量と、移動度補正時に容量Ｃ２を通じて入力される駆動トランジスタＴｄのソース変動量の和となる。
またΔＶｓは容量Ｃ２を通じて入力されるＡ点の電位変動量と移動度補正時のソース電圧の変動量の和となっている（図５（ｂ））。

移動度補正動作終了後、時点ｔ７では、走査パルスＷＳａが立ち下がり、サンプリングトランジスタＴｓｐがオフとされ、有機ＥＬ素子１を発光させる（図５（ｃ））。
駆動トランジスタＴｄのゲート・ソース間電圧は一定であるので、駆動トランジスタＴｄは一定電流Ｉｄｓ’を有機ＥＬ素子１に流す。有機ＥＬ素子１のアノード電圧は電流Ｉｄｓ’を有機ＥＬ素子１に流す電位Ｖｘまで上昇し、有機ＥＬ素子１が発光することになる。
このとき、光検出素子Ｄ１は、有機ＥＬ素子１の発光光量に応じて容量Ｃ１の一方の端子から他方の端子へ電流Ｉｂを流し、駆動トランジスタＴｄのゲート電位を変化させ、有機ＥＬ素子１に流れる電流Ｉｄｓ’を調整している。
なお、図５（ｃ）において駆動トランジスタＴｄのゲート電圧はＶｓｉｇ＋Ｖａ、Ａ点電位はＶｏｆｓ＋ΔＶ＋Ｖａとしているが、Ｖａ≒Ｖｘ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶｓである。

以上のように画素回路１０の１サイクルの動作が行われる。
この実施の形態の画素回路１０では、光検出素子Ｄ１は、容量Ｃ１の両端に接続されている。発光時における容量Ｃ１の両端の電位差はＶｓｉｇ−Ｖｏｆｓ−ΔＶとなる。つまり、光検出素子Ｄ１の両端の電位差には駆動トランジスタＴｄの閾値電圧Ｖｔｈを含まない。これは光検出素子Ｄ１の両端電圧に対して、駆動トランジスタＴｄの閾値電圧Ｖｔｈは影響を与えないことを意味する。
またΔＶには移動度補正時に容量Ｃ２を通じて入力される駆動トランジスタＴｄのソース変動量の値が含まれており、これはソース電圧の変動量に対して一定の比率となるために移動度バラツキの差分に対しても、光検出素子Ｄ１の両端電圧は殆ど影響を受けない。

このように、光検出素子Ｄ１の両端の電位が駆動トランジスタＴｄの閾値電圧に依存せず、移動度バラツキの影響もほとんどないため、光検出素子Ｄ１にかかる電圧がほぼ一定とされ、光検出素子Ｄ１の動作点が大きくばらつくことがない。
その結果、画素毎の光検出素子Ｄ１の動作点のバラツキに起因する電流のバラツキを軽減することができる。
これによって、画素毎のバラツキのない発光調整動作が実現され、焼き付き補正をより正確に行うことができ、ムラやザラといった画質不良が発生するのを防ぎ、均一な品質の良い画像を得ることができる。

［４．第２の画素回路構成］

本発明の実施の形態としての第２の画素回路１０の構成例を図６に示す。なお、上記第１の画素構成と同一部分については重複説明を避ける。
この図６の場合、第１の画素回路構成と異なるのは、スイッチングトランジスタＴｓｗのソース・ドレインが光検出素子Ｄ１の両端に接続されていることである。
つまりスイッチングトランジスタＴｓｗは、２つの容量Ｃ１，Ｃ２の接続点と駆動トランジスタＴｄのゲートとの間に接続されている。
他の構成及び回路動作は、図２〜図５で上述したものと同様である。

この場合、スイッチングトランジスタＴｓｗが信号線ＤＴＬに接続されていないことで、信号線ＤＴＬの寄生容量を減らすことができる。このため表示装置の高速化、高精細化、大画面化に有利となる。

［５．第３の画素回路構成］

実施の形態としての第３の画素回路構成を図７，図８で説明する。
図７の画素回路１０は、図２と同様の構成に加え、駆動トランジスタＴｄのゲートと光検出素子Ｄ１間に検出期間制御用トランジスタＴｋｓを挿入したものである。
即ち駆動トランジスタＴｄのゲートと容量Ｃ１，Ｃ２の接続点との間には、光検出素子Ｄ１と検出期間制御用トランジスタＴｋｓが直列接続されている。

また、画素回路を駆動するスキャナとして、ドライブスキャナ１２，ライトスキャナ１３，１４に加えて、検出期間制御スキャナ１５が設けられる。
そして画素アレイ２０には検出期間制御線ＰＰＬが行方向に各画素ライン毎に配設されており、検出期間制御スキャナ１５が、各検出期間制御線ＰＰＬに検出期間制御パルスＰＰを与える構成とされる。
検出期間制御用トランジスタＴｋｓのゲートは、検出期間制御線ＰＰＬに接続されている。

この場合、図８に走査パルスＷＳａ，ＷＳｂ、電源パルスＤＳ、及びＤＴＬ入力信号を示しているが、これらは図３に示したものと同様である。
これに加え、検出期間制御パルスＰＰが検出期間制御スキャナ１５によって検出期間制御線ＰＰＬに与えられる。
図のように検出期間制御パルスＰＰは、非発光期間はＬレベルであり、発光期間におけるｔａ−ｔｂ期間（光検出期間）においてＨレベルとなる。

検出期間制御パルスＰＰがＨレベルとなることで検出期間制御用トランジスタＴｋｓが導通され、光検出素子Ｄ１は、受光光量に応じた電流を流す。
つまり本例では、この光検出期間（ｔａ−ｔｂ期間）にのみ、光検出素子Ｄ１による有機ＥＬ素子１の発光光量の調整動作が行われるものである。
従って、検出期間制御スキャナ１５による検出期間制御パルスＰＰをＨレベルとする期間長を設定することで、調整動作期間を任意に設定できることになる。もちろん調整動作期間を可変することも可能である。

本例を用い光検出期間を自由に設定することができるようにすれば、例えば焼き付き補正が過剰にかかってしまうときに光検出素子Ｄ１による調整動作期間を短くしたり、補正が不足の場合に調整動作時間を長くするなどの対処が可能となる。これによって実際の表示装置の個々に、適切な調整や設定が可能となる。

以上、実施の形態について説明してきたが、本発明としては上記実施の形態に限られず、多様な変形例が考えられることは言うまでもない。

１ 有機ＥＬ素子、１０ 画素回路、１１ 水平セレクタ、１２ ドライブスキャナ、１３，１４ ライトスキャナ、２０ 画素アレイ、Ｃ１，Ｃ２ 容量、Ｔｓｐ サンプリングトランジスタ、Ｔｄ 駆動トランジスタ、Ｔｓｗ スイッチングトランジスタ、Ｔｋｓ 検出期間制御用トランジスタ

Claims (11)

1. 発光素子と、
   ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、
   上記駆動トランジスタのゲート・ソース間に直列に接続された第１，第２の容量と、
   上記駆動トランジスタのゲートと所定の信号線との間に接続されたサンプリングトランジスタと、
   上記第１，第２の容量の接続点に上記信号線の電位を供給可能に接続されたスイッチングトランジスタと、
   上記駆動トランジスタのゲートと上記第１，第２の容量の接続点との間に接続され、上記発光素子の発光光量に応じた電流量の電流を流す光検出素子と、
   を備えた画素回路。
2. 上記スイッチングトランジスタは、上記２つの容量の接続点と上記信号線との間に接続されている請求項１に記載の画素回路。
3. 上記スイッチングトランジスタは、上記２つの容量の接続点と上記駆動トランジスタのゲートとの間に接続されている請求項１に記載の画素回路。
4. 上記駆動トランジスタのゲートと上記第１，第２の容量の接続点との間には、上記光検出素子と検出期間制御用トランジスタが直列接続されている請求項１に記載の画素回路。
5. 上記光検出素子は、トランジスタのダイオード接続で構成されている請求項１に記載の画素回路。
6. 複数の画素回路がマトリクス状に配置される画素アレイ上で、列状に配設される信号線と、
   上記画素アレイ上で、それぞれ行状に配設される電源制御線、第１の書込制御線、第２の書込制御線と、
   上記電源制御線、第１の書込制御線、第２の書込制御線を駆動するとともに、上記画素アレイの各画素回路に、上記信号線を介して信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、
   を備えるとともに、
   上記信号線と走査線群が交差する部分にそれぞれ配置される画素回路は、
   発光素子と、
   ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、
   上記駆動トランジスタのゲート・ソース間に直列に接続された第１，第２の容量と、
   上記駆動トランジスタのゲートと信号線間に接続され、上記第１の書込制御線の電位によって導通制御されるサンプリングトランジスタと、
   上記第１，第２の容量の接続点に上記信号線の電位を供給可能に接続されるとともに、上記第２の書込制御線の電位によって導通制御されるスイッチングトランジスタと、
   上記駆動トランジスタのゲートと、上記第１，第２の容量の接続点との間に接続され、上記発光素子の光量に応じた電流を流す光検出素子と、
   を備えている表示装置。
7. 上記発光駆動部は、
   上記画素アレイ上で列状に配設される各信号線に、上記信号値及び基準値としての電位を供給する信号セレクタと、
   上記画素アレイ上で行状に配設される各第１の書込制御線を駆動して、上記信号線の電位を上記画素回路に導入させる第１の書込スキャナと、
   上記画素アレイ上で行状に配設される各第２の書込制御線を駆動して、上記信号線の電位を上記画素回路に導入させる第２の書込スキャナと、
   上記画素アレイ上で行状に配設される各電源制御線を用いて、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
   を備え、
   上記画素回路は、１サイクルの発光動作として、
   上記信号セレクタにより上記信号線に上記基準値としての電位が与えられている期間に、上記第１，第２の書込スキャナの制御により上記サンプリングトランジスタと上記スイッチングトランジスタが導通することで、上記駆動トランジスタのゲート電位と、上記第１，第２の容量の接続点が上記基準値に固定され、その状態で上記駆動制御スキャナによって、上記駆動トランジスタへの駆動電圧の印加が行われることで、上記駆動トランジスタの閾値補正動作が行われ、
   さらに上記信号セレクタにより上記信号線に上記信号値としての電位が与えられている期間に、上記第１，第２の書込スキャナの制御により上記サンプリングトランジスタが導通され、かつ上記スイッチングトランジスタが非導通とされることで、上記信号値の書込及び上記駆動トランジスタの移動度補正動作が行われ、
   上記信号値の書込及び移動度補正後に、上記駆動トランジスタのゲート・ソース電圧に応じた電流が上記発光素子に流れることで、上記信号値に応じた輝度による上記発光素子の発光が行われる請求項６に記載の表示装置。
8. 上記スイッチングトランジスタは、上記２つの容量の接続点と上記信号線との間に接続されている請求項６に記載の表示装置。
9. 上記スイッチングトランジスタは、上記２つの容量の接続点と上記駆動トランジスタのゲートとの間に接続されている請求項６に記載の表示装置。
10. 上記画素アレイ上で、検出期間制御線が行状に配設され、
    上記駆動トランジスタのゲートと上記第１，第２の容量の接続点との間には、上記光検出素子と、上記検出期間制御線の電位によって導通制御される検出期間制御用トランジスタとが直列接続されており、
    上記発光駆動部には、上記画素アレイ上で行状に配設される各検出期間制御線を駆動して、上記光検出素子の動作期間を制御する検出期間制御スキャナがさらに備えられている請求項６に記載の表示装置。
11. 発光素子と、
    ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、
    上記駆動トランジスタのゲート・ソース間に直列に接続された第１，第２の容量と、
    上記駆動トランジスタのゲートと所定の信号線との間に接続されたサンプリングトランジスタと、
    上記第１，第２の容量の接続点に上記信号線の電位を供給可能に接続されたスイッチングトランジスタと、
    上記駆動トランジスタのゲートと上記第１，第２の容量の接続点との間に接続され、上記発光素子の発光光量に応じた電流量の電流を流す光検出素子と、
    を備えた画素回路の駆動方法として、
    １サイクルの発光動作期間に、
    上記信号線に上記基準値としての電位が与えるとともに上記サンプリングトランジスタと上記スイッチングトランジスタを導通させることで、上記駆動トランジスタのゲート電位と、上記第１，第２の容量の接続点を上記基準値に固定し、
    次に上記駆動トランジスタへ駆動電圧を印加して、上記駆動トランジスタの閾値補正動作を実行させ、
    次に上記信号線に上記信号値としての電位を与えるとともに、上記サンプリングトランジスタを導通し、かつ上記スイッチングトランジスタを非導通とすることで、上記信号値の書込及び上記駆動トランジスタの移動度補正動作を実行させ、その後上記駆動トランジスタのゲート・ソース電圧に応じた電流が上記発光素子に流れることで、上記信号値に応じた輝度による上記発光素子の発光が行われるようにする画素回路の駆動方法。

Images