JP3892732B2 - 表示装置の駆動方法 - Google Patents
表示装置の駆動方法 Download PDFInfo
- Publication number
- JP3892732B2 JP3892732B2 JP2002022835A JP2002022835A JP3892732B2 JP 3892732 B2 JP3892732 B2 JP 3892732B2 JP 2002022835 A JP2002022835 A JP 2002022835A JP 2002022835 A JP2002022835 A JP 2002022835A JP 3892732 B2 JP3892732 B2 JP 3892732B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- period
- pixel
- display device
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 23
- 239000003990 capacitor Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 13
- 239000010409 thin film Substances 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 7
- 238000005401 electroluminescence Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0606—Manual adjustment
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示装置およびその駆動方法に係り、特に、アクティブマトリクス方式の有機エレクトロルミネッセンスディスプレイの駆動方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス駆動の有機エレクトロルミネッセンスディスプレイ（以下、ＡＭＯＬＥＤと記す）は、従来の液晶ディスプレイの次の世代のフラットパネルディスプレイとして期待されている。
従来、ＡＭＯＬＥＤの駆動回路としては、例えば、特開２０００−１６３０１４号公報に開示されているような、有機エレクトロルミネッセンス素子（以下、単に、ＥＬ素子という。）に電流を供給するための駆動用の薄膜トランジスタ（以下、ＥＬ駆動ＴＦＴという）、ＥＬ駆動ＴＦＴのゲート電極に接続され、映像信号電圧を保持する保持コンデンサと、前記保持コンデンサに映像信号電圧を供給するためのスイッチ用の薄膜トランジスタ（以下、スイッチＴＦＴという）からなる２トランジスタ構成の回路がもっとも基本的な画素回路として知られている。（以下、第１の従来技術という）
【０００３】
【発明が解決しようとする課題】
前記第１の従来技術である２トランジスタ構成の基本画素回路の大きな問題として、ＥＬ駆動ＴＦＴを構成する半導体薄膜（通常は、多結晶シリコン膜が使用される）の結晶性の場所毎のバラツキにより、ＥＬ駆動ＴＦＴのしきい電圧（Ｖｔｈ）や移動度（μ）が画素毎にばらつくために生じる画像の不均一性がある。
しきい電圧や移動度のバラツキは、そのまま、ＥＬ素子の駆動電流値のバラツキとなるため、発光強度がバラツキ、表示上では微細なムラとなって見えることになる。この表示ムラは駆動電流値が小さい中間調表示時に特に問題となる。
このようなＥＬ駆動ＴＦＴの特性のバラツキによる表示不均一を抑制するために、例えば、特開２０００−３３０５２７号公報には、ＥＬ駆動ＴＦＴを、完全にオフか、または完全にオン状態とする２値スイッチとして駆動し、画像の階調表示は発光の時間幅を変えることにより表示する、所謂パルス幅変調による駆動法が開示されている。（以下、第２の従来技術という）
第２の従来技術による画像表示の均一化効果については、既に実証されており、パルス幅変調駆動はＡＭＯＬＥＤの駆動法として有力な方法の一つではある。
しかしながら、前記第２の従来技術では、デジタル階調に対応した短い信号パルスを処理する必要があることから、駆動回路の動作周波数が高くなり、回路の消費電力が大きくなるという問題点があった。
また、通常は簡単な回路で済む垂直側走査回路が複雑になり回路面積が増大するという問題点があった。
【０００４】
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、ＥＬ素子のような電流駆動型発光素子を有する表示装置において、従来よりも駆動回路の構成が簡単で、しかも、動画を表示した際に画質劣化を低減することが可能な駆動方法を提供することにある。
また、本発明の他の目的は、前記駆動方法を実施するために最適な表示装置を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【０００５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
即ち、本発明は、電流駆動型発光素子（例えば、有機エレクトロルミネッセンス素子）を有する画素を複数備える表示装置の駆動方法であって、１フレーム期間の初めの第１の期間に、全画素の前記電流駆動型発光素子の発光を停止させた状態で、前記各画素に映像信号電圧を書き込み、１フレーム期間の前記第１の期間に続く第２の期間に、前記各画素に書き込まれた映像信号電圧により決定される１回以上の発光期間内に、各画素内の前記電流駆動型発光素子を発光させる。
本発明によれば、１フレーム期間内に、電流駆動型発光素子の発光を停止する第１の期間を設けるようにしたので、動画を表示する場合に高画質の画像を表示させることが可能となる。
【０００６】
また、本発明は、電流駆動型発光素子と、スイッチングトランジスタと、前記スイッチングトランジスタに接続される保持容量素子とを有する画素を複数備える表示装置の駆動方法であって、１フレーム期間の初めの第１の期間に、前記全画素内の前記電流駆動型発光素子の発光を停止させた状態で、前記各画素の前記スイッチングトランジスタのゲート電極に走査駆動信号を印加して前記各画素の前記保持容量素子に映像信号電圧を書き込み、１フレーム期間の前記第１の期間に続く第２の期間に、前記各画素の前記スイッチングトランジスタのゲート電極に印加する走査駆動信号を停止するとともに、前記各画素の前記保持容量素子に書き込まれた映像信号電圧により決定される１回以上の発光期間内に、前記各画素の電流駆動型発光素子を発光させる。
本発明によれば、１フレーム期間内に、電流駆動型発光素子の発光を停止する第１の期間を設けるようにしたので、動画を表示する場合に高画質の画像を表示させることが可能となるばかりか、発光期間中、即ち、第２の期間中は前記スイッチングトランジスタのゲート電極に印加する走査駆動信号（例えば、走査クロック）を停止させるようにしたので、消費電力の増加を抑えることが可能となる。
【０００７】
また、本発明は、電流駆動型発光素子と、前記電流駆動型発光素子に駆動電流を供給する駆動トランジスタと、スイッチングトランジスタと、前記スイッチングトランジスタに接続される保持容量素子と、出力端子が前記駆動トランジスタのゲート電極に接続されるとともに、一方の入力端子に前記保持容量素子に保持される電圧が印加され、他方の入力端子に階調制御電圧が印加される比較器とを有する画素を複数備える表示装置であって、１フレーム期間の初めの第１の期間に、前記各画素の前記スイッチングトランジスタのゲート電極に走査駆動信号を印加して前記各画素の前記保持容量素子に映像信号電圧を書き込む第１の手段と、前記階調制御電圧として、前記第１の期間に、全画素内の前記駆動トランジスタをオフとする第１レベルの電圧を、また、１フレーム期間の前記第１の期間に続く第２の期間に、１回以上、前記第１レベルの電圧から、前記第１レベルの電圧とは異なる第２レベルの電圧まで変化する傾斜波形の電圧を供給する第２の手段とを備える。
本発明の一実施の形態では、前記第１の手段は、前記第２の期間に、前記各画素の前記スイッチングトランジスタのゲート電極に印加する走査駆動信号を停止する。
【０００８】
また、本発明は、電流駆動型発光素子と、出力端子に前記電流駆動型発光素子が接続されるインバータ回路と、スイッチングトランジスタと、前記スイッチングトランジスタと前記インバータ回路の入力端子との間に接続される保持容量素子とを有する画素を複数備える表示装置であって、１フレーム期間の初めの第１の期間に、前記各画素の前記インバータ回路の入力端子と出力端子とを短絡する第１の手段と、１フレーム期間の前記第１の期間に続く第２の期間に、前記各画素の前記スイッチングトランジスタのゲート電極に走査駆動信号を印加して前記各画素の保持容量素子に映像信号電圧を書き込む第２の手段と、１フレーム期間の前記第２の期間に続く第３の期間に、１回以上、前記各画素の前記保持容量素子の前記第１の端子に、第１レベルの電圧から、前記第１レベルの電圧とは異なる第２レベルの電圧まで変化する傾斜波形の階調制御電圧を印加する第３の手段とを備える。
【０００９】
本発明の一実施の形態では、前記第２の手段は、前記１フレーム期間の第１および第３の期間内に、前記各画素の前記スイッチングトランジスタのゲート電極に印加する走査駆動信号を停止する。
本発明の一実施の形態では、前記第３の手段は、前記各画素の前記保持容量素子の前記第１の端子に接続されるとともに、前記第３の期間にオンとなり前記階調制御電圧を前記保持容量素子の前記第１の端子に印加する第２のスイッチングトランジスタを有する。
本発明の一実施の形態では、前記複数の画素はマトリクス状に配置され、前記各画素列毎に設けられ、前記各画素の前記スイッチングトランジスタがオンのときに、前記各画素の前記保持容量素子に映像信号電圧を印加する複数の映像信号線と、前記各画素列毎に設けられ、前記階調制御電圧を印加する複数の階調信号線と、前記各画素列毎に設けられ、前記電流駆動型発光素子に駆動電流を供給する複数の電流供給線と、前記各画素行毎に設けられ、１ライン毎に前記各画素の前記スイッチングトランジスタのゲート電極に順次前記走査駆動信号を印加する複数の走査信号線とを備える。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施の形態１］
図１は、本発明の実施の形態１の表示装置の表示パネルの１画素の等価回路を示す回路図である。
本実施の形態において、各画素はマトリクス状に配置され、ｍ行ｎ列目の画素は、走査信号線（Ｇm，Ｇ(m+1)）と、映像信号線Ｄn（あるいは、階調信号線Ｋn）と、アノード電流供給線Ａnとで囲まれた領域で定義される。
各画素内部には、スイッチ用の薄膜トランジスタ（以下、スイッチＴＦＴという。）（Ｑｓ(m,n)）と、ＰＭＯＳトランジスタから成るＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）と、保持容量素子Ｃｓｔ(m,n)と、比較器Ｃｏｐ(m,n)とが設けられる。
ＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）のドレイン電極には、ＥＬ素子ＯＬＥＤ(m,n)のアノード電極が接続され、ゲート電極には、比較器Ｃｏｐ(m,n)の出力端子が接続される。ＥＬ素子ＯＬＥＤ(m,n)のカソード電極は接地電位（ＧＮＤ）に接続される。
比較器Ｃｏｐ(m,n)の一方の入力端子には、保持容量素子Ｃｓｔ(m,n)の一方の端子が接続され、他方の端子には、階調信号線Ｋnが接続される。
保持容量素子Ｃｓｔ(m,n)の一方の端子は、スイッチＴＦＴ（Ｑｓ(m,n)）を介して映像信号線Ｄnに接続され、また、保持容量素子Ｃｓｔ(m,n)の他方の端子は、接地電位（ＧＮＤ）に接続される。
【００１１】
比較のために、従来の表示装置の代表的な１画素の等価回路を図８に示す。この図８は、前述した特開２０００−１６３０１４号公報に記載されているものである。
この図８に示す等価回路は、比較器Ｃｏｐ(m,n)と階調信号線Ｋnとを備えず、かつ、保持容量素子Ｃｓｔ(m,n)の他方の端子が、アノード電流供給線（Ａn）に接続されている点で、図１に示す等価回路と相異する。
この図８に示す等価回路において、走査信号線Ｇが順次１ライン毎に走査され、スイッチＴＦＴ（Ｑｓ(m,n)）のゲート電極にＨｉｇｈレベル（以下、Ｈレベルという）の走査クロックが印加されると、スイッチＴＦＴ（Ｑｓ(m,n)）がオンとなり、これにより、スイッチＴＦＴ（Ｑｓ(m,n)）を介して、映像信号線Ｄnからアナログの映像信号電圧が保持容量素子Ｃｓｔ(m,n)に供給され、保持容量素子Ｃｓｔ(m,n)に保持される。
この保持容量素子Ｃｓｔ(m,n)に保持されたアナログの映像信号電圧は、ＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）のゲート電極に供給され、これにより、ＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）を流れる電流が制御され、即ち、アナログの映像信号電圧に対応する電流をＥＬ素子ＯＬＥＤ(m,n)に供給し、これにより、ＥＬ素子ＯＬＥＤ(m,n)が発光し、画像が表示される。
【００１２】
しかしながら、この図８に示す回路構成では、ＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）を構成する半導体薄膜（多結晶シリコン膜）の結晶性の場所毎のバラツキにより、ＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）のしきい電圧（Ｖｔｈ）や移動度（μ）が画素毎にバラツキが生じ、それにより、ＥＬ素子ＯＬＥＤ(m,n)の駆動電流値にバラツキが生じ、結果として、発光強度がバラツキ、表示上では微細なムラとなって見えるという問題点があった。
また、この図８に示す駆動方法は、１フレーム期間中、同一の画像を表示し続ける方法であり、画像が切り替わる毎に輝度が段階状に変化する。
このように常に画像を切れ目なしに表示する駆動方法では、前の画像から次の画像に切り替わると人間は２つの画像を重ねて認識し、結果的に画像の輪郭がぼやけてしまうという欠点があり、特に、動画を表示する場合に、表示画質を劣化させるという問題点があった。
【００１３】
以下、本実施の形態の駆動方法について説明する。
本実施の形態では、図２に示すように、１フレーム期間は、走査期間と発光期間とに分離される。
図２に示す走査期間は、全ての保持容量素子Ｃｓｔにアナログの映像信号電圧を書き込み期間であり、この期間内は、ＥＬ素子ＯＬＥＤの発光は停止される。
この走査期間内に、走査信号線Ｇが順次１ライン毎に走査され、１ライン毎に走査信号線Ｇに順次走査クロックが印加されると、全ての保持容量素子Ｃｓｔにアナログの映像信号電圧を書き込まれる。
例えば、図１において、スイッチＴＦＴ（Ｑｓ(m,n)）のゲート電極にＨレベルの走査クロックが印加されると、スイッチＴＦＴ（Ｑｓ(m,n)）がオンとなり、これにより、スイッチＴＦＴ（Ｑｓ(m,n)）を介して、映像信号線Ｄnからアナログの映像信号電圧が保持容量素子Ｃｓｔ(m,n)に供給され、保持容量素子Ｃｓｔ(m,n)に保持される。
また、本実施の形態では、階調信号線Ｋnには、図３に示すランプ波形の傾斜波電圧が印加される。
この図３に示す傾斜波電圧は、走査期間内は第１レベルの電圧（Ｖ１）であり、この第１レベルの電圧（Ｖ１）が比較器Ｃｏｐ(m,n)に入力されるため、比較器Ｃｏｐ(m,n)の出力はＨレベルを維持する。
そのため、全てのＥＬ駆動ＴＦＴ（Ｑｄ）がオフ状態を維持し、全てのＥＬ素子ＯＬＥＤの発光は停止される。即ち、走査期間内では、全てのＥＬ素子ＯＬＥＤは黒を表示する。
【００１４】
前述した走査期間に続く発光期間では、走査信号線Ｇに対する走査クロックの供給が停止される。
また、発光期間内に、階調信号線Ｋnに供給される傾斜波電圧が、図３に示すように、第１レベルの電圧（Ｖ１）から、第２レベルの電圧（Ｖ２）まで、ある傾斜をもって変化する。
そのため、保持容量素子Ｃｓｔに保持されている電圧値（図３では階調電圧と記す。）よりも、階調信号線Ｋnに供給される傾斜波電圧の電圧値が大きくなると、比較器ＣｏｐがＬｏｗレベル（以下、Ｌレベルという）となり、ＥＬ駆動ＴＦＴ（Ｑｄ）がオンとなり、ＥＬ素子ＯＬＥＤが発光する。
この場合に、各ＥＬ素子ＯＬＥＤを流れる電流（図３のＩｏｌｅｄ）は一定であり、各画素の発光輝度は、各画素のＥＬ素子ＯＬＥＤの発光時間に応じて変化する。即ち、図３に示すように、発光輝度が高い画素（明るい表示の画素）程、各画素のＥＬ素子ＯＬＥＤの発光時間が長くなる。
このように、本実施の形態では、ＥＬ駆動ＴＦＴ（Ｑｄ）を、完全にオフか、または完全にオン状態とする２値スイッチとして駆動させるので、ＥＬ駆動ＴＦＴ（Ｑｄ）を構成する半導体薄膜（多結晶シリコン膜）の結晶性の場所毎のバラツキにより、ＥＬ駆動ＴＦＴのしきい電圧（Ｖｔｈ）や移動度（μ）が画素毎にばらつくために生じる画像の不均一性を抑止することができる。
【００１５】
また、本実施の形態は、ＥＬ駆動ＴＦＴ（Ｑｄ）を、２値スイッチとして駆動し、画像の階調表示は発光の時間幅を変えるようにした点で、前述の第２の従来技術と類似している。
しかしながら、本実施の形態では、前述の第２の従来技術のように、デジタル階調に対応した短い信号パルスを処理する必要がないので、前述の第２の従来技術と比して、駆動回路の動作周波数を低くできるとともに、垂直側走査回路の構成を簡単できるので、回路面積を小さくすることができる。
さらに、本実施の形態では、発光期間中に、スイッチＴＦＴ（Ｑｓ）のゲート電極に印加する走査クロックを停止させるようにしたので、消費電力の増加を抑えることができる。
なお、本実施の形態では、図３に示すように、保持容量素子Ｃｓｔに保持されるアナログの映像信号は、発光輝度が高い程、第１レベルの電圧（Ｖ１）との間の電位差が小さく、発光輝度が低い程、第１レベルの電圧（Ｖ１）との間の電位差が大きくなる電圧である。
このように、本実施の形態では、１フレーム期間の走査期間内に、全てのＥＬ素子ＯＬＥＤの発光を停止するようにしたので、動画を表示する場合でも、表示画質の劣化を低減させることが可能となる。
【００１６】
図４は、本実施の形態の表示装置のマトリクス表示部と駆動回路を含めた表示部全体を示すブロック図である。
同図において、１０は表示パネル、２０は水平走査回路、３０は垂直走査回路である。
ここで、水平走査回路２０と、垂直走査回路３０とは、外部のタイミングコントローラからの制御信号（例えば、クロックパルス、スタートパルスなど）により制御され、また、水平走査回路２０は、映像信号線生成回路２１と、傾斜波電圧生成回路２２とで構成される。
図４において、垂直走査回路３０には、Ｍ本の走査信号線（Ｇ1〜ＧM）が接続され、垂直走査回路３０は、前述した走査期間内に、Ｍ個の走査信号線に順次Ｈレベルの走査クロックを出力する。なお、図４では、Ｇ1とＧMの２本の走査信号線のみを図示している。
映像信号線生成回路２１には、Ｎ本の映像信号線（Ｄ1〜ＤN）が接続され、映像信号線生成回路２１は、外部から入力される映像信号（Ｖｅｄｉｏ）に基づき、前述した走査期間内に、走査されるラインの画素に対応するアナログの映像信号電圧をＮ個の走査信号線に出力する。なお、図４では、Ｄ1とＤNの２本の映像信号線のみを図示している。
したがって、本実施の形態では、表示パネル１０は、Ｍ行Ｎ列の画素で構成されるが、図４では１個の画素のみを図示している。
また、傾斜波電圧生成回路２２には、Ｎ本の階調信号線（Ｋ1〜ＫN）が接続され、傾斜波電圧生成回路２２は、前述したランプ波形の傾斜波電圧を生成する。
なお、Ｎ本のアノード電流供給線（Ａ1〜ＡN）は、画素領域外で短絡（ショート）され、外部電源（ＶＤＤ）に接続される。
【００１７】
［実施の形態２］
前述の実施の形態の表示装置において、図３に示す明るい表示の場合のＥＬ素子ＯＬＥＤが発光する時点と、図３に示す暗い表示の場合のＥＬ素子ＯＬＥＤが発光する時点との間の時間差（Ｔａ）が大きくなると、動画を表示する場合に、動画ボケや擬似輪郭ノイズとなり、表示画像の画質の劣化が生じる恐れがある。
本実施の形態の表示装置は、前述した表示画像の画質の劣化を防止するものである。
図５は、本発明の実施の形態２の表示装置において、階調信号線Ｋに供給される傾斜波電圧の電圧波形を示す図である。
図３に示す傾斜波電圧は、第１レベルの電圧（Ｖ１）から、第２レベルの電圧（Ｖ２）まで一回のみ変化するものであるが、図５に示す傾斜波電圧は、第１レベルの電圧（Ｖ１）から、第２レベルの電圧（Ｖ２）まで複数回（図５では、６回）にわたって変化させるようにしたものである。
これにより、本実施の形態では、明るい表示の場合のＥＬ素子ＯＬＥＤが発光する時点と、暗い表示の場合のＥＬ素子ＯＬＥＤが発光する時点との間の時間差（Ｔｂ）を、図３のＴａよりも小さくできるので、動画を表示する場合に、動画ボケや擬似輪郭ノイズが生じるの防止することが可能となる。
なお、図５に示すランプ波形の傾斜波電圧は、図４に示す傾斜波電圧生成回路２２で生成される。
【００１８】
［実施の形態３］
図６は、本発明の実施の形態３の表示装置の表示パネルの１画素の等価回路を示す回路図である。
本実施の形態は、前述の各実施の形態における比較器Ｃｏｐに代えて、クランプドインバータ回路を使用する実施の形態である。
本実施の形態では、ＰＭＯＳトランジスタ（ＰＭ(m,n)）とＮＭＯＳトランジスタ（ＮＭ(m,n)）とから成るインバータ回路の出力端子に、ＥＬ素子ＯＬＥＤ(m,n)のアノード電極が接続され、ＥＬ素子ＯＬＥＤ(m,n)は、ＰＭＯＳトランジスタ（ＰＭ(m,n)）から駆動電流が供給される。
インバータ回路の入力端子と出力端子との間には、スイッチ用の薄膜トランジスタ（以下、第３のスイッチＴＦＴという。）（Ｑｓ3(m,n)）が接続され、インバータ回路の入力端子には、保持容量素子Ｃｓｔ(m,n)の一方の端子が接続される。
また、保持容量素子Ｃｓｔ(m,n)の他方の端子には、スイッチＴＦＴ（Ｑｓ(m,n)）を介して映像信号線Ｄnと、スイッチ用の薄膜トランジスタ（以下、第２のスイッチＴＦＴという。）（Ｑｓ2(m,n)）を介して階調信号線Ｋnが接続される。
【００１９】
図７は、図６に示す各スイッチＴＦＴのゲート電極、映像信号線Ｄn、および階調信号線Ｋnに印加される電圧波形を示す図である。
図７において、Ｖｒｅは、第３のスイッチＴＦＴ（Ｑｓ3(m,n)）のゲート電極に印加される電圧、Ｖｇ１は、スイッチＴＦＴ（Ｑｓ(m,n)）のゲート電極に印加される走査クロック、Ｖｓｉｇは、映像信号線Ｄnに供給されるアナログの映像信号、Ｖｇ２は、第２のスイッチＴＦＴ（Ｑｓ2(m,n)）のゲート電極に印加される電圧、Ｖｇｒａｙは、階調信号線Ｋnに印加されるランプ波形の傾斜波電圧、Ｉｏｌｅｄは、ＥＬ素子ＯＬＥＤ(m,n)を流れる駆動電流である。
以下、図７を用いて、本実施の形態の駆動方法について説明する。
本実施の形態においても、１フレームは、走査期間と発光期間とに分けられる。
本実施の形態において、Ｖｒｅの電圧は、走査期間の第１の期間にＨレベルとなるので、全ての画素内の第３のスイッチＴＦＴ（Ｑｓ3(m,n)）がオンなり、インバータ回路の入力端子と出力端子とが短絡される。
これにより、インバータ回路の入力端子ノードは、ＰＭＯＳトランジスタ（ＰＭ(m,n)）を流れる電流と、ＮＭＯＳトランジスタ（ＮＭ(m,n)）を流れる電流とが一致する電圧（Ｖcn）に設定される。
この場合に、ＰＭＯＳトランジスタ（ＰＭ(m,n)）、および、ＮＭＯＳトランジスタ（ＮＭ(m,n)）を構成する半導体薄膜（多結晶シリコン膜）の結晶性の場所毎のバラツキにより、ＰＭＯＳトランジスタ（ＰＭ(m,n)）、および、ＮＭＯＳトランジスタ（ＮＭ(m,n)）のしきい電圧（Ｖｔｈ）や移動度（μ）が画素毎にばらついても、前記電圧（Ｖcn）は、前述したバラツキに応じた電圧値となる。
【００２０】
次に、走査期間内の、第１の期間に続く第２の期間に、走査信号線Ｇが順次１ライン毎に走査され、即ち、１ライン毎に走査信号線Ｇに、順次走査クロックが印加され、全ての保持容量素子Ｃｓｔにアナログの映像信号電圧を書き込まれる。
例えば、スイッチＴＦＴ（Ｑｓ(m,n)）のゲート電極に印加される走査クロックがＨレベルとなると、スイッチＴＦＴ（Ｑｓ(m,n)）がオンとなり、スイッチＴＦＴ（Ｑｓ(m,n)）を介して、映像信号線Ｄnからアナログの映像信号電圧が保持容量素子Ｃｓｔ(m,n)に保持される。
この場合に、インバータ回路のＰＭＯＳトランジスタ（ＰＭ(m,n)）はオフであるので、全てのＥＬ素子ＯＬＥＤの発光は停止される。
次に、発光期間になると、Ｖｇ２の電圧がＨレベルとなるので、スイッチＴＦＴ（Ｑｓ2(m,n)）がオンとなり、各保持容量素子Ｃｓｔには、階調信号線Ｋからランプ波形の傾斜波電圧が印加される。
この図７に示す傾斜波電圧は、第１レベルの電圧（Ｖ１）から、第２レベルの電圧（Ｖ２）まで、ある傾斜もって変化する電圧である。
【００２１】
これにより、インバータ回路の入力端子ノードは、（Ｖcn−（Ｖｓｉｇ−Ｖ１））の電圧となり、インバータ回路のＰＭＯＳトランジスタ（ＰＭ(m,n)）がオンとなり、ＥＬ素子ＯＬＥＤが発光する。
図７に示す傾斜波電圧が、第１レベルの電圧（Ｖ１）から上昇し、保持容量素子Ｃｓｔ(m,n)に保持されている電圧（図７では、階調電圧と記す）になると、インバータ回路のＰＭＯＳトランジスタ（ＰＭ(m,n)）がオフとなり、ＥＬ素子ＯＬＥＤが発光を停止する。
この場合に、各ＥＬ素子ＯＬＥＤを流れる電流（図７のＩｏｌｅｄ）は一定であり、各画素の発光輝度は、各画素のＥＬ素子ＯＬＥＤの発光時間に応じて変化する。即ち、発光輝度が高い画素程、各画素のＥＬ素子ＯＬＥＤの発光時間が長くなる。
さらに、本実施の形態では、前記電圧（Ｖcn）は、インバータ回路のＰＭＯＳトランジスタ（ＰＭ(m,n)）、および、ＮＭＯＳトランジスタ（ＮＭ(m,n)）のしきい電圧（Ｖｔｈ）や移動度（μ）が画素毎にばらついても、前記電圧（Ｖcn）は、前述したバラツキに応じた電圧値となるので、本実施の形態では、インバータ回路を構成する薄膜トランジスタの特性のバラツキに起因する、複数の画素間での表示バラツキを低減し、ムラのない均一な表示を得ることが可能となる。
【００２２】
なお、本実施の形態では、図７に示すように、保持容量素子Ｃｓｔに保持されるアナログの映像信号は、発光輝度が高い程、第１レベルの電圧（Ｖ１）との間の電位差が大きく、発光輝度が低い程、第１レベルの電圧（Ｖ１）との間の電位差が小さくなる電圧である。
このように、本実施の形態でも、１フレーム期間の走査期間内に、全てのＥＬ素子ＯＬＥＤの発光を停止するようにしたので、動画を表示する場合でも、表示画質の劣化を低減させることが可能となる。
なお、本実施の形態において、表示装置のマトリクス表示部と駆動回路を含めた表示部全体の構成は、図４と同じであり、前述したランプ波形の傾斜波電圧は、傾斜波電圧生成回路２２で生成される。
また、本実施の形態においても、前述の実施の形態２のように、傾斜波電圧を、第１レベルの電圧（Ｖ１）から、第２レベルの電圧（Ｖ２）まで複数回にわたって変化させるようにしてもよい。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００２３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
（１）本発明の表示装置によれば、１フレーム期間を、走査期間と発光期間とに分離し、走査期間内に、電流駆動型発光素子の発光を停止するようにしたので、動画を表示する場合に高画質の画像を表示させることが可能となる。
（２）本発明の表示装置によれば、１フレーム期間を、走査期間と発光期間とに分離し、発光期間中に、スイッチング薄膜トランジスタのゲート電極に印加する走査駆動信号（例えば、走査クロック）を停止させるようにしたので、消費電力の増加を抑えることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の表示装置の表示パネルの１画素の等価回路を示す回路図である。
【図２】本発明の実施の形態１の表示装置の駆動方法を説明するための図である。
【図３】本発明の実施の形態１の表示装置において、階調信号線に供給される傾斜波電圧の電圧波形を示す図である。
【図４】本発明の実施の形態１の表示装置のマトリクス表示部と駆動回路を含めた表示部全体を示すブロック図である。
【図５】本発明の実施の形態２の表示装置において、階調信号線に供給される傾斜波電圧の電圧波形を示す図である。
【図６】本発明の実施の形態３の表示装置の表示パネルの１画素の等価回路を示す回路図である。
【図７】図６に示す各スイッチＴＦＴのゲート電極、映像信号線Ｄn、階調信号線Ｋnに印加される電圧波形を示す図である。
【図８】従来の表示装置の表示パネルの１画素の等価回路を示す回路図である。
【符号の説明】
１０…表示パネル、２０…水平走査回路、２１…映像信号線生成回路、２２…傾斜波電圧生成回路、３０…垂直走査回路、Ａ…アノード電流供給線、Ｄ…映像信号線、Ｇ…走査信号線、Ｋ…階調信号線、Ｑｓ，Ｑｓ1、Ｑｓ2…スイッチ用薄膜トランジスタ、Ｑｄ…駆動用薄膜トランジスタ、Ｃｓｔ…保持容量素子、ＯＬＥＤ…有機エレクトロルミネッセンス素子、Ｃｏｐ…比較器、ＰＭ…ＰＭＯＳトランジスタ、ＮＭ…ＮＭＯＳトランジスタ。
【発明の属する技術分野】
本発明は、表示装置およびその駆動方法に係り、特に、アクティブマトリクス方式の有機エレクトロルミネッセンスディスプレイの駆動方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス駆動の有機エレクトロルミネッセンスディスプレイ（以下、ＡＭＯＬＥＤと記す）は、従来の液晶ディスプレイの次の世代のフラットパネルディスプレイとして期待されている。
従来、ＡＭＯＬＥＤの駆動回路としては、例えば、特開２０００−１６３０１４号公報に開示されているような、有機エレクトロルミネッセンス素子（以下、単に、ＥＬ素子という。）に電流を供給するための駆動用の薄膜トランジスタ（以下、ＥＬ駆動ＴＦＴという）、ＥＬ駆動ＴＦＴのゲート電極に接続され、映像信号電圧を保持する保持コンデンサと、前記保持コンデンサに映像信号電圧を供給するためのスイッチ用の薄膜トランジスタ（以下、スイッチＴＦＴという）からなる２トランジスタ構成の回路がもっとも基本的な画素回路として知られている。（以下、第１の従来技術という）
【０００３】
【発明が解決しようとする課題】
前記第１の従来技術である２トランジスタ構成の基本画素回路の大きな問題として、ＥＬ駆動ＴＦＴを構成する半導体薄膜（通常は、多結晶シリコン膜が使用される）の結晶性の場所毎のバラツキにより、ＥＬ駆動ＴＦＴのしきい電圧（Ｖｔｈ）や移動度（μ）が画素毎にばらつくために生じる画像の不均一性がある。
しきい電圧や移動度のバラツキは、そのまま、ＥＬ素子の駆動電流値のバラツキとなるため、発光強度がバラツキ、表示上では微細なムラとなって見えることになる。この表示ムラは駆動電流値が小さい中間調表示時に特に問題となる。
このようなＥＬ駆動ＴＦＴの特性のバラツキによる表示不均一を抑制するために、例えば、特開２０００−３３０５２７号公報には、ＥＬ駆動ＴＦＴを、完全にオフか、または完全にオン状態とする２値スイッチとして駆動し、画像の階調表示は発光の時間幅を変えることにより表示する、所謂パルス幅変調による駆動法が開示されている。（以下、第２の従来技術という）
第２の従来技術による画像表示の均一化効果については、既に実証されており、パルス幅変調駆動はＡＭＯＬＥＤの駆動法として有力な方法の一つではある。
しかしながら、前記第２の従来技術では、デジタル階調に対応した短い信号パルスを処理する必要があることから、駆動回路の動作周波数が高くなり、回路の消費電力が大きくなるという問題点があった。
また、通常は簡単な回路で済む垂直側走査回路が複雑になり回路面積が増大するという問題点があった。
【０００４】
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、ＥＬ素子のような電流駆動型発光素子を有する表示装置において、従来よりも駆動回路の構成が簡単で、しかも、動画を表示した際に画質劣化を低減することが可能な駆動方法を提供することにある。
また、本発明の他の目的は、前記駆動方法を実施するために最適な表示装置を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【０００５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
即ち、本発明は、電流駆動型発光素子（例えば、有機エレクトロルミネッセンス素子）を有する画素を複数備える表示装置の駆動方法であって、１フレーム期間の初めの第１の期間に、全画素の前記電流駆動型発光素子の発光を停止させた状態で、前記各画素に映像信号電圧を書き込み、１フレーム期間の前記第１の期間に続く第２の期間に、前記各画素に書き込まれた映像信号電圧により決定される１回以上の発光期間内に、各画素内の前記電流駆動型発光素子を発光させる。
本発明によれば、１フレーム期間内に、電流駆動型発光素子の発光を停止する第１の期間を設けるようにしたので、動画を表示する場合に高画質の画像を表示させることが可能となる。
【０００６】
また、本発明は、電流駆動型発光素子と、スイッチングトランジスタと、前記スイッチングトランジスタに接続される保持容量素子とを有する画素を複数備える表示装置の駆動方法であって、１フレーム期間の初めの第１の期間に、前記全画素内の前記電流駆動型発光素子の発光を停止させた状態で、前記各画素の前記スイッチングトランジスタのゲート電極に走査駆動信号を印加して前記各画素の前記保持容量素子に映像信号電圧を書き込み、１フレーム期間の前記第１の期間に続く第２の期間に、前記各画素の前記スイッチングトランジスタのゲート電極に印加する走査駆動信号を停止するとともに、前記各画素の前記保持容量素子に書き込まれた映像信号電圧により決定される１回以上の発光期間内に、前記各画素の電流駆動型発光素子を発光させる。
本発明によれば、１フレーム期間内に、電流駆動型発光素子の発光を停止する第１の期間を設けるようにしたので、動画を表示する場合に高画質の画像を表示させることが可能となるばかりか、発光期間中、即ち、第２の期間中は前記スイッチングトランジスタのゲート電極に印加する走査駆動信号（例えば、走査クロック）を停止させるようにしたので、消費電力の増加を抑えることが可能となる。
【０００７】
また、本発明は、電流駆動型発光素子と、前記電流駆動型発光素子に駆動電流を供給する駆動トランジスタと、スイッチングトランジスタと、前記スイッチングトランジスタに接続される保持容量素子と、出力端子が前記駆動トランジスタのゲート電極に接続されるとともに、一方の入力端子に前記保持容量素子に保持される電圧が印加され、他方の入力端子に階調制御電圧が印加される比較器とを有する画素を複数備える表示装置であって、１フレーム期間の初めの第１の期間に、前記各画素の前記スイッチングトランジスタのゲート電極に走査駆動信号を印加して前記各画素の前記保持容量素子に映像信号電圧を書き込む第１の手段と、前記階調制御電圧として、前記第１の期間に、全画素内の前記駆動トランジスタをオフとする第１レベルの電圧を、また、１フレーム期間の前記第１の期間に続く第２の期間に、１回以上、前記第１レベルの電圧から、前記第１レベルの電圧とは異なる第２レベルの電圧まで変化する傾斜波形の電圧を供給する第２の手段とを備える。
本発明の一実施の形態では、前記第１の手段は、前記第２の期間に、前記各画素の前記スイッチングトランジスタのゲート電極に印加する走査駆動信号を停止する。
【０００８】
また、本発明は、電流駆動型発光素子と、出力端子に前記電流駆動型発光素子が接続されるインバータ回路と、スイッチングトランジスタと、前記スイッチングトランジスタと前記インバータ回路の入力端子との間に接続される保持容量素子とを有する画素を複数備える表示装置であって、１フレーム期間の初めの第１の期間に、前記各画素の前記インバータ回路の入力端子と出力端子とを短絡する第１の手段と、１フレーム期間の前記第１の期間に続く第２の期間に、前記各画素の前記スイッチングトランジスタのゲート電極に走査駆動信号を印加して前記各画素の保持容量素子に映像信号電圧を書き込む第２の手段と、１フレーム期間の前記第２の期間に続く第３の期間に、１回以上、前記各画素の前記保持容量素子の前記第１の端子に、第１レベルの電圧から、前記第１レベルの電圧とは異なる第２レベルの電圧まで変化する傾斜波形の階調制御電圧を印加する第３の手段とを備える。
【０００９】
本発明の一実施の形態では、前記第２の手段は、前記１フレーム期間の第１および第３の期間内に、前記各画素の前記スイッチングトランジスタのゲート電極に印加する走査駆動信号を停止する。
本発明の一実施の形態では、前記第３の手段は、前記各画素の前記保持容量素子の前記第１の端子に接続されるとともに、前記第３の期間にオンとなり前記階調制御電圧を前記保持容量素子の前記第１の端子に印加する第２のスイッチングトランジスタを有する。
本発明の一実施の形態では、前記複数の画素はマトリクス状に配置され、前記各画素列毎に設けられ、前記各画素の前記スイッチングトランジスタがオンのときに、前記各画素の前記保持容量素子に映像信号電圧を印加する複数の映像信号線と、前記各画素列毎に設けられ、前記階調制御電圧を印加する複数の階調信号線と、前記各画素列毎に設けられ、前記電流駆動型発光素子に駆動電流を供給する複数の電流供給線と、前記各画素行毎に設けられ、１ライン毎に前記各画素の前記スイッチングトランジスタのゲート電極に順次前記走査駆動信号を印加する複数の走査信号線とを備える。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施の形態１］
図１は、本発明の実施の形態１の表示装置の表示パネルの１画素の等価回路を示す回路図である。
本実施の形態において、各画素はマトリクス状に配置され、ｍ行ｎ列目の画素は、走査信号線（Ｇm，Ｇ(m+1)）と、映像信号線Ｄn（あるいは、階調信号線Ｋn）と、アノード電流供給線Ａnとで囲まれた領域で定義される。
各画素内部には、スイッチ用の薄膜トランジスタ（以下、スイッチＴＦＴという。）（Ｑｓ(m,n)）と、ＰＭＯＳトランジスタから成るＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）と、保持容量素子Ｃｓｔ(m,n)と、比較器Ｃｏｐ(m,n)とが設けられる。
ＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）のドレイン電極には、ＥＬ素子ＯＬＥＤ(m,n)のアノード電極が接続され、ゲート電極には、比較器Ｃｏｐ(m,n)の出力端子が接続される。ＥＬ素子ＯＬＥＤ(m,n)のカソード電極は接地電位（ＧＮＤ）に接続される。
比較器Ｃｏｐ(m,n)の一方の入力端子には、保持容量素子Ｃｓｔ(m,n)の一方の端子が接続され、他方の端子には、階調信号線Ｋnが接続される。
保持容量素子Ｃｓｔ(m,n)の一方の端子は、スイッチＴＦＴ（Ｑｓ(m,n)）を介して映像信号線Ｄnに接続され、また、保持容量素子Ｃｓｔ(m,n)の他方の端子は、接地電位（ＧＮＤ）に接続される。
【００１１】
比較のために、従来の表示装置の代表的な１画素の等価回路を図８に示す。この図８は、前述した特開２０００−１６３０１４号公報に記載されているものである。
この図８に示す等価回路は、比較器Ｃｏｐ(m,n)と階調信号線Ｋnとを備えず、かつ、保持容量素子Ｃｓｔ(m,n)の他方の端子が、アノード電流供給線（Ａn）に接続されている点で、図１に示す等価回路と相異する。
この図８に示す等価回路において、走査信号線Ｇが順次１ライン毎に走査され、スイッチＴＦＴ（Ｑｓ(m,n)）のゲート電極にＨｉｇｈレベル（以下、Ｈレベルという）の走査クロックが印加されると、スイッチＴＦＴ（Ｑｓ(m,n)）がオンとなり、これにより、スイッチＴＦＴ（Ｑｓ(m,n)）を介して、映像信号線Ｄnからアナログの映像信号電圧が保持容量素子Ｃｓｔ(m,n)に供給され、保持容量素子Ｃｓｔ(m,n)に保持される。
この保持容量素子Ｃｓｔ(m,n)に保持されたアナログの映像信号電圧は、ＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）のゲート電極に供給され、これにより、ＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）を流れる電流が制御され、即ち、アナログの映像信号電圧に対応する電流をＥＬ素子ＯＬＥＤ(m,n)に供給し、これにより、ＥＬ素子ＯＬＥＤ(m,n)が発光し、画像が表示される。
【００１２】
しかしながら、この図８に示す回路構成では、ＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）を構成する半導体薄膜（多結晶シリコン膜）の結晶性の場所毎のバラツキにより、ＥＬ駆動ＴＦＴ（Ｑｄ(m,n)）のしきい電圧（Ｖｔｈ）や移動度（μ）が画素毎にバラツキが生じ、それにより、ＥＬ素子ＯＬＥＤ(m,n)の駆動電流値にバラツキが生じ、結果として、発光強度がバラツキ、表示上では微細なムラとなって見えるという問題点があった。
また、この図８に示す駆動方法は、１フレーム期間中、同一の画像を表示し続ける方法であり、画像が切り替わる毎に輝度が段階状に変化する。
このように常に画像を切れ目なしに表示する駆動方法では、前の画像から次の画像に切り替わると人間は２つの画像を重ねて認識し、結果的に画像の輪郭がぼやけてしまうという欠点があり、特に、動画を表示する場合に、表示画質を劣化させるという問題点があった。
【００１３】
以下、本実施の形態の駆動方法について説明する。
本実施の形態では、図２に示すように、１フレーム期間は、走査期間と発光期間とに分離される。
図２に示す走査期間は、全ての保持容量素子Ｃｓｔにアナログの映像信号電圧を書き込み期間であり、この期間内は、ＥＬ素子ＯＬＥＤの発光は停止される。
この走査期間内に、走査信号線Ｇが順次１ライン毎に走査され、１ライン毎に走査信号線Ｇに順次走査クロックが印加されると、全ての保持容量素子Ｃｓｔにアナログの映像信号電圧を書き込まれる。
例えば、図１において、スイッチＴＦＴ（Ｑｓ(m,n)）のゲート電極にＨレベルの走査クロックが印加されると、スイッチＴＦＴ（Ｑｓ(m,n)）がオンとなり、これにより、スイッチＴＦＴ（Ｑｓ(m,n)）を介して、映像信号線Ｄnからアナログの映像信号電圧が保持容量素子Ｃｓｔ(m,n)に供給され、保持容量素子Ｃｓｔ(m,n)に保持される。
また、本実施の形態では、階調信号線Ｋnには、図３に示すランプ波形の傾斜波電圧が印加される。
この図３に示す傾斜波電圧は、走査期間内は第１レベルの電圧（Ｖ１）であり、この第１レベルの電圧（Ｖ１）が比較器Ｃｏｐ(m,n)に入力されるため、比較器Ｃｏｐ(m,n)の出力はＨレベルを維持する。
そのため、全てのＥＬ駆動ＴＦＴ（Ｑｄ）がオフ状態を維持し、全てのＥＬ素子ＯＬＥＤの発光は停止される。即ち、走査期間内では、全てのＥＬ素子ＯＬＥＤは黒を表示する。
【００１４】
前述した走査期間に続く発光期間では、走査信号線Ｇに対する走査クロックの供給が停止される。
また、発光期間内に、階調信号線Ｋnに供給される傾斜波電圧が、図３に示すように、第１レベルの電圧（Ｖ１）から、第２レベルの電圧（Ｖ２）まで、ある傾斜をもって変化する。
そのため、保持容量素子Ｃｓｔに保持されている電圧値（図３では階調電圧と記す。）よりも、階調信号線Ｋnに供給される傾斜波電圧の電圧値が大きくなると、比較器ＣｏｐがＬｏｗレベル（以下、Ｌレベルという）となり、ＥＬ駆動ＴＦＴ（Ｑｄ）がオンとなり、ＥＬ素子ＯＬＥＤが発光する。
この場合に、各ＥＬ素子ＯＬＥＤを流れる電流（図３のＩｏｌｅｄ）は一定であり、各画素の発光輝度は、各画素のＥＬ素子ＯＬＥＤの発光時間に応じて変化する。即ち、図３に示すように、発光輝度が高い画素（明るい表示の画素）程、各画素のＥＬ素子ＯＬＥＤの発光時間が長くなる。
このように、本実施の形態では、ＥＬ駆動ＴＦＴ（Ｑｄ）を、完全にオフか、または完全にオン状態とする２値スイッチとして駆動させるので、ＥＬ駆動ＴＦＴ（Ｑｄ）を構成する半導体薄膜（多結晶シリコン膜）の結晶性の場所毎のバラツキにより、ＥＬ駆動ＴＦＴのしきい電圧（Ｖｔｈ）や移動度（μ）が画素毎にばらつくために生じる画像の不均一性を抑止することができる。
【００１５】
また、本実施の形態は、ＥＬ駆動ＴＦＴ（Ｑｄ）を、２値スイッチとして駆動し、画像の階調表示は発光の時間幅を変えるようにした点で、前述の第２の従来技術と類似している。
しかしながら、本実施の形態では、前述の第２の従来技術のように、デジタル階調に対応した短い信号パルスを処理する必要がないので、前述の第２の従来技術と比して、駆動回路の動作周波数を低くできるとともに、垂直側走査回路の構成を簡単できるので、回路面積を小さくすることができる。
さらに、本実施の形態では、発光期間中に、スイッチＴＦＴ（Ｑｓ）のゲート電極に印加する走査クロックを停止させるようにしたので、消費電力の増加を抑えることができる。
なお、本実施の形態では、図３に示すように、保持容量素子Ｃｓｔに保持されるアナログの映像信号は、発光輝度が高い程、第１レベルの電圧（Ｖ１）との間の電位差が小さく、発光輝度が低い程、第１レベルの電圧（Ｖ１）との間の電位差が大きくなる電圧である。
このように、本実施の形態では、１フレーム期間の走査期間内に、全てのＥＬ素子ＯＬＥＤの発光を停止するようにしたので、動画を表示する場合でも、表示画質の劣化を低減させることが可能となる。
【００１６】
図４は、本実施の形態の表示装置のマトリクス表示部と駆動回路を含めた表示部全体を示すブロック図である。
同図において、１０は表示パネル、２０は水平走査回路、３０は垂直走査回路である。
ここで、水平走査回路２０と、垂直走査回路３０とは、外部のタイミングコントローラからの制御信号（例えば、クロックパルス、スタートパルスなど）により制御され、また、水平走査回路２０は、映像信号線生成回路２１と、傾斜波電圧生成回路２２とで構成される。
図４において、垂直走査回路３０には、Ｍ本の走査信号線（Ｇ1〜ＧM）が接続され、垂直走査回路３０は、前述した走査期間内に、Ｍ個の走査信号線に順次Ｈレベルの走査クロックを出力する。なお、図４では、Ｇ1とＧMの２本の走査信号線のみを図示している。
映像信号線生成回路２１には、Ｎ本の映像信号線（Ｄ1〜ＤN）が接続され、映像信号線生成回路２１は、外部から入力される映像信号（Ｖｅｄｉｏ）に基づき、前述した走査期間内に、走査されるラインの画素に対応するアナログの映像信号電圧をＮ個の走査信号線に出力する。なお、図４では、Ｄ1とＤNの２本の映像信号線のみを図示している。
したがって、本実施の形態では、表示パネル１０は、Ｍ行Ｎ列の画素で構成されるが、図４では１個の画素のみを図示している。
また、傾斜波電圧生成回路２２には、Ｎ本の階調信号線（Ｋ1〜ＫN）が接続され、傾斜波電圧生成回路２２は、前述したランプ波形の傾斜波電圧を生成する。
なお、Ｎ本のアノード電流供給線（Ａ1〜ＡN）は、画素領域外で短絡（ショート）され、外部電源（ＶＤＤ）に接続される。
【００１７】
［実施の形態２］
前述の実施の形態の表示装置において、図３に示す明るい表示の場合のＥＬ素子ＯＬＥＤが発光する時点と、図３に示す暗い表示の場合のＥＬ素子ＯＬＥＤが発光する時点との間の時間差（Ｔａ）が大きくなると、動画を表示する場合に、動画ボケや擬似輪郭ノイズとなり、表示画像の画質の劣化が生じる恐れがある。
本実施の形態の表示装置は、前述した表示画像の画質の劣化を防止するものである。
図５は、本発明の実施の形態２の表示装置において、階調信号線Ｋに供給される傾斜波電圧の電圧波形を示す図である。
図３に示す傾斜波電圧は、第１レベルの電圧（Ｖ１）から、第２レベルの電圧（Ｖ２）まで一回のみ変化するものであるが、図５に示す傾斜波電圧は、第１レベルの電圧（Ｖ１）から、第２レベルの電圧（Ｖ２）まで複数回（図５では、６回）にわたって変化させるようにしたものである。
これにより、本実施の形態では、明るい表示の場合のＥＬ素子ＯＬＥＤが発光する時点と、暗い表示の場合のＥＬ素子ＯＬＥＤが発光する時点との間の時間差（Ｔｂ）を、図３のＴａよりも小さくできるので、動画を表示する場合に、動画ボケや擬似輪郭ノイズが生じるの防止することが可能となる。
なお、図５に示すランプ波形の傾斜波電圧は、図４に示す傾斜波電圧生成回路２２で生成される。
【００１８】
［実施の形態３］
図６は、本発明の実施の形態３の表示装置の表示パネルの１画素の等価回路を示す回路図である。
本実施の形態は、前述の各実施の形態における比較器Ｃｏｐに代えて、クランプドインバータ回路を使用する実施の形態である。
本実施の形態では、ＰＭＯＳトランジスタ（ＰＭ(m,n)）とＮＭＯＳトランジスタ（ＮＭ(m,n)）とから成るインバータ回路の出力端子に、ＥＬ素子ＯＬＥＤ(m,n)のアノード電極が接続され、ＥＬ素子ＯＬＥＤ(m,n)は、ＰＭＯＳトランジスタ（ＰＭ(m,n)）から駆動電流が供給される。
インバータ回路の入力端子と出力端子との間には、スイッチ用の薄膜トランジスタ（以下、第３のスイッチＴＦＴという。）（Ｑｓ3(m,n)）が接続され、インバータ回路の入力端子には、保持容量素子Ｃｓｔ(m,n)の一方の端子が接続される。
また、保持容量素子Ｃｓｔ(m,n)の他方の端子には、スイッチＴＦＴ（Ｑｓ(m,n)）を介して映像信号線Ｄnと、スイッチ用の薄膜トランジスタ（以下、第２のスイッチＴＦＴという。）（Ｑｓ2(m,n)）を介して階調信号線Ｋnが接続される。
【００１９】
図７は、図６に示す各スイッチＴＦＴのゲート電極、映像信号線Ｄn、および階調信号線Ｋnに印加される電圧波形を示す図である。
図７において、Ｖｒｅは、第３のスイッチＴＦＴ（Ｑｓ3(m,n)）のゲート電極に印加される電圧、Ｖｇ１は、スイッチＴＦＴ（Ｑｓ(m,n)）のゲート電極に印加される走査クロック、Ｖｓｉｇは、映像信号線Ｄnに供給されるアナログの映像信号、Ｖｇ２は、第２のスイッチＴＦＴ（Ｑｓ2(m,n)）のゲート電極に印加される電圧、Ｖｇｒａｙは、階調信号線Ｋnに印加されるランプ波形の傾斜波電圧、Ｉｏｌｅｄは、ＥＬ素子ＯＬＥＤ(m,n)を流れる駆動電流である。
以下、図７を用いて、本実施の形態の駆動方法について説明する。
本実施の形態においても、１フレームは、走査期間と発光期間とに分けられる。
本実施の形態において、Ｖｒｅの電圧は、走査期間の第１の期間にＨレベルとなるので、全ての画素内の第３のスイッチＴＦＴ（Ｑｓ3(m,n)）がオンなり、インバータ回路の入力端子と出力端子とが短絡される。
これにより、インバータ回路の入力端子ノードは、ＰＭＯＳトランジスタ（ＰＭ(m,n)）を流れる電流と、ＮＭＯＳトランジスタ（ＮＭ(m,n)）を流れる電流とが一致する電圧（Ｖcn）に設定される。
この場合に、ＰＭＯＳトランジスタ（ＰＭ(m,n)）、および、ＮＭＯＳトランジスタ（ＮＭ(m,n)）を構成する半導体薄膜（多結晶シリコン膜）の結晶性の場所毎のバラツキにより、ＰＭＯＳトランジスタ（ＰＭ(m,n)）、および、ＮＭＯＳトランジスタ（ＮＭ(m,n)）のしきい電圧（Ｖｔｈ）や移動度（μ）が画素毎にばらついても、前記電圧（Ｖcn）は、前述したバラツキに応じた電圧値となる。
【００２０】
次に、走査期間内の、第１の期間に続く第２の期間に、走査信号線Ｇが順次１ライン毎に走査され、即ち、１ライン毎に走査信号線Ｇに、順次走査クロックが印加され、全ての保持容量素子Ｃｓｔにアナログの映像信号電圧を書き込まれる。
例えば、スイッチＴＦＴ（Ｑｓ(m,n)）のゲート電極に印加される走査クロックがＨレベルとなると、スイッチＴＦＴ（Ｑｓ(m,n)）がオンとなり、スイッチＴＦＴ（Ｑｓ(m,n)）を介して、映像信号線Ｄnからアナログの映像信号電圧が保持容量素子Ｃｓｔ(m,n)に保持される。
この場合に、インバータ回路のＰＭＯＳトランジスタ（ＰＭ(m,n)）はオフであるので、全てのＥＬ素子ＯＬＥＤの発光は停止される。
次に、発光期間になると、Ｖｇ２の電圧がＨレベルとなるので、スイッチＴＦＴ（Ｑｓ2(m,n)）がオンとなり、各保持容量素子Ｃｓｔには、階調信号線Ｋからランプ波形の傾斜波電圧が印加される。
この図７に示す傾斜波電圧は、第１レベルの電圧（Ｖ１）から、第２レベルの電圧（Ｖ２）まで、ある傾斜もって変化する電圧である。
【００２１】
これにより、インバータ回路の入力端子ノードは、（Ｖcn−（Ｖｓｉｇ−Ｖ１））の電圧となり、インバータ回路のＰＭＯＳトランジスタ（ＰＭ(m,n)）がオンとなり、ＥＬ素子ＯＬＥＤが発光する。
図７に示す傾斜波電圧が、第１レベルの電圧（Ｖ１）から上昇し、保持容量素子Ｃｓｔ(m,n)に保持されている電圧（図７では、階調電圧と記す）になると、インバータ回路のＰＭＯＳトランジスタ（ＰＭ(m,n)）がオフとなり、ＥＬ素子ＯＬＥＤが発光を停止する。
この場合に、各ＥＬ素子ＯＬＥＤを流れる電流（図７のＩｏｌｅｄ）は一定であり、各画素の発光輝度は、各画素のＥＬ素子ＯＬＥＤの発光時間に応じて変化する。即ち、発光輝度が高い画素程、各画素のＥＬ素子ＯＬＥＤの発光時間が長くなる。
さらに、本実施の形態では、前記電圧（Ｖcn）は、インバータ回路のＰＭＯＳトランジスタ（ＰＭ(m,n)）、および、ＮＭＯＳトランジスタ（ＮＭ(m,n)）のしきい電圧（Ｖｔｈ）や移動度（μ）が画素毎にばらついても、前記電圧（Ｖcn）は、前述したバラツキに応じた電圧値となるので、本実施の形態では、インバータ回路を構成する薄膜トランジスタの特性のバラツキに起因する、複数の画素間での表示バラツキを低減し、ムラのない均一な表示を得ることが可能となる。
【００２２】
なお、本実施の形態では、図７に示すように、保持容量素子Ｃｓｔに保持されるアナログの映像信号は、発光輝度が高い程、第１レベルの電圧（Ｖ１）との間の電位差が大きく、発光輝度が低い程、第１レベルの電圧（Ｖ１）との間の電位差が小さくなる電圧である。
このように、本実施の形態でも、１フレーム期間の走査期間内に、全てのＥＬ素子ＯＬＥＤの発光を停止するようにしたので、動画を表示する場合でも、表示画質の劣化を低減させることが可能となる。
なお、本実施の形態において、表示装置のマトリクス表示部と駆動回路を含めた表示部全体の構成は、図４と同じであり、前述したランプ波形の傾斜波電圧は、傾斜波電圧生成回路２２で生成される。
また、本実施の形態においても、前述の実施の形態２のように、傾斜波電圧を、第１レベルの電圧（Ｖ１）から、第２レベルの電圧（Ｖ２）まで複数回にわたって変化させるようにしてもよい。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００２３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
（１）本発明の表示装置によれば、１フレーム期間を、走査期間と発光期間とに分離し、走査期間内に、電流駆動型発光素子の発光を停止するようにしたので、動画を表示する場合に高画質の画像を表示させることが可能となる。
（２）本発明の表示装置によれば、１フレーム期間を、走査期間と発光期間とに分離し、発光期間中に、スイッチング薄膜トランジスタのゲート電極に印加する走査駆動信号（例えば、走査クロック）を停止させるようにしたので、消費電力の増加を抑えることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の表示装置の表示パネルの１画素の等価回路を示す回路図である。
【図２】本発明の実施の形態１の表示装置の駆動方法を説明するための図である。
【図３】本発明の実施の形態１の表示装置において、階調信号線に供給される傾斜波電圧の電圧波形を示す図である。
【図４】本発明の実施の形態１の表示装置のマトリクス表示部と駆動回路を含めた表示部全体を示すブロック図である。
【図５】本発明の実施の形態２の表示装置において、階調信号線に供給される傾斜波電圧の電圧波形を示す図である。
【図６】本発明の実施の形態３の表示装置の表示パネルの１画素の等価回路を示す回路図である。
【図７】図６に示す各スイッチＴＦＴのゲート電極、映像信号線Ｄn、階調信号線Ｋnに印加される電圧波形を示す図である。
【図８】従来の表示装置の表示パネルの１画素の等価回路を示す回路図である。
【符号の説明】
１０…表示パネル、２０…水平走査回路、２１…映像信号線生成回路、２２…傾斜波電圧生成回路、３０…垂直走査回路、Ａ…アノード電流供給線、Ｄ…映像信号線、Ｇ…走査信号線、Ｋ…階調信号線、Ｑｓ，Ｑｓ1、Ｑｓ2…スイッチ用薄膜トランジスタ、Ｑｄ…駆動用薄膜トランジスタ、Ｃｓｔ…保持容量素子、ＯＬＥＤ…有機エレクトロルミネッセンス素子、Ｃｏｐ…比較器、ＰＭ…ＰＭＯＳトランジスタ、ＮＭ…ＮＭＯＳトランジスタ。
Claims (5)
- 比較器と電流駆動型発光素子とを有する画素を複数備える表示装置の駆動方法であって、
１フレーム期間中に第１の期間と、前記第１の期間よりも後の期間である第２の期間を有し、
前記第１の期間に、全画素内の前記電流駆動型発光素子の発光を停止させた状態で、前記各画素の比較器の一方の入力端子に接続された第１配線に対して映像信号電圧を書き込み、
前記第２の期間に、前記各画素の比較器の他方の入力端子に接続された第２配線に対して、第１レベルから第２レベルまで複数回にわたって変化する電圧を書き込み、前記各画素に書き込まれた映像信号電圧と該電圧とにより決定される期間、前記各画素の前記電流駆動型発光素子を発光させることを特徴とする表示装置の駆動方法。 - 前記第１レベルから第２レベルまで複数回にわたって変化する電圧は、傾斜波電圧であることを特徴とする請求項１に記載の表示装置の駆動方法。
- 前記傾斜波電圧は、ランプ波形であることを特徴とする請求項２に記載の表示装置の駆動方法。
- 前記映像信号電圧は、発光輝度が低い程第１レベルの電圧との電位差が小さくなる電圧であることを特徴とする請求項１に記載の表示装置の駆動方法。
- 前記映像信号電圧は、発光輝度が高い程第１レベルの電圧との電位差が大きくなる電圧であることを特徴とする請求項１に記載の表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002022835A JP3892732B2 (ja) | 2002-01-31 | 2002-01-31 | 表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002022835A JP3892732B2 (ja) | 2002-01-31 | 2002-01-31 | 表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003223136A JP2003223136A (ja) | 2003-08-08 |
| JP3892732B2 true JP3892732B2 (ja) | 2007-03-14 |
Family
ID=27745732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002022835A Expired - Lifetime JP3892732B2 (ja) | 2002-01-31 | 2002-01-31 | 表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3892732B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101471033B (zh) * | 2007-12-26 | 2013-04-24 | 三星显示有限公司 | 显示设备及其驱动方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4747488B2 (ja) * | 2003-10-30 | 2011-08-17 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法及び電子機器 |
| JP5008110B2 (ja) * | 2004-03-25 | 2012-08-22 | 株式会社ジャパンディスプレイイースト | 表示装置 |
| US7646367B2 (en) | 2005-01-21 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic apparatus |
| US8681077B2 (en) * | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| JP4773777B2 (ja) | 2005-08-30 | 2011-09-14 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | アクティブマトリクス型表示装置 |
| US8063858B2 (en) | 2005-12-06 | 2011-11-22 | Pioneer Corporation | Active matrix display apparatus and driving method therefor |
| US8599111B2 (en) | 2006-03-10 | 2013-12-03 | Canon Kabushiki Kaisha | Driving circuit of display element and image display apparatus |
| JP5779582B2 (ja) * | 2011-07-25 | 2015-09-16 | 株式会社Ｊｏｌｅｄ | 表示装置 |
| JP2015004945A (ja) * | 2013-02-04 | 2015-01-08 | ソニー株式会社 | 表示装置及びその駆動方法、並びに、制御パルス生成装置 |
| JP5880467B2 (ja) | 2013-02-04 | 2016-03-09 | ソニー株式会社 | コンパレータ装置、並びに、表示装置及びその駆動方法 |
| JP6157178B2 (ja) | 2013-04-01 | 2017-07-05 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置 |
| JP2015152699A (ja) | 2014-02-13 | 2015-08-24 | ソニー株式会社 | 発光素子駆動回路、表示装置、及び、ａ／ｄ変換回路 |
| JP2016051845A (ja) | 2014-09-01 | 2016-04-11 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2017068033A (ja) | 2015-09-30 | 2017-04-06 | ソニー株式会社 | 表示素子、表示素子の駆動方法、表示装置、及び、電子機器 |
| KR102546774B1 (ko) * | 2016-07-22 | 2023-06-23 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| CN112513965A (zh) * | 2018-07-31 | 2021-03-16 | 日亚化学工业株式会社 | 图像显示装置 |
| US11823623B2 (en) * | 2019-09-17 | 2023-11-21 | Sharp Kabushiki Kaisha | Display device including pixel circuits with different transistor types and method for driving same |
| CN114023258B (zh) * | 2021-11-22 | 2022-12-13 | 武汉天马微电子有限公司 | 显示面板的驱动方法和显示装置 |
| CN115881026A (zh) * | 2022-08-08 | 2023-03-31 | 成都辰显光电有限公司 | 显示面板、显示面板的驱动方法和显示装置 |
-
2002
- 2002-01-31 JP JP2002022835A patent/JP3892732B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101471033B (zh) * | 2007-12-26 | 2013-04-24 | 三星显示有限公司 | 显示设备及其驱动方法 |
| US8610648B2 (en) | 2007-12-26 | 2013-12-17 | Samsung Display Co., Ltd. | Display device comprising threshold voltage compensation for driving light emitting diodes and driving method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003223136A (ja) | 2003-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3854161B2 (ja) | 表示装置 | |
| JP3892732B2 (ja) | 表示装置の駆動方法 | |
| JP4890470B2 (ja) | アクティブマトリクス型表示装置及び駆動方法 | |
| US7944412B2 (en) | Semiconductor device, display apparatus, and display apparatus driving method | |
| US20220157246A1 (en) | Pixel Driving Circuit and Electroluminescent Display Device Including the Same | |
| US20120001891A1 (en) | Active matrix type display apparatus | |
| JP4435233B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2005099714A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
| KR20110139764A (ko) | 커패시터 결합된 발광 컨트롤 트랜지스터를 이용한 디스플레이 디바이스 | |
| JP4235045B2 (ja) | 表示装置の駆動方法 | |
| JPWO2007010956A6 (ja) | アクティブマトリクス型表示装置 | |
| KR20090128888A (ko) | 유기발광 디스플레이 장치 및 구동방법 | |
| JP2005031643A (ja) | 発光装置及び表示装置 | |
| US7605543B2 (en) | Electro-luminescence display device and driving method thereof | |
| KR102588103B1 (ko) | 표시 장치 | |
| JP2003043999A (ja) | 表示画素回路および自己発光型表示装置 | |
| JP2010107630A (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
| KR20060045744A (ko) | 표시 장치 | |
| JP2005070761A (ja) | 画像表示装置とその製造方法 | |
| JP2009276669A (ja) | Ｅｌ表示装置 | |
| JP2011209370A (ja) | 表示装置、表示駆動方法 | |
| JP2007011214A (ja) | 画素回路および表示装置、並びに画素回路の駆動方法 | |
| JP2011191620A (ja) | 表示装置、表示駆動方法 | |
| KR101635252B1 (ko) | 유기발광 표시장치 | |
| US8334823B2 (en) | Display device and display driving method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3892732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |