KR20190025795A - 3차원 반도체 메모리 장치 및 그의 제조 방법 - Google Patents

3차원 반도체 메모리 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20190025795A
KR20190025795A KR1020170112028A KR20170112028A KR20190025795A KR 20190025795 A KR20190025795 A KR 20190025795A KR 1020170112028 A KR1020170112028 A KR 1020170112028A KR 20170112028 A KR20170112028 A KR 20170112028A KR 20190025795 A KR20190025795 A KR 20190025795A
Authority
KR
South Korea
Prior art keywords
insulating film
peripheral circuit
cell array
lower insulating
thickness
Prior art date
Application number
KR1020170112028A
Other languages
English (en)
Other versions
KR102452562B1 (ko
Inventor
신미소
권명안
민충기
권병호
윤보언
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170112028A priority Critical patent/KR102452562B1/ko
Priority to US15/922,186 priority patent/US10566338B2/en
Priority to SG10201804464UA priority patent/SG10201804464UA/en
Priority to CN201811018562.3A priority patent/CN109427803A/zh
Publication of KR20190025795A publication Critical patent/KR20190025795A/ko
Priority to US16/793,301 priority patent/US10916554B2/en
Application granted granted Critical
Publication of KR102452562B1 publication Critical patent/KR102452562B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H01L27/11551—
    • H01L27/11524—
    • H01L27/11529—
    • H01L27/11578—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

3차원 반도체 메모리 장치 및 그 제조 방법이 제공된다. 3차원 반도체 메모리 장치는 주변 회로 영역 및 셀 어레이 영역을 포함하는 기판; 주변 회로 영역의 기판 상에 배치된 주변 게이트 스택들; 및 셀 어레이 영역의 기판 상에 전극 구조체로서, 전극 구조체는 하부 전극, 하부 전극을 덮는 하부 절연막, 및 하부 절연막 상에 수직적으로 번갈아 적층된 상부 전극들 및 상부 절연막들을 포함하되, 하부 절연막은 셀 어레이 영역에서 주변 회로 영역으로 연장되어 주변 게이트 스택들을 덮으며, 하부 절연막의 상면은 셀 어레이 영역에서보다 주변 회로 영역에서 높을 수 있다.

Description

3차원 반도체 메모리 장치 및 그의 제조 방법{THREE-DIMENSIONAL SEMICONDUCTOR DEVICES AND METHOD FOR FABRICATING THE SAME}
본 발명은 3차원 반도체 메모리 장치에 관한 것으로서, 보다 상세하게는 집적도 및 신뢰성이 보다 향상된 3차원 반도체 메모리 장치 및 그의 제조 방법에 관한 것이다.
소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 장치의 집적도를 증가시키는 것이 요구되고 있다. 반도체 장치의 경우, 그 집적도는 제품의 가격을 결정하는 중요한 요인이기 때문에, 특히 증가된 집적도가 요구되고 있다. 2차원 또는 평면적 반도체 장치의 경우, 그 집적도는 단위 메모리 셀이 점유하는 면적에 의해 주로 결정되기 때문에, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다. 하지만, 패턴의 미세화를 위해서는 초고가의 장비들이 필요하기 때문에, 2차원 반도체 장치의 집적도는 증가하고는 있지만 여전히 제한적이다. 이에 따라, 3차원적으로 배열되는 메모리 셀들을 구비하는 3차원 반도체 메모리 장치들이 제안되고 있다.
본원 발명이 해결하고자 하는 과제는 신뢰성 및 집적도가 보다 향상된 3차원 반도체 메모리 장치를 제공하는데 있다.
본원 발명이 해결하고자 하는 과제는 생산성을 보다 향상시킬 수 있는 3차원 반도체 메모리 장치의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치는 주변 회로 영역 및 셀 어레이 영역을 포함하는 기판; 주변 회로 영역의 기판 상에 배치된 주변 게이트 스택들; 및 셀 어레이 영역의 기판 상에 전극 구조체로서, 전극 구조체는 하부 전극, 하부 전극을 덮는 하부 절연막, 및 하부 절연막 상에 수직적으로 번갈아 적층된 상부 전극들 및 상부 절연막들을 포함하되, 하부 절연막은 셀 어레이 영역에서 주변 회로 영역으로 연장되어 주변 게이트 스택들을 덮으며, 하부 절연막의 상면은 셀 어레이 영역에서보다 주변 회로 영역에서 높을 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치는 주변 회로 영역 및 셀 어레이 영역을 포함하는 기판; 상기 주변 회로 영역의 상기 기판 상에 배치된 주변 게이트 스택들; 상기 셀 어레이 영역의 상기 기판 상에 배치된 하부 전극; 상기 하부 전극 및 상기 주변 게이트 스택들을 덮는 하부 절연막; 및 상기 셀 어레이 영역의 상기 하부 절연막 상에 수직적으로 번갈아 적층된 상부 전극들 및 상부 절연막들을 포함하는 전극 구조체를 포함하되,상기 하부 절연막은 상기 셀 어레이 영역에서 상기 하부 전극을 덮으며 균일한 제 1 두께를 갖는 평탄 부분 및 상기 주변 회로 영역에서 상기 주변 게이트 스택들을 덮으며 위로 볼록한(convex) 부분들을 포함할 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법은 주변 회로 영역 및 셀 어레이 영역을 포함하는 기판을 제공하는 것; 상기 주변 회로 영역의 상기 기판 상에 주변 게이트 스택들을 형성하는 것; 상기 셀 어레이 영역의 상기 기판 상에 하부 희생 패턴을 형성하는 것; 상기 하부 희생 패턴 및 상기 주변 게이트 스택들을 덮는 하부 절연막을 형성하되, 상기 하부 절연막은 상기 하부 희생 패턴을 덮는 평탄 부분 및 상기 주변 게이트 스택들 상의 돌출 부분들을 포함하는 것; 상기 하부 절연막의 상기 평탄 부분 상에 수직적으로 번갈아 적층된 상부 희생막들 및 상부 절연막들을 포함하는 몰드 구조체를 형성하는 것; 상기 하부 절연막의 상기 돌출 부분들 및 상기 몰드 구조체를 덮는 상부 매립 절연막을 형성하는 것; 및 상기 셀 어레이 영역에서, 상기 하부 희생막의 일부를 하부 전극으로 대체하고, 상기 상부 희생막들을 상부 전극들로 대체하는 것을 포함할 수 있다.
본 발명의 실시예들에 따르면, 셀 어레이 영역의 하부 희생막 및 주변 회로 영역의 주변 회로 구조체를 덮는 하부 절연막에 대한 평탄화 공정 없이, 하부 절연막의 평탄한 상면 상에 직접 몰드 구조체가 형성될 수 있다. 따라서, 3차원 반도체 메모리 장치의 제조 방법이 보다 단순화될 수 있으며, 하부 절연막에 대한 평탄화 공정에 의해 하부 절연막이 손상되는 것을 방지할 수 있으므로, 3차원 반도체 메모리 장치의 품질을 향상시킬 수 있다.
나아가, 셀 어레이 영역 상에 몰드 구조체를 형성한 후, 상부 매립 절연막에 대한 평탄화 공정시, 복수 개의 식각 정지막들을 이용하여 평탄화 공정을 수행함으로써 평탄화 공정시 상부 매립 절연막에 대한 손상을 줄일 수 있다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 개략적인 배치 구조를 설명하기 위한 도면이다.
도 2는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 회로도이다.
도 3은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 평면도이다.
도 4는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 단면도로서, 도 3의 I-I'선 따라 자른 단면이다.
도 5a 및 도 5b는 본 발명의 다양한 실시예들에 따른 3차원 반도체 메모리 장치의 일 부분을 나타내는 도면들로서, 도 4의 A 부분을 나타낸다.
도 6, 도 7, 및 도 8은 본 발명의 다양한 실시예들을 설명하기 위한 도면들로서, 도 3의 I-I'선 선을 따라 자른 단면을 나타낸다.
도 9는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 평면도이다.
도 10은 도 9의 I-I'선을 따라 자른 단면도이다.
도 11은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 평면도이다.
도 12는 도 11의 I-I'선을 따라 자른 단면도이다.
도 13은 도 12의 B부분을 확대한 도면이다.
도 14는 본 발명의 다양한 실시예들에 따른 3차원 반도체 메모리 장치의 셀 어레이 영역의 단면을 나타낸다.
도 15 내지 도 28은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도들로서, 도 3의 I-I'선을 따라 자른 단면들이다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 장치에 대해 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 개략적인 배치 구조를 설명하기 위한 도면이다.
도 1을 참조하면, 3차원 반도체 메모리 장치는 셀 어레이 영역(CAR), 및 주변 회로 영역을 포함한다. 주변 회로 영역은 로우 디코더 영역들(ROW DCR), 페이지 버퍼 영역(PBR), 칼럼 디코더 영역(COL DCR), 및 제어 회로 영역(미도시)을 포함할 수 있다. 실시예들에 따르면, 셀 어레이 영역(CAR)과 로우 디코더 영역들(ROW DCR) 사이에 연결 영역(CNR)이 배치될 수 있다.
셀 어레이 영역(CAR)에는 복수 개의 메모리 셀들로 구성된 메모리 셀 어레이가 배치된다. 실시예들에서, 메모리 셀 어레이는 3차원적으로 배열된 메모리 셀들 및 메모리 셀들과 전기적으로 연결된 복수 개의 워드 라인들 및 비트 라인들을 포함할 수 있다.
로우 디코더 영역(ROW DCR)에는 메모리 셀 어레이의 워드 라인들을 선택하는 로우 디코더가 배치되며, 연결 영역(CNR)에는 메모리 셀 어레이와 로우 디코더를 전기적으로 연결하는 배선 구조체가 배치될 수 있다. 페이지 버퍼 영역(PBR)에는 메모리 셀들에 저장된 정보를 판독하기 위한 페이지 버퍼가 배치될 수 있다. 칼럼 디코더 영역(COL DCR)에는 메모리 셀 어레이의 비트 라인들과 연결되는 칼럼 디코더가 배치될 수 있다.
도 2는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 셀 어레이의 회로도이다.
도 2를 참조하면, 실시예들에 따른 3차원 반도체 메모리 장치의 셀 어레이는 공통 소오스 라인(CSL), 복수개의 비트 라인들(BL0-BL2) 및 공통 소오스 라인(CSL)과 비트 라인들(BL0-BL2) 사이에 배치되는 복수개의 셀 스트링들(CSTR)을 포함할 수 있다.
비트 라인들(BL0-BL2)은 2차원적으로 배열되며, 비트 라인들(BL0-BL2) 각각에 복수개의 셀 스트링들(CSTR)이 병렬로 연결될 수 있다. 복수 개의 셀 스트링들(CSTR)은 공통 소오스 라인(CSL)에 공통으로 연결될 수 있다. 즉, 복수 개의 비트 라인들(BL0-BL2)과 하나의 공통 소오스 라인(CSL) 사이에 복수 개의 셀 스트링들(CSTR)이 배치될 수 있다. 공통 소오스 라인(CSL)은 복수 개로 2차원적으로 배열될 수 있다. 여기서, 공통 소오스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있거나, 또는 공통 소오스 라인들(CSL) 각각이 전기적으로 제어될 수도 있다.
셀 스트링들(CSTR) 각각은 직렬 연결된 스트링 선택 트랜지스터들(SST1, SST2), 직렬 연결된 메모리 셀 트랜지스터들(MCT), 접지 선택 트랜지스터(GST)로 구성될 수 있다. 또한, 메모리 셀 트랜지스터들(MCT) 각각은 데이터 저장 요소(data storage element)를 포함한다. 일 예로, 각각의 셀 스트링들(CSTR)은 직렬 연결된 제 1 및 제 2 스트링 선택 트랜지스터들(SST1, SST2)을 포함할 수 있으며, 제 2 스트링 선택 트랜지스터(SST2)는 비트 라인(BL0-BL2)에 접속될 수 있으며, 접지 선택 트랜지스터(GST)는 공통 소오스 라인(CSL)에 접속될 수 있다. 메모리 셀 트랜지스터들(MCT)은 제 1 스트링 선택 트랜지스터(SST1)와 접지 선택 트랜지스터(GST) 사이에 직렬 연결될 수 있다. 나아가, 셀 스트링들(CSTR) 각각은 제 1 스트링 선택 트랜지스터(SST1)와 메모리 셀 트랜지스터(MCT) 사이에 연결된 더미 셀 트랜지스터(DMC)을 더 포함할 수 있다. 또한, 더미 셀 트랜지스터(DMC)은 접지 선택 트랜지스터(GST)와 메모리 셀 트랜지스터(MCT) 사이에도 연결될 수 있다.
다른 예로, 각각의 셀 스트링들(CSTR)에서 접지 선택 트랜지스터(GST)는, 스트링 선택 트랜지스터(SST1, SST2)와 유사하게, 직렬 연결된 복수 개의 모오스 트랜지스터들로 구성될 수도 있다. 또한, 각각의 셀 스트링들(CSTR)에서 하나의 스트링 선택 트랜지스터를 포함할 수도 있다.
제 1 스트링 선택 트랜지스터(SST1)는 제 1 스트링 선택 라인(SSL1)에 의해 제어될 수 있으며, 제 2 스트링 선택 트랜지스터(SST2)는 제 2 스트링 선택 라인(SSL2)에 의해 제어될 수 있다. 메모리 셀 트랜지스터들(MCT)은 복수 개의 워드 라인들(WL0-WLn)에 의해 제어 될 수 있으며, 더미 셀 트랜지스터들(DMC)은 더미 워드 라인(DWL)에 의해 제어될 수 있다. 또한, 접지 선택 트랜지스터(GST)는 접지 선택 라인(GSL)에 의해 제어될 수 있다. 공통 소오스 라인(CSL)은 접지 선택 트랜지스터들(GST)의 소오스들에 공통으로 연결될 수 있다.
공통 소오스 라인들(CSL)로부터 실질적으로 동일한 거리에 배치되는, 메모리 셀 트랜지스터들(MCT)의 게이트 전극들은 워드 라인들(WL0-WLn) 중의 하나에 공통으로 연결되어 등전위 상태에 있을 수 있다. 이와 달리, 상기 메모리 셀 트랜지스터들(MCT)의 게이트 전극들이 상기 공통 소오스 라인들(CSL)으로부터 실질적으로 동일한 거리에 배치되더라도, 서로 다른 행 또는 열에 배치되는 게이트 전극들이 독립적으로 제어될 수 있다.
도 3은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 평면도이다. 도 4는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 단면도로서, 도 3의 I-I'선 따라 자른 단면이다. 도 5a 및 도 5b는 본 발명의 다양한 실시예들에 따른 3차원 반도체 메모리 장치의 일 부분을 나타내는 도면들로서, 도 4의 A 부분을 나타낸다.
도 3 및 도 4를 참조하면, 기판(10)은 셀 어레이 영역(CAR), 연결 영역(CNR), 및 주변 회로 영역(PCR)을 포함할 수 있다. 연결 영역(CNR)은 셀 어레이 영역(CAR)과 주변 회로 영역(PCR) 사이에 위치할 수 있다. 기판(10)은 반도체 특성을 갖는 물질(예를 들면, 실리콘 웨이퍼), 절연성 물질(예를 들면, 유리), 절연성 물질에 의해 덮인 반도체 또는 도전체 중의 하나일 수 있다. 예를 들어, 기판(10)은 제 1 도전형을 갖는 실리콘 웨이퍼일 수 있다.
주변 회로 영역(PCR)의 기판(10) 상에 주변 회로 구조체가 배치될 수 있으며, 주변 회로 구조체는 로우 및 칼럼 디코더들, 페이지 버퍼, 및 제어 회로들을 포함할 수 있다. 주변 회로 구조체는 예를 들어, 고전압 또는 저전압 트랜지스터, 저항(resistor), 및 캐패시터(capacitor)를 포함할 수 있다.
보다 상세하게, 주변 회로 영역(PCR)의 기판(10)은 활성 영역들(ACT)을 정의하는 소자 분리막(12)을 포함할 수 있다. 주변 회로 구조체는 주변 회로 영역(PCR)의 기판(10) 상의 주변 게이트 스택들(PGS) 및 주변 게이트 스택들(PGS) 양측의 소오스 및 드레인 불순물 영역들(13)을 포함할 수 있다.
주변 게이트 스택들(PGS)은 주변 회로 영역(PCR)의 기판(10) 상에서 서로 이격되어 배치되며, 주변 회로 영역(PCR)의 기판(10)에 정의된 활성 영역(ACT)을 가로지를 수 있다. 여기서, 주변 게이트 스택들(PGS) 각각은 기판(10) 상에 차례로 적층된 주변 게이트 절연막(1), 불순물이 도핑된 폴리실리콘막(3), 게이트 금속막(5), 및 하드 마스크막(7)을 포함할 수 있다. 스페이서들이 주변 게이트 스택들(PGS)의 양측벽들을 덮을 수 있다. 실시예들에서, 주변 게이트 스택들(PGS)은 기판(10)의 상면으로부터 주변 게이트 스택들(PGS)의 상면들까지의 거리에 해당하는 제 1 두께(T1)를 가질 수 있다.
더미 희생 패턴(DP)이 주변 회로 영역(PCR)에서 주변 게이트 스택들(PGS) 및 기판(10)의 상면을 컨포말하게 덮을 수 있다. 더미 희생 패턴(DP)은 주변 게이트 스택(PGS)의 제 1 두께(T1)보다 작은 제 2 두께(T2)를 가질 수 있다. 일 예에서, 더미 희생 패턴(DP)은 실리콘 질화막으로 이루어질 수 있다.
전극 구조체(ST)가 주변 회로 구조체와 이격되어 셀 어레이 영역(CAR)의 기판(10) 상에 배치될 수 있다. 전극 구조체(ST)는 셀 어레이 영역(CAR)에서 연결 영역(CNR)으로 제 1 방향(D1)을 따라 연장될 수 있으며, 연결 영역(CNR)에서 계단식 구조를 가질 수 있다. 버퍼 절연막(11)이 전극 구조체(ST)와 기판(10) 사이에 개재될 수 있으며, 실리콘 산화막을 포함할 수 있다. 버퍼 절연막(11)은 주변 회로 영역(PCR)으로 연장되어 주변 게이트 스택들(PGS)을 컨포말하게 덮을 수 있다. 즉, 버퍼 절연막(11)은 더미 희생 패턴(DP)과 주변 게이트 스택들(PGS) 사이로 연장될 수 있다.
실시예들에 따르면, 전극 구조체(ST)는 하부 전극(ELa), 하부 전극(ELa) 상의 하부 절연막(25), 하부 절연막(25) 상에 수직적으로 번갈아 적층된 상부 전극들(ELb) 및 상부 절연막들(ILD)을 포함할 수 있다.
하부 전극(ELa) 및 상부 전극들(ELb)은 예를 들어, 도핑된 반도체(ex, 도핑된 실리콘 등), 금속(ex, 텅스텐, 구리, 알루미늄 등), 도전성 금속질화물 (ex, 질화티타늄, 질화탄탈늄 등) 또는 전이금속(ex, 티타늄, 탄탈늄 등) 등에서 선택된 적어도 하나를 포함할 수 있다. 하부 절연막(25) 및 상부 절연막들(ILD)은, 예를 들어, 고밀도플라즈마(HDP; High Density Plasma) 산화막, TEOS(TetraEthylOrthoSilicate), PE-TEOS(Plasma Enhanced TetraEthylOrthoSilicate), O3-TEOS(O3-Tetra Ethyl Ortho Silicate), USG(Undoped Silicate Glass), PSG(PhosphoSilicate Glass), BSG(Borosilicate Glass), BPSG(BoroPhosphoSilicate Glass), FSG(Fluoride Silicate Glass), SOG(Spin On Glass), TOSZ(Tonen SilaZene) 또는 이들의 조합에서 선택될 수 있다. 하부 절연막(25)은 상부 절연막들(ILD)과 동일한 절연 물질로 이루어질 수도 있으며, 상부 절연막들(ILD)과 다른 절연 물질로 이루어질 수도 있다. 일 예로, 하부 절연막(25)은 HDP 산화막으로 이루어질 수 있으며, 상부 절연막들(ILD)은 TEOS막으로 이루어질 수 있다.
전극 구조체(ST)의 하부 전극(ELa)은 셀 어레이 영역(CAR)에서 연결 영역(CNR)으로 연장되는 라인 형태를 갖거나, 연결 영역(CNR)을 일 부분에서 오프닝을 갖는 플레이트 형태를 가질 수도 있다.
하부 전극(ELa) 및 상부 전극들(ELb)의 상면들은 기판(10)의 상면과 실질적으로 평행할 수 있다. 하부 전극(ELa)의 두께(Ta)는 주변 게이트 스택들(PGS)의 제 1 두께(T1)보다 작을 수 있다. 하부 전극(ELa)의 상면은 주변 게이트 스택들(PGS)의 상면들보다 아래에 위치할 수 있으며, 최하층 상부 전극(ELb)의 하면은 주변 게이트 스택들(PGS)의 상면들보다 위에 위치할 수 있다. 다시 말해, 주변 게이트 스택들(PGS)의 상면들은 하부 전극(ELa)과 최하층 상부 전극(ELb) 사이의 레벨에 위치할 수 있다.
일 예에서, 하부 전극(ELa)의 두께(Ta)는 상부 전극들(ELb)의 두께(Tb)와 실질적으로 동일할 수 있다. 하부 절연막(25)은 상부 절연막들(ILD)보다 두꺼울 수 있다. 또한, 하부 절연막(25)은 하부 및 상부 전극들(ELa, ELb)보다 두꺼울 수 있다.
하부 절연막(25)은 하부 전극(ELa)과 최하층 상부 전극(ELb) 사이에서 주변 회로 영역(PCR)으로 연장될 수 있다. 하부 절연막(25)은 주변 회로 영역(PCR)에서 주변 게이트 스택들(PGS) 및 더미 희생 패턴(DP)을 덮을 수 있다.
하부 절연막(25)은 셀 어레이 영역(CAR) 및 연결 영역(CNR)에서 하부 전극(ELa)을 덮는 평탄 부분(25F)과 주변 회로 영역(PCR)에서 주변 게이트 스택들(PGS)을 덮으며 위로 볼록한 돌출 부분들(25P)을 포함할 수 있다.
하부 절연막(25)의 평탄 부분(25F)은 평탄한 상면을 갖는 하부 전극(ELa)을 덮으므로, 실질적으로 평탄한(even) 상면(25a)을 가질 수 있다. 하부 절연막(25)의 평탄 부분(25F)은 실질적으로 균일한 제 3 두께(T3)를 가질 수 있으며, 제 3 두께(T3)는 주변 게이트 스택들(PGS)의 제 1 두께(T1)보다 클 수 있다. 또한, 제 3 두께(T3)는 상부 절연막들(ILD)의 두께보다 클 수 있다. 실시예들에서, 하부 전극(ELa)과 최하층 상부 전극(ELb) 사이의 간격은 하부 절연막(25)의 제 3 두께(T3)에 따라 달라질 수 있다. 하부 절연막(25)의 평탄한 상면(25a)은 기판(10)의 상면과 실질적으로 평행할 수 있다.
하부 절연막(25)의 상면은 주변 회로 영역(PCR)에서 셀 어레이 영역(CAR)에서보다 높을 수 있다. 하부 절연막(25)은 주변 회로 영역(PCR)에서 돌출 부분들(25P)에 의해 비평탄한(uneven) 상면(25b)을 가질 수 있다. 즉, 하부 절연막(25)의 상면은 주변 회로 영역(PCR)에서 단차를 가질 수 있다.
보다 상세하게, 주변 회로 영역(PCR)에서 하부 절연막(25)의 최고 레벨(the uppermost level; UL)은 상부 전극들(ELb) 중 최하층 상부 전극(ELb)의 상면보다 높을 수 있다. 이와 달리, 주변 회로 영역(PCR)에서 하부 절연막(25)의 최고 레벨(UL)은 2번째로 적층된 상부 전극(ELb)의 상면보다도 위에 위치할 수도 있다. 주변 회로 영역(PCR)에서 하부 절연막(25)의 최저 레벨(the lowermost level; LL)은 주변 게이트 스택들(PGS) 사이에 위치할 수 있다. 주변 회로 영역(PCR)에서 하부 절연막(25)의 최저 레벨(LL)과 최고 레벨(UL)의 차이는 상부 전극(ELb)의 두께(Tb)보다 클 수 있다. 주변 회로 영역(PCR)에서 하부 절연막(25)의 최저 레벨(LL)과 최고 레벨(UL)의 차이는 주변 게이트 스택들(PGS)의 제 1 두께(T1), 주변 게이트 스택들(PGS) 간의 간격 및 하부 절연막(25)의 증착 조건에 따라 달라질 수 있다.
상부 전극들(ELb)은 제 1 방향(D1)으로 연장되는 라인 형태를 또는 H자 형태를 가질 수 있다. 전극 구조체(ST)의 상부 전극들(ELb)은 기판(10)으로부터 멀어질수록 제 1 방향(D1)으로의 길이가 감소할 수 있으며, 전극 구조체(ST)의 높이는 셀 어레이 영역(CAR)에서 멀어질수록 감소될 수 있다.
하부 및 상부 전극들(ELa, ELb) 각각은 연결 영역(CNR)에서 패드부를 가질 수 있으며, 하부 및 상부 전극들(ELa, ELb)의 패드부들은 수평적으로 및 수직적으로 서로 다른 위치에 위치할 수 있다.
전극 구조체(ST)는 연결 영역(CNR)에서 다양한 형태의 계단 구조를 가질 수 있다. 일 예로, 전극 구조체(ST)는 연결 영역(CNR)에서 상부 전극들(ELb)의 단부들에 의해 제 1 방향(D1)을 따라 정의되는 제 1 계단 구조와, 상부 전극들(ELb)의 단부들에 의해 제 2 방향(D2)을 따라 배열된 정의되는 제 2 계단 구조를 가질 수 있다.
상부 매립 절연막(45)이 기판(10) 전면에 배치되어 전극 구조체(ST) 및 주변 회로 영역(PCR)의 하부 절연막(25)을 덮을 수 있다. 상부 매립 절연막(45)은 실질적으로 평탄한 상면을 가질 수 있으며, 주변 회로 영역(PCR)에서 최대 두께를 가질 수 있다. 상부 매립 절연막(45)은, 하나의 절연막 또는 적층된 복수의 절연막들을 포함할 수 있으며, 예를 들어, 실리콘 산화막 및/또는 저유전막을 포함할 수 있다.
상부 매립 절연막(45)은 하부 절연막(25)과 다른 절연 물질을 포함할 수 있다. 일 예로, 하부 절연막25)이 HDP 산화막일 수 있으며, 상부 매립 절연막(45)은 HDP 산화막과 식각율 차이를 갖는 절연막일 수 있다. 예를 들어, 상부 매립 절연막(45)은 TEOS(TetraEthylOrthoSilicate), PE-TEOS(Plasma Enhanced TetraEthylOrthoSilicate), O3-TEOS(O3-Tetra Ethyl Ortho Silicate), USG(Undoped Silicate Glass), PSG(PhosphoSilicate Glass), BSG(Borosilicate Glass), BPSG(BoroPhosphoSilicate Glass), FSG(Fluoride Silicate Glass), SOG(Spin On Glass), TOSZ(Tonen SilaZene) 또는 이들의 조합에서 선택될 수 있다.
상부 매립 절연막(45)은 주변 회로 영역(PCR)에서 하부 절연막(25)의 비평탄한 상면(25b)과 직접 접촉할 수 있다. 더미 희생 패턴(DP)은 하부 절연막(25)에 의해 덮여 있으므로, 상부 매립 절연막(45)과 이격될 수 있다.
복수 개의 수직 구조체들(VS)이 셀 어레이 영역(CAR)에서 전극 구조체(ST)를 관통하여 기판(10)에 연결될 수 있다. 즉, 수직 구조체들(VS)은 상부 절연막들(ILD), 상부 전극들(ELb), 하부 절연막(25) 및 하부 전극(ELa)을 제 3 방향(D3)을 따라 연속적으로 관통할 수 있다. 수직 구조체들(VS)은, 평면적 관점에서, 일 방향으로 배열되거나, 지그재그 형태로 배열될 수 있다. 나아가, 연결 영역(CNR)에서 수직 구조체들(VS)과 실질적으로 동일한 구조를 갖는 더미 수직 구조체들(DVS)이 형성될 수 있다. 더미 수직 구조체들(DVS)은 상부 전극들(ELb) 및 하부 전극(ELa)의 단부들을 관통할 수 있다.
수직 구조체들(VS) 및 더미 수직 구조체들(DVS)은 실리콘(Si), 게르마늄(Ge) 또는 이들의 혼합물과 같은 반도체 물질을 포함할 수 있다. 또한, 수직 구조체들(VS)은 불순물이 도핑된 반도체이거나 불순물이 도핑되지 않은 상태의 진성 반도체(intrinsic semiconductor)일 수도 있다. 반도체 물질을 포함하는 수직 구조체들(VS)은 도 2를 참조하여 설명된 선택 트랜지스터들(SST, GST) 및 메모리 셀 트랜지스터들(MCT)의 채널들로써 사용될 수 있다.
수직 구조체들(VS) 및 더미 수직 구조체들(DVS) 각각은 하부 반도체 패턴(LSP) 및 상부 반도체 패턴(USP)을 포함할 수 있다. 상세하게, 도 5a를 참조하면, 하부 반도체 패턴(LSP)은, 기판(10)으로부터 에피택시얼 성장된 에피택시얼층일 수 있다. 하부 반도체 패턴(LSP)은 수직 홀들의 하부 부분들을 채우는 필라(pillar) 형태를 가질 수 있다. 하부 반도체 패턴(LSP)은 단결정 또는 다결정 실리콘으로 형성될 수 있으나, 이에 한정되지 않는다. 예를 들면, 하부 반도체 패턴(LSP)은 탄소 나노 구조물들, 유기 반도체 물질들 및 화합물 반도체들로 형성될 수도 있다. 하부 반도체 패턴(LSP)은 기판(10)과 동일한 도전형을 가질 수 있다. 하부 반도체 패턴(LSP)의 상면은 하부 전극(ELa)의 상면보다 위에 위치할 수 있다. 일 예에서, 하부 반도체 패턴(LSP)의 상면은 하부 전극(ELa)의 상면과 최하층 상부 전극(ELb)의 상면 사이에 위치할 수 있다.
상부 반도체 패턴(USP)은 하부 반도체 패턴(LSP)과 접촉할 수 있다. 보다 상세하게, 도 5a를 참조하면, 상부 반도체 패턴(USP)은 제 1 반도체 패턴(SP1) 및 제 2 반도체 패턴(SP2)을 포함할 수 있다. 제 1 반도체 패턴(SP1)은 하부 반도체 패턴(LSP)과 접속될 수 있으며, 하단이 닫힌 파이프 형태 또는 마카로니 형태일 수 있다. 이러한 형태의 제 1 반도체 패턴(SP1)의 내부는 매립 절연 패턴(VI)으로 채워질 수 있다. 또한, 제 1 반도체 패턴(SP1)은 제 2 반도체 패턴(SP2)의 내벽과 하부 반도체 패턴(LSP)의 상면과 접촉될 수 있다. 즉, 제 1 반도체 패턴(SP1)은 제 2 반도체 패턴(SP2)과 하부 반도체 패턴(LSP)을 전기적으로 연결할 수 있다. 제 2 반도체 패턴(SP2)은 상단 및 하단이 오픈된(opened) 파이프 형태(pipe-shaped) 또는 마카로니 형태(macaroni-shaped)일 수 있다. 그리고, 제 2 반도체 패턴(SP2)은 하부 반도체 패턴(LSP)과 접촉하지 않고 이격될 수 있다.
상부 반도체 패턴(USP)은 언도프트 상태이거나, 기판(10)과 동일한 도전형을 갖는 불순물로 도핑될 수 있다. 상부 반도체 패턴(USP)은 실리콘(Si), 게르마늄(Ge) 또는 이들의 혼합물을 포함할 수 있다. 상부 반도체 패턴(USP)은 단결정, 비정질(amorphous), 및 다결정(polycrystalline) 중에서 선택된 적어도 어느 하나를 포함하는 결정 구조를 가질 수 있다. 나아가, 상부 반도체 패턴들(USP) 각각의 상단에 도전 패드(PAD)가 형성될 수 있다. 도전 패드(PAD)는 불순물이 도핑된 불순물 영역이거나, 도전 물질로 이루어질 수 있다.
다른 예로, 도 5b를 참조하면, 수직 구조체들(VS) 각각은, 앞서 설명한 상부 반도체 패턴(USP)처럼, 제 1 반도체 패턴(SP1) 및 제 2 반도체 패턴(SP2)을 포함할 수 있다. 여기서, 제 1 반도체 패턴(SP1)은 기판(10)과 직접 접촉할 수 있으며, 제 1 반도체 패턴(SP1)의 내부는 매립 절연 패턴(VI)으로 채워질 수 있다.
나아가, 도 5a 및 도 5b를 참조하면, 수직 절연 패턴(VP)이 전극 구조체(ST)와 수직 구조체들(VS) 사이에 배치될 수 있다. 수직 구조체들(VS)이 하부 및 상부 반도체 패턴들(LSP, USP)을 포함하는 경우, 수직 절연 패턴(VP)은 상부 반도체 패턴(USP)과 상부 전극들(ELb) 사이에 배치될 수 있다. 수직 절연 패턴(VP)은 제 3 방향(D3)으로 연장되며 각 수직 구조체(VS)의 측벽을 둘러쌀 수 있다. 즉, 수직 절연 패턴(VP)은 상단 및 하단이 오픈된(opened) 파이프 형태 또는 마카로니 형태일 수 있다.
수직 절연 패턴(VP)은 하나의 박막 또는 복수의 박막들로 구성될 수 있다. 본 발명의 실시예들에서, 수직 절연 패턴(VP)은 데이터 저장막의 일부일 수 있다. 예를 들어, 수직 절연 패턴(VP)은 NAND 플래시 메모리 장치의 데이터 저장막으로서, 터널 절연막, 전하 저장막, 및 블록킹 절연막을 포함할 수 있다. 예를 들어, 전하 저장막은 트랩 절연막, 부유 게이트 전극 또는 도전성 나노 도트들(conductive nano dots)을 포함하는 절연막일 수 있다. 더 구체적으로, 전하 저장막은 실리콘 질화막, 실리콘 산화질화막, 실리콘-풍부 질화막(Si-rich nitride), 나노크리스탈 실리콘(nanocrystalline Si) 및 박층화된 트랩막(laminated trap layer) 중의 적어도 하나를 포함할 수 있다. 터널 절연막은 전하 저장막보다 큰 밴드 갭을 갖는 물질들 중의 한가지일 수 있으며, 블록킹 절연막은 알루미늄 산화막 및 하프늄 산화막 등과 같은 고유전막일 수 있다. 이와 달리, 수직 절연막은 상변화 메모리를 위한 박막 또는 가변저항 메모리를 위한 박막을 포함할 수도 있다.
수평 절연 패턴(HP)이 하부 및 상부 전극들(ELa, ELb)의 일측벽들과 수직 절연 패턴(VP) 사이에 제공될 수 있다. 수평 절연 패턴(HP)은 하부 및 상부 전극들(ELa, ELb)의 일측벽들 상에서 하부 및 상부 전극들(ELa, ELb)의 상면들 및 하면들로 연장될 수 있다. 수평 절연 패턴(HP)의 일부분은 하부 반도체 패턴(LSP) 일측의 게이트 절연막(15)과 하부 전극(ELa) 사이에서 하부 전극(ELa)의 상면 및 하면으로 연장될 수 있다. 수평 절연 패턴(HP)은 NAND 플래시 메모리 장치의 데이터 저장막의 일부로서 전하 저장막 및 블록킹 절연막을 포함할 수 있다. 이와 달리, 수평 절연 패턴(HP)은 블록킹 절연막을 포함할 수 있다.
다시, 도 3 및 도 4를 참조하면, 공통 소오스 영역들(CSR)이 전극 구조체들(ST)과 나란하게 제 1 방향(D1)으로 연장되며, 기판(10) 내에 제공될 수 있다. 공통 소오스 영역들(CSR)은 기판(10)과 반대의 도전형 불순물들, 예를 들어, N형의 불순물(예를 들어, 비소(As) 또는 인(P))을 포함할 수 있다.
제 1 및 제 2 층간 절연막들(51, 53)이 상부 매립 절연막(45) 상에 차례로 적층될 수 있으며, 수직 구조체들(VS)의 상면들을 덮을 수 있다.
셀 콘택 플러그들(CPLG)은 제 1 및 제 2 층간 절연막들(51, 53) 및 상부 매립 절연막(45)을 관통하여 상부 전극들(ELb)의 패드부들에 각각 접속될 수 있다. 셀 콘택 플러그들(CPLG) 중 하나는 제 1 및 제 2 층간 절연막들(51, 53), 상부 매립 절연막(45), 및 하부 절연막(25)을 관통하여, 하부 전극(ELa)의 단부에 접속될 수 있다. 셀 콘택 플러그들(CPLG)의 수직적 길이들은 셀 어레이 영역(CAR)에 인접할수록 감소될 수 있다. 그리고, 셀 콘택 플러그들(CPLG)의 상면들은 실질적으로 공면을 이룰 수 있다.
주변 콘택 플러그들(PPLG)이 제 1 및 제 2 층간 절연막들(51, 53), 상부 매립 절연막(45), 하부 절연막(25), 및 더미 희생 패턴(DP)을 관통하여 주변 회로 구조체에 접속될 수 있다. 즉, 주변 콘택 플러그들(PPLG)은 소오스 및 드레인 불순물 영역들(13)에 접속될 수 있다.
서브 비트 라인들(SBL)이 셀 어레이 영역(CAR)의 제 2 층간 절연막(53) 상에 배치될 수 있으며, 콘택 플러그들(PLG)을 통해 인접하는 수직 구조체들(VS)에 전기적으로 연결될 수 있다. 연결 배선들(CL)이 연결 영역(CNR)의 제 2 층간 절연막(53) 상에 배치될 수 있으며, 셀 콘택 플러그들(CPLG)에 접속될 수 있다. 주변 회로 배선들(PCL)이 주변 회로 영역(PCR)의 제 2 층간 절연막(53) 상에 배치될 수 있으며, 주변 콘택 플러그들(PPLG)에 접속될 수 있다.
제 3 층간 절연막(60)이 제 2 층간 절연막(53) 상에 배치되며, 서브 비트 라인들(SBL), 연결 배선들(CL) 및 주변 회로 배선들(PCL)을 덮을 수 있다. 비트 라인들(BL)이 제 3 층간 절연막(60) 상에 배치될 수 있으며, 전극 구조체(ST)를 가로질러 제 2 방향(D2)으로 연장될 수 있다. 비트 라인들(BL)은 비트라인 콘택 플러그(BPLG)를 통해 서브 비트 라인들(SBL)에 접속될 수 있다.
도 6, 도 7, 및 도 8은 본 발명의 다양한 실시예들을 설명하기 위한 도면들로서, 도 3의 I-I'선 선을 따라 자른 단면을 나타낸다. 설명의 간략함을 위해, 도 3, 도 4, 도 5a, 및 도 5b를 참조하여 설명된 3차원 반도체 메모리 장치와 동일한 기술적 특징들에 대한 설명은 생략될 수 있으며, 실시예들 간의 차이점들에 대해 설명한다.
도 6을 참조하면, 주변 회로 영역(PCR)에서, 하부 절연막(25)뿐만 아니라 상부 매립 절연막(45)은 굴곡진 상면을 가질 수 있다. 즉, 주변 회로 영역(PCR)에서 상부 매립 절연막(45)은 비평탄한 상면을 가질 수 있다. 상부 매립 절연막(45)의 상면에서 최고 레벨과 최저 레벨 간의 차이는 하부 절연막(25)에 비해 작을 수 있다.
도 7 및 도 8을 참조하면, 하부 전극(ELa)과 최하층 상부 전극(ELb) 사이에 제 1 하부 절연막(25) 및 제 2 하부 절연막(27)이 배치될 수 있다. 여기서, 제 1 하부 절연막(25)은 앞서 설명한 것처럼, 셀 어레이 영역(CAR)의 평탄 부분(25F)과 주변 회로 영역(PCR)에서 돌출 부분들(25P)을 포함할 수 있다. 제 2 하부 절연막(27)은 제 1 하부 절연막(25)의 상면을 따라 컨포말하게 형성될 수 있으며, 제 1 하부 절연막(25)보다 얇을 수 있다. 제 2 하부 절연막(27)은, 제 1 하부 절연막(25)처럼, 셀 어레이 영역(CAR)에서 실질적으로 평탄한 상면을 가질 수 있다. 제 2 하부 절연막(27)의 두께는 셀 어레이 영역(CAR)에 비해 주변 회로 영역(PCR)에서 얇을 수도 있다. 제 2 하부 절연막(27)은 제 1 하부 절연막(25)과 동일한 절연 물질로 이루어지거나, 다른 절연 물질로 이루어질 수 있다.
도 7에 도시된 실시예에서, 제 1 및 제 2 하부 절연막들(25, 27)의 두께의 합은 주변 게이트 스택들(PGS)의 두께(T1)보다 클 수 있다. 도 7에 도시된 실시예에서, 제 2 하부 절연막(27)은 제 1 하부 절연막(25)에 의해 더미 희생 패턴(DP)과 이격될 수 있다.
도 8에 도시된 실시예에서, 제 1 하부 절연막(25)의 평탄한 상면은 주변 회로 영역(PCR)의 더미 희생 패턴(DP)의 최상면보다 아래에 위치할 수 있다. 또한, 제 2 하부 절연막(27)은 주변 회로 영역(PCR)으로 연장되어 더미 희생 패턴(DP)을 직접 덮을 수도 있다.
도 9는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 평면도이다. 도 10은 도 9의 I-I'선을 따라 자른 단면도이다. 도 11은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 평면도이다. 도 12는 도 11의 I-I'선을 따라 자른 단면도이다. 도 13은 도 12의 B부분을 확대한 도면이다. 설명의 간략함을 위해, 도 3, 도 4, 도 5a, 및 도 5b를 참조하여 설명된 3차원 반도체 메모리 장치와 동일한 기술적 특징들에 대한 설명은 생략될 수 있으며, 실시예들 간의 차이점들에 대해 설명한다.
도 9 및 도 10을 참조하면, 주변 회로 영역(PCR)의 기판(10) 상에 저항 스택들(RS)이 제공될 수 있다. 저항 스택들(RS)은 앞서 설명한 주변 게이트 스택들(PGS)과 유사한 적층 구조를 가질 수 있다. 저항 스택들(RS)은 지그재그 형태로 서로 연결되어 하나의 저항(resistor)을 구성할 수 있다.
저항 스택들(RS)은 기판(10)의 상면으로부터 제 1 두께(T1)를 가질 수 있으며, 저항 값에 따라 길이 또는 폭이 달라질 수 있다. 도 9 및 도 10에 도시된 실시예에서 저항 스택들(RS) 간의 간격은 도 3 및 도 4를 참조하여 설명된 실시예들에서 주변 게이트 스택들(PGS) 간의 간격보다 작을 수 있다. 저항 스택들(RS) 간의 간격은 더미 희생 패턴(DP)의 두께(T2)의 약 2배보다 작을 수 있다. 이러한 경우 저항 스택들(RS) 사이에 더미 희생 패턴(DP)이 채워질 수 있다.
하부 절연막(25)은 셀 어레이 영역(CAR)의 하부 전극(ELa) 상에서 주변 회로 영역(PCR)으로 연장되어 저항 스택들(RS)을 덮을 수 있다. 앞서 설명한 것처럼, 하부 절연막(25)의 상면은 셀 어레이 영역(CAR)에서 보다 주변 회로 영역(PCR)에서 높을 수 있다. 더미 희생 패턴(DP)이 저항 스택들(RS) 사이에 채워지는 경우, 주변 회로 영역(PCR)에서 하부 절연막(25) 상면의 단차(즉, 최고 레벨 및 최저 레벨 간의 차이)는 감소될 수 있다.
도 11 및 도 12에 도시된 실시예에 따르면, 주변 회로 영역(PCR)의 기판(10) 상에 소오스를 공유하는 한 쌍의 MOS 트랜지스터들이 제공될 수 있다. 도 11 및 도 12를 참조하면, 주변 회로 영역(PCR)에서 주변 게이트 스택들(PGS) 간의 간격이 도 3 및 도 4를 참조하여 설명된 실시예에서보다 작을 수 있다. 더미 희생 패턴(DP)이 주변 게이트 스택들(PGS) 및 기판(10)의 상면을 컨포말하게 덮을 수 있다.
하부 절연막(25)은 더미 희생 패턴(DP) 상에서 주변 게이트 스택들(PGS) 사이를 채울 수 있으며, 주변 게이트 스택들(PGS) 사이의 공간이 좁은 경우, 도 13에 도시된 바와 같이, 하부 절연막(25)은 주변 게이트 스택들(PGS) 사이에서 에어 갭(29; air-gap) 또는 보이드(void)를 가질 수 도 있다.
도 14는 본 발명의 다양한 실시예들에 따른 3차원 반도체 메모리 장치의 셀 어레이 영역의 단면을 나타낸다.
도 14를 참조하면, 기판(10) 상에 일 방향으로 연장되는 전극 구조체들(ST)이 서로 이격되어 배치될 수 있다. 앞서 설명한 것처럼, 전극 구조체들(ST) 각각은 하부 전극(ELa), 하부 전극(ELa) 상의 하부 절연막(25), 하부 절연막(25) 상에 수직적으로 번갈아 적층된 상부 전극들(ELb) 및 상부 절연막들(ILD)을 포함할 수 있다.
채널 구조체들(CHS)이 셀 어레이 영역(CAR)에서 전극 구조체(ST)을 관통할 수 있다. 실시예들에서, 채널 구조체들(CHS) 각각은 전극 구조체(ST)을 관통하는 제 1 및 제 2 수직 채널들(VS1, VS2) 및 전극 구조체(ST) 아래에서 제 1 및 제 2 수직 채널들(VS1, VS2)을 연결하는 수평 채널(HS)을 포함할 수 있다. 제 1 및 제 2 수직 채널들(VS1, VS2)은 전극 구조체(ST)을 관통하는 수직 홀들 내에 제공될 수 있다. 수평 채널(HS)은 기판(10) 상부에 형성된 리세스부 내에 제공될 수 있다. 수평 채널(HS)은 기판(10)과 전극 구조체(ST) 사이에 제공되어 제 1 및 제 2 수직 채널들(VS1, VS2)을 연결할 수 있다.
일 예에서, 수평 채널(HS)은 제 1 및 제 2 수직 채널들(VS1, VS2)과 연속적으로 연결되는 속이 빈 파이프 형태(pipe-shaped) 또는 마카로니 형태(macaroni-shaped)일 수 있다. 즉, 제 1 및 제 2 수직 채널들(VS1, VS2)과 수평 채널(HS)은 일체형 파이프 형태를 가질 수 있다. 다시 말해, 제 1 및 제 2 수직 채널들(VS1, VS2)과 수평 채널(HS)은 경계면 없이 연속적으로 연장되는 하나의 반도체막으로 이루어질 수 있다. 나아가, 앞에서 설명한 것처럼, 채널 구조체들(CHS)과 하부 및 상부 전극들(ELa, ELb) 사이에 데이터 저장막이 개재될 수 있다.
일 예에 따르면, 각 채널 구조체(CHS)의 제 1 수직 채널(VS1)은 비트 라인(BL)에 연결될 수 있으며, 제 2 수직 채널(VS2)은 공통 소오스 라인(CSL)에 연결될 수 있다. 그리고, 채널 구조체들(CHS)은 전기적으로 서로 분리될 수 있으며, 전극 구조체(ST)에 의해 반도체 물질을 포함하는 각 채널 구조체(CHS)의 전위를 제어될 수 있다. 이에 따라, 각 채널 구조체(CHS)를 통해 비트 라인(BL)과 공통 소오스 라인(CSL) 사이에 전류 경로가 형성될 수 있다.
도 15 내지 도 28은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도들로서, 도 3의 I-I'선을 따라 자른 단면들이다.
도 3 및 도 15를 참조하면, 주변 회로 영역(PCR)의 기판(10) 상에 주변 게이트 스택들(PGS)이 형성될 수 있다.
상세하게, 주변 회로 영역(PCR)의 기판(10)에 활성 영역들(ACT)을 정의하는 소자 분리막(12)이 형성될 수 있다. 소자 분리막(12)은, 주변 회로 영역(PCR)의 기판(10)에 트렌치를 형성하고, 트렌치 내에 절연 물질을 매립하여 형성될 수 있다.
주변 게이트 스택들(PGS)이 활성 영역들(ACT)을 가로질러 주변 회로 영역(PCR)의 기판(10) 상에 형성될 수 있다. 주변 게이트 스택들(PGS) 각각은 기판(10) 상에 주변 게이트 절연막(1), 불순물이 도핑된 폴리실리콘막(3), 게이트 금속막(5), 및 하드 마스크막(7)을 차례로 적층한 후 패터닝하여 형성될 수 있다. 주변 게이트 스택들(PGS)의 양측벽들을 덮는 스페이서들이 형성될 수 있으며, 소오스 및 드레인 불순물 영역들(13)이 주변 게이트 스택들(PGS) 양측의 활성 영역들(ACT)에 제 1 불순물들(예를 들어, 보론(B) 또는 인(P))을 도핑하여 형성될 수 있다.
주변 게이트 스택들(PGS)은 기판(10)의 상면으로부터 제 1 두께(T1; 즉, 기판(10)의 상면과 주변 게이트 스택들(PGS)의 상면들 간의 수직적 거리)를 가질 수 있다. 주변 게이트 스택들(PGS) 간의 간격은 영역별로 달라질 수 있다.
주변 회로 구조체를 형성한 후, 주변 게이트 스택들(PGS)이 형성된 기판(10)의 전면을 덮는 버퍼 절연막(11) 및 하부 희생막(LSL)이 차례로 형성될 수 있다.
하부 희생막(LSL)은 기판(10)의 상면 및 주변 게이트 스택들(PGS)을 컨포말하게 덮을 수 있다. 하부 희생막(LSL)은 실질적으로 균일한 제 2 두께(T2)를 가지며 셀 어레이 영역(CAR)에서 주변 회로 영역(PCR)으로 연장될 수 있다. 일 예에서, 하부 희생막(LSL)의 제 2 두께(T2)는 주변 게이트 스택(PGS)의 제 1 두께(T1)보다 작을 수 있다. 도 9 및 도 10을 참조하여 설명한 것처럼, 주변 게이트 스택들(PGS)이 인접하게 배치되는 경우, 하부 희생막(LSL)은 주변 회로 영역(PCR)에서 주변 게이트 스택들(PGS) 사이를 채울 수 있다.
하부 희생막(LSL)은 버퍼 절연막(11)에 대해 식각 선택성을 갖는 물질로 형성될 수 있다. 예를 들어, 하부 희생막(LSL)은 실리콘 질화막, 실리콘 산질화막, 실리콘 카바이드, 및 실리콘 저마늄 중의 적어도 하나일 수 있다.
버퍼 절연막(11)은 하부 희생막(LSL)과 기판(10) 사이에서 하부 희생막(LSL)과 주변 게이트 스택들(PGS) 사이로 연장될 수 있다. 버퍼 절연막(11)은 실리콘 산화막일 수 있으며, 열산화 공정 또는 증착 공정을 이용하여 형성될 수 있다.
도 3 및 도 16을 참조하면, 하부 희생막을 패터닝하여, 서로 분리된 하부 희생 패턴(LP) 및 더미 희생 패턴(DP)이 형성될 수 있다.
더미 희생 패턴(DP)은 주변 회로 영역(PCR)의 기판(10) 상면 및 주변 게이트 스택들(PGS)을 덮을 수 있으며, 하부 희생 패턴(LP)은 셀 어레이 영역(CAR) 및 연결 영역(CNR)의 기판(10) 상면을 덮을 수 있다. 하부 희생 패턴(LP)은 기판(10)의 상면에 형성되므로 실질적으로 평탄한 상면을 가질 수 있다.
하부 희생 패턴(LP)은 셀 어레이 영역(CAR) 및 연결 영역(CNR)의 기판(10) 전면을 덮는 플레이트 형태를 갖거나, 셀 어레이 영역(CAR)에서 연결 영역(CNR)으로 연장되는 라인 형태를 갖거나, 연결 영역(CNR)에서 오프닝을 가질 수도 있다.
도 3 및 도 17을 참조하면, 기판(10) 전면을 덮는 하부 절연막(25)이 형성될 수 있다. 하부 절연막(25)은 하부 희생 패턴(LP) 및 더미 희생 패턴(DP) 상에 증착될 수 있다.
셀 어레이 영역(CAR) 및 연결 영역(CNR)의 면적이 주변 회로 영역(PCR)의 면적보다 크고, 셀 어레이 영역(CAR) 및 연결 영역(CNR)에서 하부 희생 패턴(LP)은 균일한 두께를 가지므로, 셀 어레이 영역(CAR)에서 하부 희생 패턴(LP)을 덮는 하부 절연막(25)은 실질적으로 균일한 두께를 가지며 증착될 수 있다. 즉, 셀 어레이 영역(CAR) 및 연결 영역(CNR)에서, 하부 절연막(25)은 실질적으로 평탄한(even) 상면(25a)을 가질 수 있다.
일 예에 따르면, 셀 어레이 영역(CAR)에서 하부 절연막(25)의 상면(25a)은 주변 회로 영역(PCR)에서 더미 희생 패턴(DP)의 최상면보다 위에 위치할 수 있다. 이와 달리, 셀 어레이 영역(CAR)에서 하부 절연막(25)의 상면(25a)이 주변 회로 영역(PCR)에서 더미 희생 패턴(DP)의 최상면보다 아래에 위치할 수도 있다.
하부 절연막(25)은 셀 어레이 영역(CAR) 및 연결 영역(CNR)에서 주변 게이트 스택(PGS)의 제 1 두께(T1)보다 큰 제 3 두께(T3)를 가질 수 있다. 하부 절연막(25)의 제 3 두께(T3)는 기판(10)의 상면으로부터 더미 희생 패턴(DP)의 최상면 간의 거리, 다시 말해, 제 1 두께(T1)와 제 2 두께(T2)의 합보다 클 수도 있다.
하부 절연막(25)의 상면은 주변 게이트 스택(PGS)의 제 1 두께(T1)와 하부 희생막(LSL)의 제 2 두께(T2) 차이에 의해 셀 어레이 영역(CAR)과 주변 회로 영역(PCR)에서 레벨 차이를 가질 수 있다. 즉, 하부 절연막(25)의 상면은 셀 어레이 영역(CAR)에서보다 주변 회로 영역(PCR)에서 높을 수 있다. 주변 회로 영역(PCR)에서 하부 절연막(25)은 주변 게이트 스택들(PGS)을 덮는 더미 희생 패턴(DP) 상에 형성되므로, 비평탄한(uneven) 상면(25b)을 가질 수 있다.
보다 상세하게, 하부 절연막(25)은 고밀도플라즈마-화학기상증착(High Density Plasma-Chemical Vapor Deposition; HDP-CVD) 방법을 이용하여 기판(10) 전면에 실리콘 산화막을 증착함으로써 형성될 수 있다. 다시 말해, 하부 절연막(25)은 HDP-CVD 산화막일 수 있다. 상세하게, HDP-CVD 방법은 화학기상증착방법과 스퍼터링 방식에 의한 식각 방법이 결합된 기술로써, 실리콘 산화막을 증착하기 위한 증착 가스와 절연막을 식각할 수 있는 식각 가스를 함께 공급하여 실리콘 산화막을 증착할 수 있다. 실리콘 산화막을 형성하기 위한 증착 가스 및 식각 가스는 플라즈마에 의하여 이온화될 수 있으며, 이온화된 증착가스 및 식각 가스는 기판(10)의 표면으로 가속된다. 가속된 증착가스 이온은 실리콘 산화막을 형성하고, 가속된 식각 가스이온은 증착된 실리콘 산화막을 식각할 수 있다. 즉, 하부 절연막(25)을 형성할 때 증착과 식각 공정이 동시에 진행될 수 있다. 이 때, 증착 속도가 식각 속도보다 빨라 주변 게이트 스택들(PGS) 사이를 채우면서 더미 희생 패턴(DP) 상에 하부 절연막(25)이 증착될 수 있다. 이와 같이, 하부 절연막(25)을 HDP-CVD 방법으로 형성할 때, 주변 게이트 스택들(PGS) 사이의 기판(10) 상면 및 주변 게이트 스택들(PGS)의 상면들 상에서보다 주변 게이트 스택들(PGS)의 측벽들에서 얇게 증착될 수 있다. 즉, HDP-CVD 방법으로 형성된 하부 절연막(25)은 도시된 것처럼, 주변 게이트 스택들(PGS) 상부에서 위로 볼록한 형태의 프로파일을 가질 수 있다.
구체적으로, 하부 절연막(25)은 주변 회로 영역(PCR)에서 주변 게이트 스택들(PGS) 상에서 위로 볼록한 부분들을 가질 수 있다. 하부 절연막(25)은 주변 게이트 스택들(PGS) 상부에서 최고 레벨을 가질 수 있으며, 주변 게이트 스택들(PGS) 사이에서 최저 레벨을 가질 수 있다. 일 예로, 하부 절연막(25)의 최고 레벨과 최저 레벨 간의 차이는 셀 어레이 영역(CAR)에서 하부 절연막(25)의 증착 두께(즉, 제 3 두께(T3))보다 작을 수 있다.
도 3 및 도 18을 참조하면, 셀 어레이 영역(CAR) 및 연결 영역(CNR)의 하부 절연막(25) 상에 상부 희생막들(SL) 및 상부 절연막들(ILD)이 수직적으로 번갈아 적층된 박막 구조체(100)가 형성될 수 있다.
박막 구조체(100)에서, 상부 희생막들(SL)은 상부 절연막들(ILD)에 대해 식각 선택성을 가지고 식각될 수 있는 물질로 형성될 수 있다. 일 예로, 상부 희생막들(SL) 및 상부 절연막들(ILD)은 절연 물질로 형성되되, 서로 식각 선택성을 가질 수 있다. 즉, 상부 희생막들(SL)은 상부 절연막들(ILD)과 다른 절연 물질로 이루어질 수 있다. 나아가, 상부 희생막들(SL)은 하부 희생 패턴(LP)과 동일한 물질로 형성될 수 있으며, 상부 희생막들(SL)의 두께는 하부 희생 패턴(LP)의 두께와 실질적으로 동일할 수 있다. 상부 절연막들(ILD)은 하부 절연막(25)보다 얇을 수 있으며, 하부 절연막(25)과 다른 절연 물질로 이루어질 수 있다. 최상층 상부 절연막은 다른 상부 절연막들보다 두꺼울 수 있다. 일 예로, 상부 희생막들(SL)은 실리콘 질화막으로 형성될 수 있으며, 상부 절연막들(ILD)은 TEOS(TetraEthylOrthoSilicate)막으로 형성될 수 있다.
일 예에 따르면, 최하층의 상부 희생막(SL)이 하부 절연막(25)의 상면과 접촉하도록 박막 구조체(100)가 형성될 수 있다. 다른 예로, 상부 절연막(ILD)이 하부 절연막(25)의 상면과 접촉할 수도 있다.
상부 희생막들(SL) 및 상부 절연막들(ILD)은 하부 절연막(25)의 상면 상에 균일한 두께로 증착될 수 있다. 하부 절연막(25)은 셀 어레이 영역(CAR)에서 실질적으로 평탄한 상면을 갖고, 주변 회로 영역(PCR)에서 비평탄한 상면을 가지므로, 박막 구조체(100) 또한, 셀 어레이 영역(CAR)에서 실질적으로 평탄한 상면을 갖고, 주변 회로 영역(PCR)에서 비평탄한 상면을 가질 수 있다.
이에 더하여, 박막 구조체(100)의 최상층 상부 절연막(ILD) 상에 제 1 식각 정지막(30), 더미 절연막(32), 및 제 2 식각 정지막(34)이 차례로 적층될 수 있다. 여기서, 제 1 및 제 2 식각 정지막들(30, 34)은 상부 절연막들(ILD) 및 더미 절연막(32)에 대해 식각 선택성을 갖는 물질로 형성될 수 있다. 예를 들어, 제 1 및 제 2 식각 정지막들(30, 34)은 실리콘 질화막 또는 실리콘 산질화막을 포함할 수 있다. 나아가, 제 2 식각 정지막(34)은 제 1 식각 정지막(30)보다 두꺼울 수 있다. 일 예로, 제 2 식각 정지막(34)의 두께는 하부 절연막(25)의 최고 레벨과 최저 레벨 간의 차이보다 클 수 있다.
실시예들에서 몰드 구조체(110) 상에 2개의 식각 정지막들(30, 34)이 적층되는 것을 예로 들었으나, 3개 또는 4개의 식각 정지막들이 더미 절연막을 개재하여 적층될 수도 있다. 또 다른 예로, 몰드 구조체(110) 상에 하나의 식각 정지막이 형성될 수도 있다.
도 3 및 도 19를 참조하면, 박막 구조체(100)에 대한 트리밍(trimming) 공정을 수행하여 몰드 구조체(110)가 형성될 수 있다.
트리밍 공정은 셀 어레이 영역(CAR) 및 연결 영역(CNR)에서 박막 구조체를 덮는 마스크 패턴(미도시)을 형성하는 공정, 박막 구조체의 일 부분을 식각하는 공정, 마스크 패턴의 수평적 면적을 축소시키는 공정, 및 박막 구조체의 일 부분을 식각하는 공정과 마스크 패턴의 수평적 면적을 축소시키는 공정을 번갈아 반복하는 것을 포함할 수 있다.
트리밍 공정에 의해 비평탄한 상면을 갖는 박막 구조체의 일 부분이 제거되어 주변 회로 영역(PCR)에서 하부 절연막(25)의 비평탄한 상면이 몰드 구조체(110)에 의해 노출될 수 있다. 몰드 구조체(110)는 하부 절연막(25)의 평탄한 상면 상에 형성되므로, 트리밍된 상부 희생막들(SL)은 기판(10)의 상면과 평행한 상면들을 가질 수 있다. 또한, 몰드 구조체(110)는 연결 영역(CNR)에서 주변 회로 영역(PCR)을 향해 내려가는 형태의 계단식 구조를 가질 수 있다. 나아가, 몰드 구조체(110)를 형성하는 트리밍 공정에서, 최하층 상부 희생막(SL)에 의해 노출된 하부 절연막(25)의 상면 일부분이 리세스될 수 있다.
나아가, 몰드 구조체(110)를 형성하는 트리밍 공정 동안 제 1 식각 정지막, 더미 절연막, 및 제 2 식각 정지막의 일 부분들이 식각될 수 있다. 이에 따라, 몰드 구조체 상에 제 1 식각 정지 패턴(31), 더미 절연 패턴(33), 및 제 2 식각 정지 패턴(35)이 형성될 수 있다.
도 3 및 도 20을 참조하면, 기판(10) 전면에 매립 절연막(40)이 증착될 수 있다. 매립 절연막(40)의 두께는 몰드 구조체(110)의 두께(또는 높이)보다 클 수 있다. 매립 절연막(40)의 상면은 셀 어레이 영역(CAR)에서보다 주변 회로 영역(PCR)에서 아래에 위치할 수 있다.
보다 상세하게, 매립 절연막(40)은 화학적 기상 증착(CVD) 방법과 같은 증착 공정을 이용하여 형성되므로, 셀 어레이 영역(CAR)의 제 1 돌출 부분(40P1) 및 주변 회로 영역(PCR)의 제 2 돌출 부분들(40P2)을 가질 수 있으며, 제 2 돌출 부분들(40P2)은 제 1 돌출 부분(40P1)보다 아래에 위치할 수 있다. 매립 절연막(40)은 주변 회로 영역(PCR)에서 비평탄한 상면을 가질 수 있으며, 셀 어레이 영역(CAR)에서 실질적으로 평탄한 상면을 가질 수 있고, 연결 영역(CNR)에서 경사진 상면을 가질 수 있다.
주변 회로 영역(PCR)에서 매립 절연막(40)의 최저 레벨은 제 2 식각 정지 패턴(35)의 바닥면 보다 위에 위치할 수 있다. 주변 회로 영역(PCR)에서 매립 절연막(40)의 최고 레벨은 제 2 식각 정지 패턴(35)의 상면보다 위에 위치할 수 있다.
매립 절연막(40)은 하부 희생 패턴(LP) 및 상부 희생막들(SL)에 대해 식각 선택성을 갖는 절연 물질로 형성될 수 있다. 또한, 매립 절연막(40)은 하부 절연막(25)과 다른 절연 물질로 형성될 수 있으며, 예를 들어, 매립 절연막(40)과 하부 절연막(25)은 식각률이 서로 다를 수 있다. 예를 들어, 매립 절연막(40)은 PE-TEOS(Plasma Enhanced TetraEthylOrthoSilicate), O3-TEOS(O3-Tetra Ethyl Ortho Silicate), USG(Undoped Silicate Glass), USG(Undoped Silicate Glass), PSG(PhosphoSilicate Glass), BSG(Borosilicate Glass), BPSG(BoroPhosphoSilicate Glass), FSG(Fluoride Silicate Glass), SOG(Spin On Glass), TOSZ(Tonen SilaZene) 또는 이들의 조합으로 이루어질 수 있다. 일 예로, 매립 절연막(40)은 TEOS막으로 이루어질 수 있다.
계속해서, 매립 절연막(40) 상에 연마 정지막(50)이 컨포말하게 형성될 수 있다. 연마 정지막(50)은 매립 절연막(40)에 대해 식각 선택성을 갖는 물질로 형성될 수 있으며, 예를 들어, 실리콘 질화막, 실리콘 산질화막, 또는 실리콘 카바이드막으로 형성될 수 있다.
도 3 및 도 21를 참조하면, 매립 절연막(40)을 패터닝하여 셀 어레이 영역(CAR)에서 매립 절연막(40)의 제 1 돌출 부분을 제거함으로써 셀 어레이 영역(CAR)의 상면과 주변 회로 영역(PCR)의 상면 간의 높이 차이를 감소시킨다.
매립 절연막(40)을 패터닝하는 것은, 연마 정지막(50) 상에 셀 어레이 영역(CAR)을 노출시키는 마스크 패턴(MP)을 형성하고, 마스크 패턴(MP)을 식각 마스크로 이용하여 매립 절연막(40)을 식각하는 것을 포함할 수 있다. 이와 같이, 매립 절연막(40)의 제 1 돌출 부분을 제거함에 따라, 연결 영역(CNR)에서 매립 절연막(40)의 경사진 부분이 국소적으로 돌출된 형태를 가질 수 있다. 다른 실시예들에 따르면, 마스크 패턴(MP)을 이용한 매립 절연막(40)에 대한 패터닝 공정은 생략될 수도 있다.
도 3 및 도 22를 참조하면, 패터닝된 매립 절연막(40)에 대한 1차 평탄화 공정이 수행될 수 있다. 상세하게, 1차 평탄화 공정으로 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정이 수행될 수 있으며, 셀 어레이 영역(CAR)의 제 2 식각 정지 패턴(35) 및 주변 회로 영역(PCR)의 연마 정지막(50) 일부가 연마 종료점으로 사용될 수 있다.
이어서, 도 23을 참조하면, 1차 평탄화 공정 후, 매립 절연막(40) 상에 잔류하는 연마 정지막(50)의 일부와 제 2 식각 정지 패턴(35)이 제거될 수 있다. 이에 따라, 도 23에 도시된 바와 같이, 연결 영역(CNR) 및 주변 회로 영역(PCR)에서 매립 절연막(40)의 제 2 돌출 부분들(40P2)상면이 노출될 수 있으며, 셀 어레이 영역(CAR)에서 더미 절연 패턴(33)이 노출될 수 있다. 즉, 1차 평탄화 공정 후, 주변 회로 영역(PCR)에서 매립 절연막(40)의 제 2 돌출 부분들(40P2)이 잔류할 수 있다.
도 3 및 도 24를 참조하면, 제 1 식각 정지 패턴(31)을 평탄화 종료점으로 이용하는 2차 평탄화 공정이 수행될 수 있다. 여기서, 2차 평탄화 공정으로 CMP 공정이 수행될 수 있다. 주변 회로 영역(PCR)에서 매립 절연막(40)의 최저 레벨은 제 1 식각 정지 패턴(31)의 상면보다 위에 위치하므로, 2차 평탄화 공정에 의해 매립 절연막(40)의 제 2 돌출 부분들(40P2)이 제거될 수 있다. 2차 평탄화 공정 후, 연결 영역(CNR) 및 주변 회로 영역(PCR)에서 매립 절연막(40)은 실질적으로 평탄한 상면을 가질 수 있다.
한편, 다른 예에 따르면, 2차 평탄화 공정으로 매립 절연막(40)에 대한 건식 식각 공정이 수행될 수도 있다. 이러한 경우, 도 6에 도시된 바와 같이, 매립 절연막(40)의 제 2 돌출 부분들이 리세스되어 주변 회로 영역(PCR)에서 매립 절연막은 비평탄한 상면을 가질 수도 있다.
도 3 및 도 25을 참조하면, 2차 평탄화 공정 후, 평탄화된 매립 절연막의 상면이 리세스될 수 있다. 일 예로, 제 1 식각 정지 패턴(31)을 식각 마스크로 이용하여 매립 절연막(40)에 대한 습식 식각 공정이 수행될 수 있다. 이에 따라, 평탄화된 매립 절연막(40)의 상면과 최상층 상부 절연막의 상면이 실질적으로 동일한 레벨에 위치할 수 있다. 이후, 제 1 식각 정지 패턴(31)이 제거될 수 있다. 이에 따라, 도 25에 도시된 바와 같이, 실질적으로 평탄한 상면을 갖는 상부 매립 절연막(45)이 형성될 수 있다. 다른 실시예들에서, 평탄화된 매립 절연막(40)의 상면 위치에 따라, 평탄화된 매립 절연막(40)에 대한 습식 식각 공정은 생략될 수도 있다.
도 3 및 도 26를 참조하면, 상부 매립 절연막(45)을 형성한 후, 셀 어레이 영역(CAR)에서 몰드 구조체(110), 하부 절연막(25), 하부 희생 패턴(LP), 및 버퍼 절연막(11)을 관통하는 수직 구조체들(VS)이 형성될 수 있다.
수직 구조체들(VS)을 형성하는 것은, 몰드 구조체(110), 하부 절연막(25), 하부 희생 패턴(LP), 및 버퍼 절연막(11)을 관통하여 기판(10)을 노출시키는 수직 홀들을 형성하는 것, 및 각각의 수직 홀들 내에 하부 반도체 패턴(LSP) 및 상부 반도체 패턴(USP)을 형성하는 것을 포함할 수 있다.
하부 반도체 패턴(LSP)은, 수직 홀들에 노출된 기판(10)을 씨드층(seed layer)으로 사용하는 선택적 에피택시얼 성장(Selective Epitaxial Growth; SEG) 공정을 수행하여 형성된 에피택시얼 패턴일 수 있다. 하부 반도체 패턴(LSP)의 상면은 하부 희생 패턴(LP)의 상면보다 위에 위치할 수 있다.
상부 반도체 패턴(USP)은 하부 반도체 패턴(LSP)이 형성된 수직 홀들 내에 형성될 수 있다. 상부 반도체 패턴(USP)은 하부 반도체 패턴(LSP)과 접촉할 수 있다. 상부 반도체 패턴(USP)은 수직 홀들 내에 반도체층을 균일한 두께로 증착하여 형성될 수 있다. 여기서, 반도체층은 수직 홀들을 완전히 매립하지 않는 두께를 가지고 컨포말하게 형성될 수 있다. 이에 따라, 상부 반도체 패턴들(USP)은 수직 홀들 내에 빈 공간(또는 갭 영역)을 정의할 수 있으며, 빈 공간은 매립 절연막(또는 에어(air))으로 채워질 수 있다. 나아가, 상부 반도체 패턴들(USP) 각각의 상단에 도전 패드가 형성될 수 있다. 도전 패드)는 불순물이 도핑된 불순물 영역이거나, 도전 물질로 이루어질 수 있다.
한편, 상부 반도체 패턴(USP)을 형성하기 전에, 수직 홀들 내에 도 5a 및 도 5b를 참조하여 설명한 바와 같이, 수직 절연 패턴(VP)이 형성될 수 있다. 수직 절연 패턴(VP)을 형성하는 것은, 하부 반도체 패턴(LSP)이 형성된 수직 홀들의 내벽들 상에 수직 절연막 및 제 1 반도체층을 균일한 두께로 증착하는 것, 및 하부 반도체 패턴들(LSP)의 일부가 노출되도록 수직 절연층 및 제 1 반도체층에 대한 전면 이방성 식각 공정을 수행하는 것을 포함할 수 있다.
도 3 및 도 27을 참조하면, 수직 구조체들(VS)의 상면들을 덮는 제 1 층간 절연막(51)이 상부 매립 절연막(45) 상에 형성될 수 있다. 제 1 층간 절연막(51)을 형성한 후, 하부 희생 패턴(LP)을 하부 전극(ELa)으로 대체하고, 트렌치들에 노출된 상부 희생막들(SL)을 상부 전극들(ELb)로 대체(replacement)하는 공정들을 수행함으로써 전극 구조체(ST)가 형성될 수 있다.
상세하게, 도 27를 참조하면, 제 1 층간 절연막(51)을 형성한 후에, 제 1 층간 절연막(51), 상부 매립 절연막(45), 몰드 구조체(110), 하부 절연막(25) 및 하부 희생 패턴(LP)을 패터닝하여, 기판(10)을 노출시키는 트렌치들이 형성될 수 있다. 트렌치들은 평면적 관점에서, 제 1 방향(D1)으로 연장되는 라인 형태 또는 H자 형태를 가질 수 있다. 트렌치들은 수직 구조체들(VS)과 이격되며, 상부 희생막들(SL) 및 하부 희생 패턴(LP)의 측벽들을 노출시킬 수 있다. 트렌치들을 형성한 후, 트렌치들에 노출된 기판(10) 내에 공통 소오스 영역들(도 3의 CSR 참조)이 형성될 수 있다.
이어서, 트렌치들에 노출된 상부 희생막들(SL)을 제거하여 상부 게이트 영역들(GRb)을 형성하고, 하부 희생 패턴(LP)을 제거하여 하부 게이트 영역(GRa)을 형성할 수 있다. 하부 및 상부 게이트 영역들(GRa, GRb)은 버퍼 절연막(11), 하부 절연막(25), 상부 절연막들(ILD), 수직 구조체들(VS), 및 기판(10)에 대해 식각 선택성을 갖는 식각 레서피를 사용하여 상부 희생막들(SL) 및 하부 희생 패턴(LP)을 등방적으로 식각하여 형성될 수 있다. 여기서, 상부 희생막들(SL) 및 하부 희생 패턴(LP)은 등방성 식각 공정에 의해 완전히 제거될 수 있다. 예를 들어, 상부 희생막들(SL) 및 하부 희생 패턴(LP)이 실리콘 질화막이고, 버퍼 절연막(11), 하부 절연막(25), 상부 절연막들(ILD)이 실리콘 산화막인 경우, 식각 단계는 인산을 포함하는 식각액을 사용하여 등방성 식각 공정이 수행될 수 있다.
상부 게이트 영역들(GRb)은 트렌치로부터 상부 절연막들(ILD) 사이로 수평적으로 연장될 수 있으며, 수직 구조체(VS)의 측벽 일부분들을 노출시킬 수 있다. 즉, 상부 게이트 영역들(GRb)은 수직적으로 인접한 상부 절연막들(ILD)과 수직 절연 패턴(VP)의 일측벽에 의해 정의될 수 있다. 하부 게이트 영역(GRa)은, 트렌치로부터 버퍼 절연막(11)과 하부 절연막(25) 사이로 연장되어 하부 반도체 패턴(LSP)의 측벽 일부를 노출시킬 수 있다.
도 28을 참조하면, 하부 게이트 영역(GRa) 내의 하부 전극(ELa) 및 상부 게이트 영역들(GRb) 내에 상부 전극들(ELb)이 형성될 수 있다. 하부 및 상부 전극들(ELa, ELb)은 하부 및 상부 게이트 영역들(GRa, GRb)을 부분적으로 채우거나, 하부 및 상부 게이트 영역들(GRa, GRb) 완전히 채울 수 있다. 하부 및 상부 전극들(ELa, ELb) 각각은 차례로 증착된 배리어 금속막 및 금속막을 포함할 수 있다.
하부 전극(ELa) 및 상부 전극들(ELb)을 형성하기 전에, 하부 및 상부 게이트 영역들(GRa, GRb)의 내벽들을 컨포말하게 덮는 수평 절연 패턴(HP)이 형성될 수 있다. 수평 절연 패턴(HP)은 NAND 플래시 메모리 트랜지스터의 데이터 저장막의 일부일 수 있다. 이에 더하여, 수평 절연 패턴(HP)을 형성하기 전에, 하부 게이트 영역(GRa)에 노출된 하부 반도체 패턴(LSP)의 측벽 상에 열 산화막(15)이 형성될 수 있다. 이와 같이, 하부 및 상부 전극들(ELa, ELb)을 형성함에 따라, 셀 어레이 영역(CAR)의 기판(10) 상에 전극 구조체(ST)가 형성될 수 있으며, 전극 구조체(ST)는 연결 영역(CNR)에서 계단식 구조를 가질 수 있다.
이후, 도 4를 참조하여 설명한 것처럼, 제 1 층간 절연막(51) 상에 제 2 층간 절연막(53)이 형성될 수 있다. 이어서, 셀 어레이 영역(CAR)의 콘택 플러그들(PLG), 연결 영역(CNR)의 셀 콘택 플러그들(CPLG), 및 주변 회로 영역(PCR)의 주변 콘택 플러그들(PPLG)이 형성될 수 있다.
이어서, 셀 어레이 영역(CAR)의 서브 비트 라인들(SBL), 연결 영역(CNR)의 연결 배선들(CL), 주변 회로 영역(PCR)의 주변 회로 배선들(PCL)이 형성될 수 있다. 제 3 층간 절연막(60)이 제 2 층간 절연막(53) 상에 형성될 수 있으며, 비트 라인들(BL) 제 3 층간 절연막(60) 상에 형성될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 주변 회로 영역 및 셀 어레이 영역을 포함하는 기판;
    상기 주변 회로 영역의 상기 기판 상에 배치된 주변 게이트 스택들; 및
    상기 셀 어레이 영역의 상기 기판 상에 배치된 전극 구조체로서, 상기 전극 구조체는 하부 전극, 상기 하부 전극을 덮는 하부 절연막, 및 상기 하부 절연막 상에 수직적으로 번갈아 적층된 상부 전극들 및 상부 절연막들을 포함하되,
    상기 하부 절연막은 상기 셀 어레이 영역에서 상기 주변 회로 영역으로 연장되어 상기 주변 게이트 스택들을 덮되,
    상기 하부 절연막의 상면은 상기 셀 어레이 영역에서보다 상기 주변 회로 영역에서 높은 3차원 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 주변 회로 영역에서 상기 하부 절연막의 최고 레벨(the uppermost level)은 상기 상부 전극들 중 최하층 상부 전극의 상면보다 위에 위치하는 3차원 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 주변 회로 영역에서 상기 하부 절연막의 최저 레벨(the lowermost level)은 상기 주변 게이트 스택들 사이에 위치하는 3차원 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 주변 회로 영역에서 상기 하부 절연막의 최저 레벨과 최고 레벨의 차이는 상기 상부 전극의 두께보다 큰 3차원 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 주변 게이트 스택들은 제 1 두께를 갖고,
    상기 하부 전극은 상기 제 1 두께보다 작은 제 2 두께를 가지며,
    상기 하부 절연막은 상기 셀 어레이 영역에서 상기 제 1 두께보다 큰 제 3 두께를 갖는 3차원 반도체 메모리 장치.
  6. 제 1 항에 있어서,
    상기 하부 절연막은 상기 셀 어레이 영역에서 실질적으로 균일한 제 3 두께를 갖고, 상기 상부 절연막들은 상기 제 3 두께보다 작은 제 4 두께를 갖는 3차원 반도체 메모리 장치.
  7. 제 1 항에 있어서,
    상기 상부 전극들은 상기 하부 전극과 실질적으로 동일한 두께를 갖는 3차원 반도체 메모리 장치.
  8. 제 1 항에 있어서,
    상기 주변 게이트 스택들의 상면들은 상기 하부 전극의 상면과 상기 상부 전극들 중 최하층 상부 전극의 바닥면 사이에 위치하는 3차원 반도체 메모리 장치.
  9. 제 1 항에 있어서,
    상기 하부 절연막은 상기 셀 어레이 영역에서 평탄한(even) 상면을 갖고, 상기 주변 회로 영역에서 비평탄한(uneven) 상면을 갖는 3차원 반도체 메모리 장치.
  10. 제 1 항에 있어서,
    상기 하부 절연막은 상기 주변 회로 영역에서 위로 볼록한(convex) 부분들을 갖는 3차원 반도체 메모리 장치.
  11. 제 1 항에 있어서,
    상기 전극 구조체 및 상기 주변 회로 영역의 상기 하부 절연막을 덮는 상부 매립 절연막을 더 포함하되,
    상기 상부 매립 절연막은 상기 주변 회로 영역에서 상기 하부 절연막의 상면과 직접 접촉하는 3차원 반도체 메모리 장치.
  12. 제 11 항에 있어서,
    상기 하부 절연막은 제 1 절연 물질을 포함하고, 상기 상부 매립 절연막은 상기 제 1 절연 물질과 다른 제 2 절연 물질을 포함하는 3차원 반도체 메모리 장치.
  13. 제 12 항에 있어서,
    상기 제 1 절연 물질과 상기 제 2 절연 물질은 식각율이 서로 다른 3차원 반도체 메모리 장치.
  14. 제 11 항에 있어서,
    상기 주변 회로 영역에서 상기 주변 게이트 스택들을 컨포말하게 덮는 더미 희생 패턴을 더 포함하되,
    상기 더미 희생 패턴은 상기 하부 절연막 및 상기 상부 매립 절연막과 다른 절연 물질을 포함하는 3차원 반도체 메모리 장치.
  15. 주변 회로 영역 및 셀 어레이 영역을 포함하는 기판;
    상기 주변 회로 영역의 상기 기판 상에 배치된 주변 게이트 스택들;
    상기 셀 어레이 영역의 상기 기판 상에 배치된 하부 전극;
    상기 하부 전극 및 상기 주변 게이트 스택들을 덮는 하부 절연막; 및
    상기 셀 어레이 영역의 상기 하부 절연막 상에 수직적으로 번갈아 적층된 상부 전극들 및 상부 절연막들을 포함하는 전극 구조체를 포함하되,
    상기 하부 절연막은 상기 셀 어레이 영역에서 상기 하부 전극을 덮으며 균일한 제 1 두께를 갖는 평탄 부분 및 상기 주변 회로 영역에서 상기 주변 게이트 스택들을 덮으며 위로 볼록한(convex) 부분들을 포함하는 3차원 반도체 메모리 장치.
  16. 제 15 항에 있어서,
    상기 하부 절연막의 상기 볼록한 부분들은 상기 상부 전극들 중 최하층 상부 전극의 바닥면보다 위에 위치하는 3차원 반도체 메모리 장치.
  17. 제 15 항에 있어서,
    상기 상부 절연막들은 상기 하부 절연막의 상기 평탄 부분의 상기 제 1 두께보다 작은 제 2 두께를 갖는 3차원 반도체 메모리 장치.
  18. 제 15 항에 있어서,
    상기 주변 게이트 스택들의 두께는 상기 제 1 두께보다 작고 상기 하부 전극의 두께보다 큰 3차원 반도체 메모리 장치.
  19. 제 15 항에 있어서,
    상기 평탄 부분의 상면은 상기 기판으로부터 제 1 레벨에 위치하고,
    상기 볼록한 부분들의 상면은 상기 기판으로부터 상기 제 1 레벨보다 높은 제 2 레벨에 위치하는 3차원 반도체 메모리 장치.
  20. 제 15 항에 있어서,
    상기 하부 절연막 상에서 상기 전극 구조체를 덮는 상부 매립 절연막을 더 포함하되,
    상기 상부 매립 절연막은 상기 하부 절연막의 상기 볼록한 부분들과 직접 접촉하는 3차원 반도체 메모리 장치.

KR1020170112028A 2017-09-01 2017-09-01 3차원 반도체 메모리 장치 및 그의 제조 방법 KR102452562B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170112028A KR102452562B1 (ko) 2017-09-01 2017-09-01 3차원 반도체 메모리 장치 및 그의 제조 방법
US15/922,186 US10566338B2 (en) 2017-09-01 2018-03-15 Three-dimensional semiconductor memory device and method of fabricating the same
SG10201804464UA SG10201804464UA (en) 2017-09-01 2018-05-25 Three-dimensional semiconductor memory device and method of fabricating the same
CN201811018562.3A CN109427803A (zh) 2017-09-01 2018-08-31 三维半导体存储器件
US16/793,301 US10916554B2 (en) 2017-09-01 2020-02-18 Three-dimensional semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170112028A KR102452562B1 (ko) 2017-09-01 2017-09-01 3차원 반도체 메모리 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190025795A true KR20190025795A (ko) 2019-03-12
KR102452562B1 KR102452562B1 (ko) 2022-10-11

Family

ID=65514800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170112028A KR102452562B1 (ko) 2017-09-01 2017-09-01 3차원 반도체 메모리 장치 및 그의 제조 방법

Country Status (4)

Country Link
US (2) US10566338B2 (ko)
KR (1) KR102452562B1 (ko)
CN (1) CN109427803A (ko)
SG (1) SG10201804464UA (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714536B2 (en) 2018-10-23 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form memory cells separated by a void-free dielectric structure
TWI681553B (zh) * 2019-03-21 2020-01-01 華邦電子股份有限公司 積體電路及其製造方法
US10971508B2 (en) 2019-04-23 2021-04-06 Winbond Electronics Corp. Integrated circuit and method of manufacturing the same
KR20200132136A (ko) * 2019-05-15 2020-11-25 삼성전자주식회사 3차원 반도체 메모리 장치
FR3099299B1 (fr) * 2019-07-24 2021-08-06 Commissariat Energie Atomique Moule d’assemblage pour fabriquer un dispotitif tridimensionnel comprenant plusieurs composants microelectroniques
WO2021035413A1 (en) * 2019-08-23 2021-03-04 Yangtze Memory Technologies Co., Ltd. Vertical memory devices
KR20210054373A (ko) * 2019-11-05 2021-05-13 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102671791B1 (ko) * 2020-01-13 2024-06-04 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법
CN111244046B (zh) * 2020-01-20 2021-09-21 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备
KR102664082B1 (ko) * 2020-05-07 2024-05-09 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
WO2022082345A1 (en) * 2020-10-19 2022-04-28 Yangtze Memory Technologies Co., Ltd. Three-dimensional nand memory device with split channel gates
KR20220078102A (ko) * 2020-12-03 2022-06-10 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
CN113707664B (zh) * 2021-08-26 2024-04-09 长江存储科技有限责任公司 三维存储器及其制备方法
CN114270515A (zh) * 2021-09-01 2022-04-01 长江存储科技有限责任公司 用于在形成半导体设备中形成电介质层的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101175885B1 (ko) * 2011-02-17 2012-08-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 제조 방법
KR20150065444A (ko) * 2013-12-05 2015-06-15 삼성전자주식회사 반도체 장치 및 그 제조방법
US20150340374A1 (en) * 2014-05-26 2015-11-26 Won Seok Jung Memory device
KR20160013765A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 반도체 장치
KR20160069596A (ko) * 2014-12-08 2016-06-17 삼성전자주식회사 더미 패턴을 갖는 반도체 소자 및 그 제조방법
KR20160118114A (ko) * 2015-03-31 2016-10-11 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
US20170179154A1 (en) * 2015-12-22 2017-06-22 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036533A (ja) 1998-05-11 2000-02-02 Sony Corp 半導体装置の製造方法
KR100283485B1 (ko) 1998-12-29 2001-11-02 한신혁 반도체 소자의 평탄화 방법
KR20010097949A (ko) 2000-04-27 2001-11-08 윤종용 반도체 소자의 커패시터를 덮는 절연막 평탄화 방법
JP4536314B2 (ja) * 2002-06-18 2010-09-01 ルネサスエレクトロニクス株式会社 半導体記憶装置及び半導体記憶装置の製造方法
KR100668836B1 (ko) 2004-12-30 2007-01-16 주식회사 하이닉스반도체 반도체 소자의 절연막의 평탄화 방법
JP2008016626A (ja) * 2006-07-05 2008-01-24 Toshiba Corp 半導体装置及びその製造方法
KR20080088987A (ko) 2007-03-30 2008-10-06 주식회사 하이닉스반도체 반도체 소자의 절연막 평탄화 방법
KR101548674B1 (ko) * 2009-08-26 2015-09-01 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
JP2011165975A (ja) * 2010-02-10 2011-08-25 Toshiba Corp 不揮発性半導体記憶装置
KR20120030193A (ko) 2010-09-17 2012-03-28 삼성전자주식회사 3차원 반도체 장치의 제조 방법
KR20120047325A (ko) 2010-11-01 2012-05-11 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR20120066331A (ko) * 2010-12-14 2012-06-22 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR101825534B1 (ko) * 2011-02-07 2018-02-06 삼성전자주식회사 3차원 반도체 장치
KR101865566B1 (ko) * 2011-09-08 2018-06-11 삼성전자주식회사 수직형 메모리 장치의 제조 방법
KR101990904B1 (ko) * 2012-07-17 2019-06-19 삼성전자주식회사 수직형 반도체 소자
JP6026913B2 (ja) * 2013-02-12 2016-11-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9006736B2 (en) * 2013-07-12 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102066925B1 (ko) * 2013-08-30 2020-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102128465B1 (ko) * 2014-01-03 2020-07-09 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
KR102168189B1 (ko) * 2014-03-07 2020-10-21 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR102258369B1 (ko) 2014-06-23 2021-05-31 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
KR102234266B1 (ko) * 2014-07-23 2021-04-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102239602B1 (ko) 2014-08-12 2021-04-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102298605B1 (ko) * 2015-01-14 2021-09-06 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
US9478561B2 (en) 2015-01-30 2016-10-25 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
US20160293625A1 (en) 2015-03-31 2016-10-06 Joo-Heon Kang Three Dimensional Semiconductor Memory Devices and Methods of Fabricating the Same
US10269620B2 (en) * 2016-02-16 2019-04-23 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
KR102650539B1 (ko) * 2016-09-23 2024-03-27 삼성전자주식회사 3차원 반도체 장치의 제조 방법
KR102629347B1 (ko) * 2016-12-08 2024-01-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102416028B1 (ko) * 2017-04-07 2022-07-04 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR102631939B1 (ko) * 2018-02-07 2024-02-02 삼성전자주식회사 3차원 반도체 메모리 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101175885B1 (ko) * 2011-02-17 2012-08-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 제조 방법
KR20150065444A (ko) * 2013-12-05 2015-06-15 삼성전자주식회사 반도체 장치 및 그 제조방법
US20150340374A1 (en) * 2014-05-26 2015-11-26 Won Seok Jung Memory device
KR20160013765A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 반도체 장치
KR20160069596A (ko) * 2014-12-08 2016-06-17 삼성전자주식회사 더미 패턴을 갖는 반도체 소자 및 그 제조방법
KR20160118114A (ko) * 2015-03-31 2016-10-11 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
US20170179154A1 (en) * 2015-12-22 2017-06-22 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device

Also Published As

Publication number Publication date
US20200185398A1 (en) 2020-06-11
KR102452562B1 (ko) 2022-10-11
CN109427803A (zh) 2019-03-05
US20190074282A1 (en) 2019-03-07
SG10201804464UA (en) 2019-04-29
US10566338B2 (en) 2020-02-18
US10916554B2 (en) 2021-02-09

Similar Documents

Publication Publication Date Title
KR102452562B1 (ko) 3차원 반도체 메모리 장치 및 그의 제조 방법
KR102419168B1 (ko) 3차원 반도체 메모리 장치 및 그의 제조 방법
US11424259B2 (en) Three-dimensional semiconductor memory devices and methods of fabricating the same
US10727115B2 (en) Three-dimensional semiconductor device and method of fabricating the same
KR102650539B1 (ko) 3차원 반도체 장치의 제조 방법
US9905664B2 (en) Semiconductor devices and methods of manufacturing the same
CN108183106B (zh) 半导体器件及制造其的方法
KR102523139B1 (ko) 반도체 메모리 소자
US10937797B2 (en) Three-dimensional semiconductor memory devices
KR20190064852A (ko) 3차원 반도체 메모리 장치
KR102414511B1 (ko) 3차원 반도체 소자
US10804363B2 (en) Three-dimensional semiconductor memory device and method of fabricating the same
US11864385B2 (en) Three-dimensional semiconductor memory device
KR20170042451A (ko) 반도체 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant