KR102317547B1 - 실리콘 웨이퍼의 제조방법 - Google Patents

실리콘 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR102317547B1
KR102317547B1 KR1020177022568A KR20177022568A KR102317547B1 KR 102317547 B1 KR102317547 B1 KR 102317547B1 KR 1020177022568 A KR1020177022568 A KR 1020177022568A KR 20177022568 A KR20177022568 A KR 20177022568A KR 102317547 B1 KR102317547 B1 KR 102317547B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
heat treatment
temperature
wafer
silicon
Prior art date
Application number
KR1020177022568A
Other languages
English (en)
Other versions
KR20170117418A (ko
Inventor
카츠요시 스즈키
히로시 타케노
코지 에바라
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20170117418A publication Critical patent/KR20170117418A/ko
Application granted granted Critical
Publication of KR102317547B1 publication Critical patent/KR102317547B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 피처리 실리콘 웨이퍼에 열처리를 실시함으로써, 표층에 무결함영역을 갖는 실리콘 웨이퍼를 제조하는 방법으로서, 상기 피처리 실리콘 웨이퍼를 상방으로부터 가열하는 제1 열원에 의해, 상기 피처리 실리콘 웨이퍼의 상측의 표층에만 1300℃ 이상, 실리콘 융점 이하의 온도에서, 0.01msec 이상, 100msec 이하의 제1 급속열처리를 행하는 공정 A와, 상기 피처리 실리콘 웨이퍼를 가열하는 제2 열원에 의한 제2 급속열처리에 의해, 상기 피처리 실리콘 웨이퍼를 1100℃ 이상, 1300℃ 미만의 온도에서 1초 이상, 100초 이하 유지하고, 30℃/sec 이상, 150℃/sec 이하의 강온속도로 강온하는 공정 B를 갖는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법이다. 이에 따라, 벌크에 고밀도의 BMD를 형성할 수 있고, TDDB특성의 양호한 실리콘 단결정 웨이퍼를 제조할 수 있는 실리콘 웨이퍼의 제조방법이 제공된다.

Description

실리콘 웨이퍼의 제조방법
본 발명은, 산화막내압이 높고, 또한 웨이퍼 내부에는 고밀도로 산소석출물을 형성할 수 있는 실리콘 단결정 웨이퍼의 제조방법에 관한 것이다.
반도체 디바이스의 재료가 되는 실리콘 단결정 웨이퍼(이하 실리콘 웨이퍼라고도 함)는, 일반적으로 쵸크랄스키법(Czochralski Method: 이하 CZ법이라고도 함)에 의해 실리콘 단결정을 성장시키고, 얻어진 실리콘 단결정을 절단, 연마 등의 가공공정을 실시함으로써 제작할 수 있다.
이와 같이 CZ법으로 육성된 실리콘 단결정은, 열산화처리(예를 들어 1100℃×2시간)를 받았을 때에 링형상으로 발생하는 OSF(Oxidation induced Stacking Fault)라 불리는 산화유기적층결함을 발생시키는 경우가 있다. OSF 이외에도 결정육성시에 형성되고, 디바이스 성능에 악영향을 미치는 미세결함(이하, Grown-in결함이라고 함)이 존재하는 것이 명백해졌다.
이에, 최근 이들의 결함을 가능한 한 줄인 웨이퍼를 얻기 위한 단결정의 제조방법이 개시되어 있다(예를 들어, 특허문헌 1 참조).
도 4는 특허문헌 1에 개시되어 있는 방법에 의해 단결정 육성시의 인상속도를 V(mm/min)로 하고, 실리콘 융점으로부터 1350℃까지의 온도범위에 있어서의 인상축 방향의 결정 내 온도구배의 평균값을 G(℃/mm)로 할 때, V/G를 변화시켜 단결정을 육성한 경우의 인상속도와 결함발생분포의 관계를 나타내고 있다.
일반적으로, 단결정 내의 온도분포G는 CZ로 내의 구조(이하 핫존이라고 함)에 의존하고 있고, 인상속도를 바꾸어도 그 분포는 거의 바뀌지 않는 것이 알려져 있다. 이에 따라, 동일구조의 CZ로의 경우는 V/G는 인상속도의 변화에만 대응하게 된다. 즉 V와 V/G는 근사적으로는 정비례의 관계가 있다. 따라서, 도 4의 종축에는 인상속도(V)를 이용하고 있다.
V가 비교적 고속인 영역에서는 베이컨시(Vacancy: 이하 Va라고 함)라 불리는 공공형 점결함이 집합한 COP(Crystal Originated Particle)나 FPD(Flow Pattern Defect)라 불리는 공공형의 Grown-in결함이 결정직경 전역에 존재하고, V-Rich영역이라 불리고 있다.
그리고, 약간 V가 느려지면, 결정의 주변으로부터 OSF가 링형상으로 발생하고, V가 저하됨에 따라 OSF는 중심을 향하여 쉬링크되어, 결국에는 결정중심에서 OSF는 소멸된다.
더욱 V를 느리게 하면, Va나 인터스티셜 실리콘(Interstitial Silicon: 이하 I라고 함)이라 불리는 격자간형의 점결함의 과부족이 적은 뉴트럴(Neutral: 이하 N이라고 함)영역이 존재한다. 이 N영역은 Va나 I의 치우침은 있으나 포화농도 이하이므로, 결함으로는 존재하지 않거나, 혹은 현재의 결함검출방법으로는 결함의 존재가 보이지 않는 것이 판명되었다. 이 N영역은 Va가 우세한 Nv영역과 I가 우세한 Ni영역으로 분별된다.
나아가 V를 늦추면 I가 과포화가 되고, 그 결과 I가 집합한 전위루프라고 생각되는 L/D(Large Dislocation: 격자간 전위루프의 약어, LSEPD, LEPD 등)의 결함이 저밀도로 존재하고, I-Rich영역이라 불리고 있다.
V-Rich영역, OSF영역, I-Rich영역에 존재하는 Grown-in결함이 웨이퍼 표면에 출현하면 디바이스의 MOS(Metal Oxide Semiconductor)구조를 형성한 경우에 산화막의 내압을 저하시키는 등, 디바이스 특성에 악영향을 미치므로 웨이퍼 표층에는 이러한 결함이 존재하지 않는 것이 요구되고 있다.
그런데, 실리콘 웨이퍼에는 통상 7~10×1017atoms/cm3(JEITA: 전자정보기술산업협회에 의한 환산계수를 사용) 정도의 산소가 과포화상태로 포함되어 있다. 이 때문에, 실리콘 웨이퍼 중에는 Grown-in의 산소석출핵이 다량으로 존재하고 있으며, 디바이스 프로세스 등에서 열처리가 실시되면, 실리콘 웨이퍼 내의 과포화인 산소가 산소석출물로서 석출되거나, Grown-in의 산소석출핵이 성장하거나 하여 현재화한다. 이러한 산소석출물은 BMD(Bulk Micro Defect)라 불린다.
이 BMD는 디바이스 활성영역 이외의 벌크에 존재하면, 디바이스 프로세스 중에 혼입한 금속불순물을 포획하는 게터링 사이트로서 기능하므로 유효하나, 디바이스 활성영역인 실리콘 웨이퍼 표면에 발생하면, 접합리크 등의 디바이스 특성에 악영향을 미치는 것이 알려져 있다. 이에 따라, 실리콘 웨이퍼의 제조에 있어서는, 웨이퍼의 벌크 중에 BMD를 형성함과 함께, 디바이스 활성영역인 웨이퍼 표면 근방은 BMD나 Grown-in결함이 존재하지 않는 무결함영역(Denuded Zone; 이하 DZ층이라고도 함)을 갖는 웨이퍼가 요구되고 있다.
최근 이들 요구에 대하여, Va나 I의 응집체가 존재하지 않는 N영역의 단결정으로부터 잘라내고, 전면 N영역으로 이루어진 실리콘 웨이퍼를 RTA처리(Rapid Thermal Annealing: 급속가열·급속냉각열처리)하는 방법이 특허문헌 1에서는 제안되어 있다. 또한, RTA처리는 RTP처리(Rapid Thermal Process)라고도 한다. 이 RTA처리란, 실리콘 웨이퍼에 N2 또는 NH3 등의 질화물 형성분위기, 혹은 이들의 가스와 Ar, H2 등의 질화물 비형성분위기와의 혼합가스분위기 중에서, 예를 들어 50℃/sec와 같은 승온속도로 실온으로부터 급속승온하고, 1200℃ 전후의 온도에서 수십초 정도 가열유지한 후, 예를 들어 50℃/sec와 같은 강온속도로 급속하게 냉각하는 것을 특징으로 하는 열처리방법이다.
RTA처리 후에 산소석출 열처리를 행함으로써, BMD가 형성되는 메커니즘에 대해서는, 특허문헌 1이나 특허문헌 2에 상세히 기술되어 있다.
여기서, BMD형성 메커니즘에 대하여 간단히 설명한다.
우선, RTA처리에서는, 예를 들어 N2분위기 중에서 1200℃라는 고온유지 중에 웨이퍼 표면으로부터 Va의 주입이 일어나고, 1200℃ 내지 700℃의 온도범위를 예를 들어 5℃/sec라는 강온속도로 냉각하는 동안에 Va의 확산에 의한 재분포와 I의 소멸이 일어난다. 그 결과, 벌크 중에는 Va가 불균일하게 분포된 상태가 된다.
이러한 상태의 웨이퍼를 예를 들어 800℃에서 열처리하면 높은 Va농도의 영역에서는 산소가 급속히 클러스터화되나, 낮은 Va농도의 영역에서는 산소의 클러스터화가 발생하지 않는다.
이 상태에서, 이어서 예를 들어 1000℃에서 일정시간 열처리하면, 클러스터화된 산소가 성장하여 BMD가 형성된다. 이와 같이 RTA처리 후의 실리콘 웨이퍼에 산소석출 열처리가 실시되면, RTA처리로 형성된 Va의 농도 프로파일에 따라서, 웨이퍼 깊이방향으로 분포를 갖는 BMD를 형성하게 된다.
따라서, RTA처리의 분위기나 최고온도, 유지시간 등의 조건을 제어하여 행함으로써, 실리콘 웨이퍼에 원하는 Va농도 프로파일을 형성하고, 그 후 얻어진 실리콘 웨이퍼에 산소석출 열처리를 행함으로써, 원하는 깊이방향의 BMD프로파일을 갖는 실리콘 웨이퍼를 제조한다.
또한, 특허문헌 3에는, 산소가스분위기 중에서 RTA처리하면 표면에 산화막이 형성되고, 산화막 계면으로부터 I가 주입되므로 BMD형성이 억제되는 것이 개시되어 있다. 이와 같이, RTA처리는 분위기가스, 최고유지온도 등의 조건에 의해, BMD형성을 촉진하는 것도, 반대로 억제하는 것도 가능하다. 이러한 RTA처리는 매우 단시간 어닐하므로, 산소의 외방확산이 거의 발생하지 않아, 표층에서의 산소농도의 저하는 무시할 수 있는 정도이다.
특허문헌 1의 경우는, 재료가 되는 실리콘 웨이퍼 중에 Grown-in결함이 존재하지 않으므로, RTA처리해도 문제없는 듯이 생각되나, 전면이 N영역인 실리콘 웨이퍼를 준비하고 RTA처리를 행한 후, 산화막의 장기 신뢰성을 나타내는 경시파괴특성인 TDDB(Time Dependent Dielectric Breakdown)특성을 측정하면, 실리콘 웨이퍼의 Nv영역에 있어서 산화막 신뢰성 중 하나인 TZDB(Time Zero Dielectric Breakdown)특성은 거의 저하되지 않으나, TDDB특성이 저하되는 경우가 있다는 문제가 있었다.
또한, 전면 N영역으로 이루어진 실리콘 웨이퍼에 1300℃ 이상의 고온 RTA처리를 실시하는 방법이 특허문헌 4에 제안되어 있다. 이 방법에서는, 온도가 높으므로 TDDB특성의 열화요인이 되는 큰 사이즈의 산소석출물을 용해시킬 수 있고, 양호한 TDDB특성을 얻을 수 있다. 또한, Va의 확산에 수반된 BMD프로파일을 갖는 실리콘 웨이퍼를 제조할 수 있다. 그러나, RTA처리장치내의 웨이퍼를 지지하기 위한 핀과 실리콘 웨이퍼의 온도차가 크므로 핀부의 주위에 강한 응력이 발생하고, 슬립이 발생하는 경우가 있다는 문제가 있었다.
또한, 특허문헌 5에는, 표층에 DZ층을 형성하는 다른 방법이 개시되어 있다. 이는, 광펄스를 웨이퍼 표면으로부터 1-5초 정도 조사하여 표면을 1000℃ 정도로 가열하고, 웨이퍼 이면은 히트싱크에 고정하여 900℃ 미만의 온도로 유지함으로써, 웨이퍼 표면으로부터 이면을 향하여 온도분포를 감소시키고, 표면부근에 DZ층을 형성하는 방법이다. 그러나, 이러한 방법에서는, 웨이퍼의 이면을 히트싱크와 접촉시킬 필요가 있으므로, 접촉부분에서 흠집이나 오염이 발생하기 쉽고, 히트싱크의 부재로부터의 오염을 입을 가능성이 있다는 문제가 있었다.
일본특허공개 2001-203210호 공보 일본특허공표 2001-503009호 공보 일본특허공개 2003-297839호 공보 일본특허공개 2012-175023호 공보 일본특허공표 2001-517871호 공보
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 산소석출 열처리 등에 의해 웨이퍼의 벌크영역에는 고밀도로 BMD를 형성하고 높은 게터링특성을 부여함과 동시에, 웨이퍼 표층에 있어서만 단결정 육성단계에서 형성된 Grown-in결함이나 산소석출핵을 소멸시킴으로써, TDDB특성이 양호한 실리콘 단결정 웨이퍼를 제조할 수 있는 실리콘 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에서는, 피처리 실리콘 웨이퍼에 열처리를 실시함으로써, 표층에 무결함영역을 갖는 실리콘 웨이퍼를 제조하는 방법으로서,
상기 피처리 실리콘 웨이퍼를 상방으로부터 가열하는 제1 열원에 의해, 상기 피처리 실리콘 웨이퍼의 상측의 표층에만 1300℃ 이상, 실리콘 융점 이하의 온도에서, 0.01msec 이상, 100msec 이하의 제1 급속열처리를 행하는 공정 A와, 상기 피처리 실리콘 웨이퍼를 가열하는 제2 열원에 의한 제2 급속열처리에 의해, 상기 피처리 실리콘 웨이퍼를 1100℃ 이상, 1300℃ 미만의 온도에서 1초 이상, 100초 이하 유지하고, 30℃/sec 이상, 150℃/sec 이하의 강온속도로 강온하는 공정 B를 갖는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법을 제공한다.
이러한 제조방법이면, 제1 열원에 의한 공정 A에 의해 표층만의 Grown-in결함 및 산소석출핵을 용해시켜 양호한 TDDB특성을 실현함과 동시에, 제2 열원에 의한 공정 B에 의해 벌크 중에 공공을 동결시킬 수 있다. 이에 따라, 산소석출 열처리 등에 의해, 벌크영역에 고밀도로 BMD를 형성할 수 있다.
또한, 상기 공정 B의 도중에 상기 공정 A를 행하고, 또한, 상기 공정 B에 있어서는 상기 제2 열원에 의해 상기 피처리 실리콘 웨이퍼를 하방으로부터 가열할 수 있다.
이러한 제조방법이면, 웨이퍼의 급속열처리에 사용하는 장치를 1개로 할 수 있어 간편하다. 또한, 공정 B에 의해 웨이퍼가 가열 유지되는 중에, 공정 A를 행하므로, 이 공정 A에서 표층을 보다 확실히 1300℃ 이상으로 가열할 수 있다.
한편, 상기 공정 A 및 상기 공정 B를 각각 행할 수도 있다.
이러한 제조방법이면, 공정 A와 공정 B에서 가열분위기를 바꿀 수 있다.
또한, 상기 제1 열원으로서 크세논램프를 이용하는 것이 바람직하다.
제1 열원으로서 이러한 열원을 이용함으로써, 1300℃ 이상의 고온에, 보다 용이하게 급속하게 가열할 수 있고, 또한, 웨이퍼 표층의 면내방향을 균일하게 가열할 수 있다.
또한, 상기 제2 열원으로서 할로겐램프를 이용하는 것이 바람직하다.
제2 열원으로서 이러한 열원을 이용함으로써, 제2 급속열처리를 용이하게 행할 수 있다.
또한, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 산소농도가 7ppma 이상 20ppma 이하인 실리콘 단결정 잉곳으로부터 잘라낸 것으로 하는 것이 바람직하다.
이러한 피처리 실리콘 웨이퍼이면, 산소석출핵의 양이 너무 많거나, 사이즈가 너무 크지 않고, 보다 확실히 표층의 산소석출핵을 소멸시킬 수 있다. 또한, 제1 급속열처리 및 제2 급속열처리에 의해 DZ층이 형성된 후, 디바이스 공정의 열처리로 산소가 용이하게 재석출되고, 앞서 형성한 DZ층에 새롭게 BMD가 발생하는 것을 효과적으로 방지할 수 있다. 한편, 벌크영역에 있어서, 충분히 산소석출핵을 성장시켜 게터링 기능을 갖는 BMD를 형성하는 것이 가능하다.
또한, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 질소농도가 1×1011~1×1015atoms/cm3인 실리콘 단결정 잉곳으로부터 잘라낸 것으로 하는 것이 바람직하다.
이러한 피처리 실리콘 웨이퍼이면, Grown-in결함의 사이즈를 줄일 수 있고, 이에 따라 질소도프하지 않은 경우보다 보다 확실히 표층영역의 결함을 소멸시켜 높은 산화막내압을 얻는 것이 가능하다. 또한, 질소의 함유에 의해, 웨이퍼 강도를 늘릴 수 있고, 열처리시의 슬립발생을 호적하게 방지할 수 있다. 더 나아가, BMD형성이 촉진되는 점에서, BMD의 제어범위를 늘릴 수 있다.
또한, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 탄소농도가 1×1016~1×1017atoms/cm3인 실리콘 단결정 잉곳으로부터 잘라낸 것으로 하는 것이 바람직하다.
이러한 피처리 실리콘 웨이퍼이면, 표층만의 열처리인 제1 급속열처리, 및 제2 급속열처리 후, 디바이스 공정에서의 열처리로, 보다 벌크영역에서 BMD가 형성되기 쉽고, 게터링 능력이 보다 높은 디바이스를 형성하는 것이 가능하다. 더 나아가 슬립의 발생을 효과적으로 억제할 수 있다.
또한, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 반경방향 전면이 N영역인 실리콘 단결정 잉곳으로부터 잘라낸 것으로 하는 것이 바람직하다.
이러한 실리콘 웨이퍼에는, COP나 OSF핵과 같은 Grown-in결함은 존재하지 않고, 그 Grown-in결함보다 저온/단시간에 소멸시킬 수 있는 산소석출핵만이 존재하므로, 양호한 TDDB특성을 얻을 수 있다.
본 발명의 실리콘 웨이퍼의 제조방법이면, 산화막내압이 높은 것이며, 또한, 산소석출 열처리 등에 의해, 벌크 중에 고밀도의 BMD를 형성할 수 있는 실리콘 단결정 웨이퍼를 제조할 수 있다. 또한, 본 발명에서는, 예를 들어 상기 서술한 종래법과 같이, 가열시에 이면을 히트싱크에 접촉시킬 필요는 없고, 오염이나 흠집이 적고, 디바이스 특성이 보다 높은 것을 제공하는 것이 가능해진다.
도 1은 본 발명의 실리콘 웨이퍼의 제조방법의 순서의 일례를 나타낸 플로우차트이다.
도 2는 본 발명의 실리콘 웨이퍼의 제조방법에 사용할 수 있는 단결정 인상장치의 일례를 나타낸 개략도이다.
도 3은 본 발명의 실리콘 웨이퍼의 제조방법에 사용할 수 있는 열처리장치의 일례를 나타낸 개략도이다.
도 4는 인상속도에 대한 결정결함의 변화의 모습을 설명하는 설명도이다.
도 5는 실시예와 비교예 1, 2에 있어서의 TDDB의 측정결과이며, (a)는 실시예, (b)는 비교예 1, (c)는 비교예 2의 측정결과이다.
이하, 본 발명을 보다 상세히 설명한다.
상기와 같이, 실리콘 웨이퍼의 제조에 있어서는, 웨이퍼의 벌크영역에 게터링 사이트가 되는 BMD를 형성함과 함께, 산화막내압을 높일 필요가 있다.
산화막내압이 좋고, 높은 BMD밀도를 갖는 실리콘 웨이퍼를 얻기 위하여, 종래의 방법으로서, 예를 들어 고온RTA처리에 의한 방법을 들 수 있다. 예를 들어 특허문헌 4에 개시되어 있는 방법에 의해, 1300℃ 이상의 고온RTA처리를 실시하는 방법이 고려된다. 이 방법의 경우는, 산화막내압을 열화시키는 요인이 되는 큰 사이즈의 산소석출물을 용해시킬 수 있으므로, 양호한 산화막내압을 얻을 수 있다. 또한, Va의 주입에 의해 높은 밀도로 BMD를 형성할 수 있다.
그러나, 본 발명자들이 예의 검토한 결과, 특허문헌 4에 개시되어 있는 방법으로는, RTA처리의 온도가 높으므로 슬립이 발생하는 경우가 있는 것을 발견하였다. 더욱 예의 검토한 결과, 1200℃ 이하의 RTA처리에서는 슬립은 발생하지 않으나 높은 산화막내압은 얻어지지 않는 것을 발견하였다.
본 발명자들은, 이상과 같은 문제에 대하여 검토를 거듭한 결과, 상이한 2종류의 급속열처리를 행하는, 특히, 표층과 벌크를 상이한 온도에서 가열함으로써, 이들 문제를 해결할 수 있다고 생각하고, 본 발명을 완성시켰다.
이하, 본 발명의 실리콘 웨이퍼의 제조방법에 대하여, 도면을 참조하면서 상세히 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.
도 1에, 본 발명의 실리콘 웨이퍼의 제조방법의 실시순서의 일례를 플로우차트로 하여 나타낸다.
우선, 실시순서의 전체의 흐름에 대하여 서술한다. 우선, 피처리 실리콘 웨이퍼의 준비를 행한다. 여기서 준비하는 실리콘 웨이퍼는 특별히 한정되는 것은 아니나, 본 발명의 제조방법에 의해 원하는 품질의 실리콘 웨이퍼가 얻어지기 쉽도록, 미리 처리하는 실리콘 웨이퍼의 품질을 결정해 둘 수 있다.
상기와 같이, 피처리 실리콘 웨이퍼를 원하는 품질(BMD나 Grown-in결함 등)이 되도록 하는 방법으로는, 예를 들어, 피처리 실리콘 웨이퍼의 기초가 되는 실리콘 단결정 잉곳을 쵸크랄스키법에 의해 인상할 때의 각 조건을 조절하는 것을 들 수 있다.
이어서, 도 1에 나타낸 바와 같이, 이 얻어진 피처리 실리콘 웨이퍼에 대하여, 열처리를 실시함으로써, 표층에 무결함영역을 갖고, 또한, 게터링능력을 부여할 수 있는 실리콘 웨이퍼를 제조한다. 본 발명의 실리콘 웨이퍼의 제조방법에서는, 적어도, 이하에 나타낸 공정 A 및 공정 B를 행한다. 공정 A는, 피처리 실리콘 웨이퍼를 상방으로부터 가열하는 제1 열원에 의해, 피처리 실리콘 웨이퍼의 상측의 표층에만 1300℃ 이상, 실리콘 융점 이하의 온도에서, 0.01msec 이상, 100msec 이하의 제1 급속열처리를 행하는 공정이다. 공정 B는, 피처리 실리콘 웨이퍼를 가열하는 제2 열원에 의한 제2 급속열처리에 의해, 피처리 실리콘 웨이퍼를 1100℃ 이상, 1300℃ 미만의 온도에서 1초 이상, 100초 이하 유지하고, 30℃/sec 이상, 150℃/sec 이하의 강온속도로 강온하는 공정이다. 이러한 공정 A 및 공정 B를 행함으로써, 피처리 실리콘 웨이퍼의 표층을 무결함화할 수 있다. 따라서, 본 발명이면, 산화막내압이 높고, 벌크 중에 고밀도의 BMD를 형성할 수 있는 실리콘 웨이퍼를 제조할 수 있다.
상기의 공정 A는 공정 B의 도중에 행할 수 있다. 예를 들어, 공정 A는 공정 B에 있어서의 상기 온도에서의 유지 중에 행할 수 있다. 이와 같이 하면, 보다 확실히 공정 A에서 1300℃ 이상으로 표층을 가열할 수 있다. 이 경우, 공정 B에 있어서는 제2 열원에 의해 피처리 실리콘 웨이퍼를 하방으로부터 가열한다.
또한, 이들 공정 A 및 공정 B는 각각 행할 수도 있다. 이 경우, 공정 A와 공정 B의 순번은 특별히 한정되지 않는다.
여기서, 피처리 실리콘 웨이퍼를 잘라낸 실리콘 단결정을 제조할 수 있는 장치 및 피처리 실리콘 웨이퍼에 열처리를 실시할 수 있는 장치에 대하여, 각각 예를 들어 설명한다.
도 2는 본 발명의 실리콘 웨이퍼의 제조방법에 사용할 수 있는 단결정 인상장치의 일례를 나타낸 개략도이다. 쵸크랄스키법에 의해 실리콘 단결정을 인상함에 있어서는, 예를 들어 도 2와 같은 단결정 인상장치를 사용할 수 있다. 도 2에 나타낸 바와 같이, 이 단결정 인상장치(1)는, 인상실(2)과, 인상실(2) 중에 마련된 도가니(3)와, 도가니(3)의 주위에 배치된 히터(4)와, 도가니(3)를 회전시키는 도가니 유지축(5) 및 그 회전기구(도시하지 않음)와, 실리콘의 종결정(6)을 유지하는 시드척(7)과, 시드척(7)을 인상하는 와이어(8)와, 와이어(8)를 회전 또는 권취하는 권취기구(도시하지 않음)를 구비하여 구성되어 있다. 또한, 히터(4)의 외측주위에는 단열재(9)가 배치되어 있다. 실리콘 단결정(10)은, 원료의 실리콘 융액(11)으로부터 와이어(8)에 의해 인상되어 있다.
이어서, 상기와 같은 단결정 인상장치(1)에 의해 인상된 실리콘 단결정(10)을 잘라낸 실리콘 웨이퍼에 열처리를 실시하기 위한 장치에 대하여 서술한다. 도 3은 본 발명의 실리콘 웨이퍼의 제조방법에 사용할 수 있는 열처리장치의 일례를 나타낸 개략도이다. 도 3에 나타낸 열처리장치(이하 FLA장치라고도 함)는, 석영으로 이루어진 챔버(12)를 갖고, 이 챔버(12) 내에서 실리콘 웨이퍼(19)를 열처리하도록 되어 있다.
또한, 도 3에 나타낸 FLA장치에 있어서, 제1 급속열처리는, 챔버 상부에 배치되는 Xe플래시램프(크세논램프)(13)에 의해 행한다. 제2 급속열처리는, 챔버 하부에 배치되는 할로겐램프(14)에 의해 행한다. 이 경우, 제1 급속열처리는 매우 단시간의 플래시램프어닐(FLA: 급속 승강온 열처리)이다. 따라서, 도 3에 나타낸 FLA장치이면, 제2 급속열처리 중(특히, RTA의 고온유지 중)에 제1 급속열처리인 FLA를 행할 수 있다. 또한, 제1 열원, 제2 열원, 제1 급속열처리 및 제2 급속열처리는 이들로 한정되지 않고, 각각 행할 수도 있다.
오토셔터(15)에는, 게이트밸브에 의해 개폐 가능하게 구성되는 도시하지 않은 웨이퍼 삽입구가 마련되어 있다. 그리고, 실리콘 웨이퍼(19)는 석영트레이(16)에 형성된 지지부(17) 상에 배치된다. 또한, 챔버(12)에는 도시하지 않은 온도측정용 특수창이 마련되어 있고, 챔버(12)의 외부에 설치된 파이로미터(18)에 의해, 그 특수창을 통하여 실리콘 웨이퍼(19)의 온도를 측정할 수 있다. 이와 같이, 상기의 단결정 인상장치, 열처리장치는 모두 종래와 동일한 것으로 할 수 있으며, 특별히 그 구성은 한정되는 것은 아니다.
이하, 도 1의 플로우차트의 각 공정에 대하여 더욱 상술한다. 상기 서술한 바와 같이, 우선, 피처리 실리콘 웨이퍼의 준비를 한다. 본 발명의 제조방법에 있어서의 제1 급속열처리에서는, 후술하는 바와 같이, 이 피처리 실리콘 웨이퍼의 상측의 표층만을 가열하여 Grown-in결함을 소거하므로, 저온, 단시간에 결함을 소거할 수 있도록, 피처리 실리콘 웨이퍼의 준비단계에 있어서, 그 품질을 결정해두면 좋다.
예를 들어, 도 2에 나타낸 단결정 인상장치(1)를 이용하여 실리콘 단결정을 인상할 때, 인상속도(V)를 변화시킴으로써 V/G를 조정하여(핫존의 변경에 의해 G를 변경함으로써 V/G를 조정할 수도 있음), 인상하는 단결정을 반경방향 전면이 N영역인 단결정으로 하는 것이 가능하다. 당연히, 이들로부터 잘라낸 실리콘 웨이퍼는, 반경방향 전면이 N영역이 되고, Grown-in결함이 존재하지 않는 것으로 할 수 있다.
이 N영역의 실리콘 웨이퍼에는 산소석출핵만이 존재하게 되고, 이는 비교적 저온의 열처리로 소멸시킬 수 있으므로, DZ층의 형성에 요하는 비용이나 처리시간을 한층 저감할 수 있다. 이는, 오염의 저감이나 슬립발생의 억제에도 효과적이다.
여기서, 이 실리콘 단결정 중의 산소농도를 7ppma 이상 20ppma 이하로 하는 것이 바람직하다. 이와 같이, 산소농도가 7ppma 이상이면, 단결정 및 이로부터 잘라낸 실리콘 웨이퍼 중에 Grown-in의 산소석출핵이 적당히 존재하고 있으므로, 디바이스 공정에 있어서의 열처리로 산소석출핵이 성장하여 BMD가 형성되고, 게터링기능을 구비할 수 있다.
그리고, 산소농도가 20ppma 이하이므로, 결정육성시에 형성된 Grown-in결함이나 산소석출핵의 사이즈가 필요 이상으로 커지는 경우도 없고, 보다 확실히 표층의 산소석출핵을 소멸시킬 수 있다. 또한, 원래의 산소의 과포화도가 지나치게 큰 경우도 없으므로, 제1 급속열처리에 의해 표층의 산소석출핵을 소멸시키면, 디바이스 공정에서 열처리를 실시해도, 산소가 재석출하여 표면에 BMD가 출현하는 것을 효과적으로 방지할 수 있다.
이와 같이, 산소농도는 통상의 디바이스 열처리에서는 새로운 산소석출핵이 형성되지 않는 상기 범위가 바람직하다. 보다 바람직하게는 15ppma 이하이면 된다.
또한, 질소농도가 1×1011~1×1015atoms/cm3인 실리콘 단결정으로 하는 것이 바람직하다. 이와 같이, 질소를 상기의 농도로 함유시킴으로써, Grown-in결함의 사이즈를 작게 할 수 있으므로, 질소논도프의 경우보다도 더 확실히 표층의 결함을 소멸시킬 수 있으므로 유효하다. 또한, 질소를 함유시킴으로써, BMD형성이 촉진되는 점이나 웨이퍼의 기계적 강도가 강해지는 것도 알려져 있고, 열처리시의 슬립발생을 억제할 수 있음과 함께 벌크 중의 BMD의 제어범위를 늘릴 수 있다는 이점도 있다.
그리고, 탄소농도가 1×1016~1×1017atoms/cm3인 실리콘 단결정으로 하는 것이 바람직하다. 이와 같이, 탄소를 상기의 농도로 함유시키면, 디바이스 공정의 열처리로 보다 BMD가 형성되기 쉬워지는 것이 알려져 있어 유리하다. 또한 산소가 슬립 등의 전위를 고착할 때에 탄소가 촉매로서 작용하여, 슬립을 억제할 수 있다.
또한, 이들 농도의 조정은 종래와 동일한 방법을 이용하여 행할 수 있다. 예를 들어 질소농도이면, 쵸크랄스키법에 있어서 질소도프된 실리콘 웨이퍼 등을 도가니내의 원료에 투입하여 그 농도를 조정할 수 있다.
또한, 상기 서술한 바와 같이, 반경방향 전면이 N영역인 실리콘 단결정으로 하는 것이 바람직하다. 이러한 N영역 단결정 잉곳으로부터 잘라낸 실리콘 웨이퍼에는, COP나 OSF핵과 같은 Grown-in결함은 존재하지 않고, 그 Grown-in결함보다 저온에서 소멸시킬 수 있는 산소석출핵만이 존재한다. 이에 따라, 표층을 무결함화시키는 본 발명에 있어서, 열처리의 비용을 저감하는데 효과적이다. 또한, 보다 저온에서 처리할 수 있으므로 오염의 저감이나 슬립의 면에서도 유리하다.
이와 같이 하여 Grown-in결함이나 산소농도 등을 조정하여 인상된 실리콘 단결정을 잘라내고, 이것을 피처리 실리콘 웨이퍼로서 이용할 수 있다.
이어서, 이와 같이 하여 얻어진 피처리 실리콘 웨이퍼에 공정 A 및 공정 B를 포함하는 열처리를 실시한다. 공정(A, B)은 급속열처리이다. 공정 A 및 공정 B에 있어서의 급속열처리조건은 상기 서술한 바와 같으나, 이하, 더욱 상술한다. 공정 A를 행함으로써, TDDB특성의 열화요인이 되는 큰 사이즈의 산소석출물을 용해시킬 수 있다. 이때, 1300℃ 이상이 되는 가열시간이 매우 짧으므로, 이면측(웨이퍼의 하측)의 온도상승이 적어, 슬립의 발생을 억제할 수 있다. 상기 서술한 조건으로 공정 B를 행함으로써, 웨이퍼의 벌크 중에 공공을 동결할 수 있고, 그 결과 높은 BMD밀도를 얻을 수 있다.
이때, 제1 열원을 갖는 장치와 제2 열원을 갖는 장치를 각각 준비함으로써, 공정 A 및 공정 B를 각각 행할 수 있다. 이 경우, 공정 A와 공정 B에서 가열분위기를 바꿀 수 있다. 또한, 제1 열원 및 제2 열원을 갖는 장치, 예를 들어 도 3에 나타낸 FLA장치를 준비함으로써, 공정 B의 도중에 공정 A를 행할 수 있다. 이 경우, 웨이퍼의 제조에 사용하는 장치를 1개로 할 수 있다.
이때 제1 열원으로는, 레이저어닐장치 등을 이용할 수도 있으나, 크세논 등의 희가스를 봉입한 플래시램프, 특히 Xe플래시램프를 이용하는 것이 바람직하다. 이 경우, 후술하는 바와 같은 1300℃ 이상의 온도로 보다 용이하게 가열할 수 있고, 웨이퍼의 면내방향의 전체를 균일하게 가열할 수 있다.
또한, 제2 열원으로는, 할로겐램프를 이용할 수 있다. 이에 따라, 제2 급속열처리를 용이하게 행할 수 있다.
여기서, 제1 열원에 의한 가열온도(특히, 가열에 있어서의 최고온도)는, 1300℃ 이상, 실리콘의 융점(1412℃) 이하로 설정한다. 제1 열원의 가열온도가 1300℃ 미만인 경우, 표층의 Grown-in결함 및 산소석출핵을 충분히 용해시킬 수 없다. 제1 열원의 가열온도가 실리콘의 융점을 초과하면, 피처리 실리콘 웨이퍼가 변형될 우려가 있다.
또한, 제1 열원에 의한 가열시간(플래시램프어닐의 공정 A에 있어서의 전체조사시간)은, 0.01msec 이상, 100msec 이하로 설정한다. 제1 열원의 가열시간이 0.01msec 미만인 경우, 웨이퍼 상측(표측)의 표층의 Grown-in결함 및 산소석출핵을 충분히 용해시킬 수 없다. 또한, 제1 열원의 가열시간이 100msec를 초과하면, 슬립이 발생할 우려가 있다. 또한, 제1 열원의 가열시간은, 웨이퍼 이면의 승온을 피하기 위하여, 특히 20msec 이하로 하는 것이 바람직하다.
또한, 제2 열원에 의한 가열온도는, 1100℃ 이상, 1300℃ 미만으로 설정한다. 제2 열원에 의한 가열온도가 1100℃ 미만이면, Va를 주입할 수 없고 BMD밀도를 열처리전보다 높일 수 없게 된다. 또한, 제2 열원에 의한 가열온도가 1300℃ 이상이면, 웨이퍼에 슬립이 들어간다. 또한, 제2 열원의 가열온도는, BMD를 고밀도로 형성하기 위하여, 특히 1150℃ 이상으로 하는 것이 바람직하다.
제2 열원에 의한 가열시간은, 1초 이상, 100초 이하로 설정한다. 제2 열원의 가열시간이 1초 미만인 경우, 잉곳의 인상단계에서 형성된 산소석출핵을 성장시킬 수 없다. 제2 열원의 가열시간이 100초를 초과하면 생산성이 저하된다.
제2 급속열처리에 있어서의 강온속도는, 30℃/sec 이상, 150℃/sec 이하로 설정한다. 급속강온을 행할 때의 강온속도가 30℃/sec 미만인 경우, 웨이퍼 중에 공공을 동결시킬 수 없고, 높은 밀도로 BMD를 형성할 수 없다. 또한, 강온속도가 150℃/sec보다 빠른 경우에는, 급속냉각에 의해 슬립이 발생하는 경우가 있다.
또한, 제2 급속열처리에 있어서의 승온속도는, 예를 들어, 30℃/sec 이상, 70℃/sec 이하로 할 수 있다.
상기의 조건으로 열처리를 행함으로써, TDDB 양품률이 예를 들어 90% 이상이고, 또한 디바이스열처리 등으로 고밀도의 BMD를 형성할 수 있는 웨이퍼를 얻을 수 있다.
또한, 제1 급속열처리 및 제2 급속열처리를, 아르곤, 수소, 헬륨 혹은 이들 혼합가스의 비산화성 분위기 중에서 행할 수 있다. 이와 같이 제1 급속열처리(표층영역의 열처리) 및 제2 급속열처리를 비산화성 분위기 중에서 행하는 경우, 표면의 산소의 평형농도가 산화성 분위기보다 낮으므로, 산소의 외방확산이 효율적으로 이루어진다. 이 결과, 표면근방의 산소농도를 낮출 수 있고, 보다 빠르게 고용한 이하가 되기 때문에 산소석출핵이나 Grown-in결함이 더욱 소멸하기 쉬워지므로, 특히 극표층에서의 품질의 향상을 도모할 수 있다. 또한, 제1 급속열처리 및 제2 급속열처리에 있어서의 열처리 분위기가 수소인 경우는, 그 환원작용에 의해, 더욱 산소석출물에 기인하는 결함을 용해하기 쉬워지므로, 보다 표면의 품질향상을 도모할 수 있다.
또한, 제1 급속열처리 및 제2 급속열처리를, 질소, 암모니아를 포함하는 질화막 형성분위기 중에서 행할 수 있다. 이와 같이, 제1 급속열처리 및 제2 급속열처리를 질화막 형성분위기 중에서 행하는 경우, 특허문헌 2에 기재되어 있는 바와 같이, 웨이퍼 내부에 공공이 효율 좋게 주입되고, 주입된 공공이 산소석출을 촉진하는 것이 알려져 있다. 이와 같이 공공주입에 의해 산소석출이 촉진됨과 동시에, 더 나아가 가열 중의 Grown-in 산소석출핵의 소멸이 억제된다. 즉, 이러한 질화막 형성분위기가 아니라, 공공주입을 수반하지 않는 분위기에서 가열한 경우와 비교했을 때, DZ층의 폭이 필요 이상으로 넓어지는 것을 방지하고, 좁게 할 수 있다. DZ층이 좁고, BMD를 갖는 벌크가 디바이스영역에 가까워지면, 디바이스 프로세스 중에 혼입한 금속불순물이 게터링 사이트인 BMD에 도달하기까지의 확산거리가 짧아지고, 효율 좋게 금속불순물을 게터링할 수 있다.
한편, 제1 급속열처리 및 제2 급속열처리를, 산소를 포함하는 산화분위기 중에서 행할 수 있다. 이와 같이, 제1 급속열처리 및 제2 급속열처리를 산화분위기 중에서 행하는 경우, 인터스티셜 Si(I)가 주입되고, 산소석출핵은 보다 용해되기 쉬워지므로, DZ층의 폭을 넓히는 것이 가능해진다. 혹은, 보다 저온/단시간의 열처리로 DZ층을 형성하는 것이 가능해진다.
이상과 같이, 본 발명의 실리콘 웨이퍼의 제조방법에 의해, 종래법으로는 얻지 못했던 실리콘 웨이퍼, 즉 TDDB특성이 좋고, 벌크 중의 BMD밀도가 높은 실리콘 웨이퍼를 얻을 수 있다.
실시예
이하, 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하나, 본 발명은 이 실시예로 한정되는 것이 아니다.
Nv영역과 Ni영역이 혼재된 피처리 실리콘 웨이퍼를 준비하고, 이하에 나타낸 실시예 및 비교예 1, 2를 행하였다.
실리콘 웨이퍼의 도전형, 저항률, 산소농도, 직경, 결정축방위는, 이하와 같다.
도전형: P형
저항률: 17~20Ω·cm
산소농도: 13~14ppma(JEITA)
직경: 300mm
결정축방위: <100>
질소와 탄소의 도프는 행하지 않았다.
(실시예)
도 3에 나타낸 FLA장치를 이용하여 본 발명의 제조방법을 행하였다. 또한, 공정 B의 도중에 공정 A를 행하였다. 구체적으로는, 준비한 웨이퍼를, 도 3에 나타낸 FLA장치를 이용하여 NH3이 3%, Ar이 97%인 혼합분위기에서 할로겐램프에 의해 50℃/sec의 승온속도로 실온으로부터 1175℃까지 급속승온(공정 B에 있어서의 급속승온)하고, 10초간 유지하여 웨이퍼를 예비가열한 상태(공정 B에 있어서의 유지)에서, 2msec간 Xe플래시램프를 조사하고 피처리 실리콘 웨이퍼의 상측의 표층만을 1350℃로 가열하고(공정 A), 예비가열온도로부터 700℃ 이하까지의 강온속도를 50℃/sec로 하여 급속히 냉각(공정 B에 있어서의 급속강온)하였다.
(비교예 1)
실시예와 동일한 방법으로 웨이퍼를 준비하고, 시판의 급속가열·급속냉각장치(RTA장치)를 이용하여 NH3이 3%, Ar이 97%인 혼합분위기에서 50℃/sec의 승온속도로 실온으로부터 1175℃까지 급속승온하고, 10초간 유지 후, 50℃/sec의 강온속도로 급속히 냉각하였다.
(비교예 2)
실시예와 동일한 방법으로 웨이퍼를 준비하고, 도 3에 나타낸 FLA장치를 이용하여 Ar이 100%인 분위기에서 할로겐램프에 의해 30℃/sec의 승온속도로 실온으로부터 1000℃까지 급속승온하고, 20초간 유지하여 웨이퍼를 예비가열한 상태에서, 40msec간 Xe플래시램프를 조사하여 피처리 실리콘 웨이퍼의 상측의 표층만을 1300℃로 가열하고, 예비가열온도로부터 700℃ 이하까지의 강온속도를 30℃/sec로 하여 급속히 냉각하였다.
실시예와 비교예 1, 2의 웨이퍼에 두께 25nm의 게이트산화막을 형성 후, TDDB 특성을 평가하였다.
도 5에 실시예와 비교예 1, 2의 TDDB 측정결과를 나타낸다. 도 5에 있어서, (a)는 실시예, (b)는 비교예 1, (c)는 비교예 2의 측정결과이다. 실시예, 비교예 2에서는 99%의 γ-mode의 양품률이 얻어지고 있으나, 비교예 1의 양품률은 69%가 되어 있다. 이는, 비교예 1의 경우에는 웨이퍼 표층의 가열온도가 낮으므로, TDDB특성을 열화시키는 사이즈가 큰 산소석출물을 용해시킬 수 없었으나, 실시예, 비교예 2에서는 웨이퍼 표층을 충분히 고온으로 가열할 수 있으므로, 산소석출물을 용해할 수 있어, 표층이 무결함이 되었기 때문이다.
실시예와 비교예 1, 2에 있어서의 슬립을 X선 토포그래피에 의해 평가한 결과, 모든 경우에 이면의 온도가 낮으므로, 슬립의 발생은 확인할 수 없었다.
또한, 실시예와 비교예 1, 2의 웨이퍼를 N2분위기 중에서, 800℃에서 4시간 열처리를 행하였다. 그 후, 동일 열처리로 내에서 1000℃까지 10℃/min의 승온속도로 승온시키고, 1000℃ 16시간의 열처리를 실시한 후, 700℃까지 강온하고, 웨이퍼를 취출하였다. 그 후, 약 22°의 각도의 지그에 부착하여 경사면 연마를 행하였다. 그 후 선택에칭을 행하고, 현미경을 이용하여 BMD밀도를 측정하였다. 그 결과, 실시예, 비교예 1에서는 5×109개/cm3의 밀도로 BMD가 충분히 형성되었으나, 비교예 2에서는 5×108개/cm3가 되어, BMD밀도는 실시예, 비교예 1에 비해 작았다. 이는 비교예 2의 예비가열온도가 1000℃로 낮았기 때문으로 생각된다.
이와 같이 실시예에서는, 슬립이 없고, 고밀도인 BMD를 형성할 수 있는 것에 더하여, 양호한 TDDB특성을 갖는 웨이퍼가 제작되고 있다.
또한, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는, 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (9)

  1. 피처리 실리콘 웨이퍼에 열처리를 실시함으로써, 표층에 무결함영역을 갖는 실리콘 웨이퍼를 제조하는 방법으로서,
    상기 피처리 실리콘 웨이퍼를 상방으로부터 가열하는 제1 열원에 의해, 상기 피처리 실리콘 웨이퍼의 상측의 표층에만 1300℃ 이상, 실리콘 융점 이하의 온도에서, 0.01msec 이상, 100msec 이하의 제1 급속열처리를 행하는 공정 A와, 상기 피처리 실리콘 웨이퍼를 가열하는 제2 열원에 의한 제2 급속열처리에 의해, 상기 피처리 실리콘 웨이퍼를 1100℃ 이상, 1300℃ 미만의 온도에서 1초 이상, 100초 이하 유지하고, 30℃/sec 이상, 150℃/sec 이하의 강온속도로 강온하는 공정 B를 가지며,
    상기 공정 B의 도중에 상기 공정 A를 행하고, 또한, 상기 공정 B에 있어서는 상기 제2 열원에 의해 상기 피처리 실리콘 웨이퍼를 하방으로부터 가열하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 열원으로서 크세논램프를 이용하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  5. 제1항에 있어서,
    상기 제2 열원으로서 할로겐램프를 이용하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  6. 제1항에 있어서,
    상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 산소농도가 7ppma 이상 20ppma 이하인 실리콘 단결정 잉곳으로부터 잘라낸 것으로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  7. 제1항에 있어서,
    상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 질소농도가 1×1011~1×1015atoms/cm3인 실리콘 단결정 잉곳으로부터 잘라낸 것으로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  8. 제1항에 있어서,
    상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 탄소농도가 1×1016~1×1017atoms/cm3인 실리콘 단결정 잉곳으로부터 잘라낸 것으로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  9. 제1항에 있어서,
    상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 반경방향 전면이 N영역인 실리콘 단결정 잉곳으로부터 잘라낸 것으로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
KR1020177022568A 2015-02-19 2016-01-07 실리콘 웨이퍼의 제조방법 KR102317547B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015030213A JP6044660B2 (ja) 2015-02-19 2015-02-19 シリコンウェーハの製造方法
JPJP-P-2015-030213 2015-02-19
PCT/JP2016/000050 WO2016132661A1 (ja) 2015-02-19 2016-01-07 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20170117418A KR20170117418A (ko) 2017-10-23
KR102317547B1 true KR102317547B1 (ko) 2021-10-27

Family

ID=56689388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177022568A KR102317547B1 (ko) 2015-02-19 2016-01-07 실리콘 웨이퍼의 제조방법

Country Status (7)

Country Link
US (1) US10297463B2 (ko)
JP (1) JP6044660B2 (ko)
KR (1) KR102317547B1 (ko)
CN (1) CN107210223B (ko)
DE (1) DE112016000465B4 (ko)
TW (1) TWI625789B (ko)
WO (1) WO2016132661A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10632223B2 (en) * 2015-09-29 2020-04-28 Kimberly-Clark Worldwide, Inc. Materials that shrink in one dimension and expand in another dimension
JP6810591B2 (ja) * 2016-12-12 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス シリコン基板の熱処理方法
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
CN109576796A (zh) * 2017-09-29 2019-04-05 胜高股份有限公司 硅外延晶片的制备方法
CN109576795A (zh) * 2017-09-29 2019-04-05 胜高股份有限公司 硅外延晶片的制备方法
JP7057122B2 (ja) 2017-12-22 2022-04-19 グローバルウェーハズ・ジャパン株式会社 金属汚染評価方法
JP6897598B2 (ja) * 2018-02-16 2021-06-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102018203945B4 (de) 2018-03-15 2023-08-10 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
CN110571172A (zh) * 2019-09-06 2019-12-13 大同新成新材料股份有限公司 一种硅晶圆制造方法及制造装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294256A (ja) * 2007-05-25 2008-12-04 Sumco Corp シリコン単結晶ウェーハの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503009B1 (ko) 1968-12-19 1975-01-30
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
MY137778A (en) 1997-04-09 2009-03-31 Memc Electronic Materials Low defect density, ideal oxygen precipitating silicon
US5882989A (en) 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
EP2722423B1 (en) 2009-03-25 2017-01-11 Sumco Corporation Method of manufacturing a silicon wafer
JP5613994B2 (ja) * 2009-04-14 2014-10-29 株式会社Sumco シリコンウェーハおよびその製造方法
JP5578172B2 (ja) * 2009-04-13 2014-08-27 信越半導体株式会社 アニールウエーハの製造方法およびデバイスの製造方法
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP5572569B2 (ja) 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294256A (ja) * 2007-05-25 2008-12-04 Sumco Corp シリコン単結晶ウェーハの製造方法

Also Published As

Publication number Publication date
KR20170117418A (ko) 2017-10-23
JP6044660B2 (ja) 2016-12-14
US20180247830A1 (en) 2018-08-30
WO2016132661A1 (ja) 2016-08-25
CN107210223A (zh) 2017-09-26
DE112016000465T5 (de) 2017-09-28
CN107210223B (zh) 2020-08-21
TWI625789B (zh) 2018-06-01
JP2016152370A (ja) 2016-08-22
TW201639036A (zh) 2016-11-01
US10297463B2 (en) 2019-05-21
DE112016000465B4 (de) 2022-01-27

Similar Documents

Publication Publication Date Title
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
JP5239155B2 (ja) シリコンウエーハの製造方法
US8197594B2 (en) Silicon wafer for semiconductor and manufacturing method thereof
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
JP5167654B2 (ja) シリコン単結晶ウエーハの製造方法
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5515406B2 (ja) シリコンウェーハおよびその製造方法
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
JP2001146498A (ja) シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
JP2006261632A (ja) シリコンウェーハの熱処理方法
JP2007194232A (ja) シリコン単結晶ウエーハの製造方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2003297839A (ja) シリコンウエーハの熱処理方法
JP6118765B2 (ja) シリコン単結晶ウェーハの熱処理方法
US20130078588A1 (en) Method for heat-treating silicon wafer
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
KR20130033985A (ko) 실리콘 웨이퍼의 열처리 방법
JP2009218620A (ja) シリコンウェーハの製造方法
CN107154354B (zh) 晶圆热处理的方法
CN107154353B (zh) 晶圆热处理的方法
JP2019192831A (ja) シリコンウェーハの熱処理方法
JP2004172391A (ja) シリコンウェーハおよびその製造方法
JP2005272239A (ja) シリコン単結晶基板の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant