KR20140000625A - 반도체 장치의 제조방법 및 반도체 장치 - Google Patents
반도체 장치의 제조방법 및 반도체 장치 Download PDFInfo
- Publication number
- KR20140000625A KR20140000625A KR1020130049738A KR20130049738A KR20140000625A KR 20140000625 A KR20140000625 A KR 20140000625A KR 1020130049738 A KR1020130049738 A KR 1020130049738A KR 20130049738 A KR20130049738 A KR 20130049738A KR 20140000625 A KR20140000625 A KR 20140000625A
- Authority
- KR
- South Korea
- Prior art keywords
- bending
- region
- terminal
- semiconductor device
- tie bar
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000005452 bending Methods 0.000 claims abstract description 213
- 238000000034 method Methods 0.000 claims abstract description 82
- 239000011347 resin Substances 0.000 claims abstract description 72
- 229920005989 resin Polymers 0.000 claims abstract description 72
- 230000008569 process Effects 0.000 claims abstract description 71
- 238000007789 sealing Methods 0.000 claims abstract description 21
- 238000012545 processing Methods 0.000 claims description 60
- 238000005520 cutting process Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
절곡가공시에 있어서의 수지 버의 낙하를 방지한다. 반도체 장치의 제조방법은, 리드프레임(1)의 인너 리드를 수지에 의해 봉지하는 봉지공정(S110)과, 봉지공정에 의해 생기는 수지 버(3)에 대해 절곡가공에 의한 응력이 걸리지 않는 영역인 절곡 대상 영역에 대해 절곡가공을 행하는 절곡가공공정(S130)을 포함한다.
Description
본 발명은, 수지 버(burr)를 고려한 반도체 장치의 제조방법 및 반도체 장치에 관한 것이다.
파워 반도체의 패키지의 제조시에는, 패키지의 설계도에 맞추어, 리드 포밍(절곡가공)을 행할 필요가 있다. 특허문헌 1 및 특허문헌 2에는, 절곡가공을 행하는 기술(이하, 종래기술 A)이 개시되어 있다.
그렇지만, 종래기술 A에서는, 반도체 패키지의 수지 버가 발생하고 있는 영역을 고려하지 않고, 리드포밍(절곡가공)을 행하고 있다. 그 때문에, 종래기술 A에서는, 리드포밍시에, 리드의 휨 응력에 의해, 수지 버가 낙하하는 현상이 발생하기 쉽다고 하는 문제가 있다.
낙하한 수지 버는, 예를 들면, 라인 내의 이물질로서, 제품·장치의 문제 증대의 원인이 된다. 또한, 예를 들면, 핀과의 접합면에 수지 버가 낙하한 경우, 핀과의 밀착성이 악화하고, 방열성이 저하하여, 제품의 신뢰성이 저하한다. 즉, 리드포밍(절곡가공)에 있어서, 수지 버의 낙하는 큰 문제이다.
본 발명은, 이와 같은 문제를 해결하기 위해 이루어진 것으로, 절곡가공시에 있어서 수지 버의 낙하를 방지하는 것이 가능한 반도체 장치의 제조방법 등을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 일 태양에 관한 반도체 장치의 제조방법은, 리드프레임의 인너 리드를 수지에 의해 봉지하는 공정과, 상기 리드프레임에 포함되는 단자에 있어서 절곡가공의 대상이 되는 영역이며, 또한, 상기 봉지하는 공정에 의해 생기는 수지 버에 대해 절곡가공에 의한 응력이 걸리지 않는 영역인 절곡 대상 영역에 대해 절곡가공을 행하는 공정을 포함한다.
본 발명에 의한 반도체 장치의 제조방법은, 리드프레임의 인너 리드를 수지에 의해 봉지하는 공정과, 봉지하는 공정에 의해 생기는 수지 버에 대해 절곡가공에 의한 응력이 걸리지 않는 영역인 절곡 대상 영역에 대해 절곡가공을 행하는 공정을 포함한다.
이에 따라, 절곡가공시에 수지 버에 응력이 걸리지 않으므로, 수지 버 낙하를 방지할 수 있다. 따라서, 절곡가공시에 있어서 수지 버의 낙하를 방지할 수 있다.
도 1은 실시형태 1에 관한 반도체 장치의 개관도다.
도 2는 실시형태 1에 관한 반도체 장치의 내부 구조를 도시한 도면이다.
도 3은 반도체 제조처리의 흐름도다.
도 4는 절곡가공을 설명하기 위한 도면이다.
도 5는 절곡가공을 구체적으로 설명하기 위한 도면이다.
도 6은 절곡가공에 있어서 절곡축의 위치를 도시한 도면이다.
도 7은 절곡가공을 설명하기 위한 도면이다.
도 8은 절곡가공에 있어서 절곡축의 위치를 도시한 도면이다.
도 9는 실시형태 2에 관한 절곡가공에 있어서의 절곡축의 위치를 도시한 도면이다.
도 10은 실시형태 3에 관한 절곡가공을 설명하기 위한 도면이다.
도 11은 요철 형상을 설명하기 위한 도면이다.
도 12는 비교예로서의 반도체 장치의 제조방법의 절곡가공의 문제점을 설명하기 위한 도면이다.
도 2는 실시형태 1에 관한 반도체 장치의 내부 구조를 도시한 도면이다.
도 3은 반도체 제조처리의 흐름도다.
도 4는 절곡가공을 설명하기 위한 도면이다.
도 5는 절곡가공을 구체적으로 설명하기 위한 도면이다.
도 6은 절곡가공에 있어서 절곡축의 위치를 도시한 도면이다.
도 7은 절곡가공을 설명하기 위한 도면이다.
도 8은 절곡가공에 있어서 절곡축의 위치를 도시한 도면이다.
도 9는 실시형태 2에 관한 절곡가공에 있어서의 절곡축의 위치를 도시한 도면이다.
도 10은 실시형태 3에 관한 절곡가공을 설명하기 위한 도면이다.
도 11은 요철 형상을 설명하기 위한 도면이다.
도 12는 비교예로서의 반도체 장치의 제조방법의 절곡가공의 문제점을 설명하기 위한 도면이다.
이하, 도면을 참조하면서, 본 발명의 실시형태에 대해 설명한다. 이하의 설명에서는, 동일한 구성요소에는 동일한 부호를 붙이고 있다. 그들의 명칭 및 기능도 동일하다. 따라서, 그것들에 관한 상세한 설명을 생략하는 경우가 있다.
이때, 실시형태에 있어서 예시되는 각 구성요소의 치수, 재질, 형상, 그것들의 상대 배치 등은, 본 발명이 적용되는 장치의 구성이나 각종 조건에 의해 적절히 변경되는 것으로, 본 발명은 그들의 예시에 한정되는 것은 아니다. 또한, 각 도면에 있어서 각 구성요소의 치수는, 실제의 치수와 다른 경우가 있다.
<비교예>
이하, 비교예로서의 반도체 장치의 제조방법에 대해 설명한다. 도 12는, 비교예로서의 반도체 장치의 제조방법의 절곡가공의 문제점을 설명하기 위한 도면이다. 도 12a는, 절곡가공이 행해지기 전의 단자(9)의 상태를 도시한 도면이다. 도 12b는, 절곡가공이 행해지고 있을 때의 단자(9)의 상태를 도시한 도면이다.
도 12a에 있어서, 봉지공정에 의해 생성된 패키지(8)의 주변에는, 수지 버(3)가 발생한다. 그 때문에, 수지 버(3)가 발생하고 있는 영역을 고려하지 않고, 단자(9)를 절곡가공하면, 도 12b와 같이, 수지 버(3)가 부서져, 수지 버(3)가 낙하한다.
<실시형태 1>
본 실시형태에서는, 상기 비교예에서 서술한 상기 문제를 해결한다.
도 1은, 실시형태 1에 관한 반도체 장치(100)의 개관도(외형도)이다. 반도체 장치(100)는, 파워 반도체이다. 이때, 반도체 장치(100)는, 파워 반도체에 한정되지 않고, 다른 용도의 반도체이어도 된다.
또한, 도 1은, 후술하는 봉지공정이 행해진 후이며, 또한, 후술하는 절단공정이 행해지기 전의 반도체 장치(100)의 구성을 나타낸 것이다.
도 1에 있어서, X, Y, Z 방향의 각각은, 서로 직교한다. 이하의 도면에 도시되는 X, Y, Z 방향의 각각도, 서로 직교한다. 이하에 있어서는, X 방향과, 해당 X 방향의 반대의 방향(-X 방향)을 포함하는 방향을 X축 방향이라고도 한다. 또한, 이하에 있어서는, Y 방향과, 해당 Y 방향의 반대의 방향(-Y 방향)을 포함하는 방향을 Y축 방향이라고도 한다. 또한, 이하에 있어서는, Z 방향과, 해당 Z 방향의 반대의 방향(-Z 방향)을 포함하는 방향을 Z축 방향이라고도 한다.
도 1에 나타낸 것과 같이, 반도체 장치(100)는, 패키지(8)와, 리드프레임(1)을 포함한다. 이때, 패키지(8) 내부의 리드프레임(1)은, 인너 리드로 불린다. 또한, 패키지(8) 외부의 리드프레임(1)은, 아우터 리드로 불린다.
패키지(8)의 대부분은, 수지로 구성된다. 리드프레임(1)은, 복수의 단자(9)와, 타이 바(2)를 포함한다. 각 단자(9)는, Y축 방향으로 연장된다. 타이 바(2)는, 복수의 단자(9)를 연결하도록, 소정 방향(X축 방향)으로 연장된다. 즉, 타이 바(2)는, 각 단자(9)가 연장되는 방향에 수직한 방향(X축 방향)으로 연장되어, 각 단자(9)를 접속한다. 즉, 타이 바(2)는, 리드프레임(1)에 포함되는 복수의 단자(9)를 접속한다. 타이 바(2)의 일부는, 단자(9)에 포함된다. 리드프레임(1)의 일부에는, 수지 버(3)가 부착된다.
도 2는, 실시형태 1에 관한 반도체 장치(100)의 내부 구조를 도시한 도면이다. 도 2는, 후술하는 봉지공정이 행해진 후이며, 또한, 후술하는 절단공정이 행해지기 전의 반도체 장치(100)의 구성을 나타낸 것이다.
도 2에 나타낸 것과 같이, 반도체 장치(100)는, 다이 패드(10)와, 칩(5)을 더 포함한다.
다이 패드(10)에는, 칩(5)이 실장된다. 칩(5)의 전극 패드(미도시)와, 리드프레임(1)은, 와이어(4)에 의해 전기적으로 접속된다. 또한, 칩(5)에는, 땜납(6)에 의해, 인너 리드(7)가 접속된다. 인너 리드(7)는, 리드프레임(1)의 일부이다. 다이 패드(10), 와이어(4), 칩(5) 및 인너 리드(7)는, 수지에 의해 봉지된다. 이에 따라, 패키지(8)가 구성된다.
다음에, 반도체 장치(100)의 제조방법(이하, 반도체 제조처리라고도 한다)에 대해 설명한다.
도 3은, 반도체 제조처리의 흐름도다. 이때, 반도체 제조처리에서는, 반도체를 제조하는 과정에 있어서, 본 발명에 관한 부분의 처리를 주로 설명하고, 그 이외의 일반적인 처리의 설명은 생략하고 있다.
우선, 봉지공정이 행해진다(S110). 봉지공정은, 전술한 다이 패드(10), 와이어(4), 칩(5) 및 인너 리드(7) 등을 수지에 의해 봉지한다. 즉, 봉지공정은, 리드프레임(1)에 포함되는 복수의 단자(9)의 접속 대상이 되는 구성요소(다이 패드(10), 와이어(4), 칩(5) 등)를 수지에 의해 봉지한다. 수지에 의한 해당 봉지는, 일반적인, 트랜스퍼 몰딩 방식에 의해 행해진다.
이 봉지공정에 의해, 패키지(8)가 형성된다. 또한, 도 1과 같이, 리드프레임(1)에 있어서 패키지(8)의 주변부에는, 수지 버(3)가 부착된다. 즉, 수지 버(3)는, 패키지(8)에 인접해서 형성된다.
다음에, 절단공정이 행해진다(S120). 절단공정에서는, 각 인접하는 2개의 단자(9) 사이에 존재하는 타이 바(2)를 절단한다. 이에 따라, 각 단자(9)는, 타이 바(2)를 포함하는 독립된 단자가 된다.
다음에, 절곡가공공정이 행해진다(S130). 절곡가공공정은, 리드프레임(1)에 있어서 절곡 대상 영역에 대해 절곡가공을 행하는 공정이다. 도 4a는, 절단공정이 행해진 후에 있어서, 도 1의 영역 R10의 확대도이다. 여기에서, 절곡 대상 영역은, 도 4a의 영역 R11 내부의 영역이다. 절곡 대상 영역은, 단자(9)에 있어서 절곡가공의 대상이 되는 영역이며, 또한, 전술한 봉지공정에 의해 생기는 수지 버(3)에 대해 절곡가공에 의한 응력이 걸리지 않는 영역이다. 도 4b는, 절곡 대상 영역에 대해 절곡가공된 단자(9)를 도시한 도면이다.
이때, 타이 바(2)가 연장되는 소정 방향(X축 방향)은, 절곡가공에 있어서 절곡 대상 영역을 절곡하는 방향에 직교한다.
이하에 있어서는, 수지 버(3)가 존재하는 영역을, 수지 버 영역 X라고도 한다. 도 4a의 영역 R11은, 리드프레임(1)(단자(9))에 있어서 수지 버 영역 X보다도 선단측의 영역이다.
도 5는, 절곡가공을 구체적으로 설명하기 위한 도면이다. 도 5a는, 절곡가공이 행해지기 전의 단자(9) 및 해당 단자(9)의 주변을 도시한 도면이다. 도 5b는, 절곡가공이 행해진 후의 단자(9)의 상태를 도시한 도면이다. 이하에 있어서는, 단자(9) 중, 절곡가공된 절곡 대상 영역을, 절곡 완료 영역이라고도 한다.
이하에 있어서는, 절곡 대상 영역 중, 절곡가공에 의해 절곡된 단자(9)의 외측(외측의 면)에 위치하는 영역을, 외측 절곡 영역 R1이라고도 한다. 즉, 외측 절곡 영역 R1은, 절곡 대상 영역 중, 절곡가공에 의한 곡률반경이 큰 영역이다. 또한, 이하에 있어서는, 절곡 대상 영역 중, 절곡가공에 의해 절곡된 단자(9)의 내측(내측의 면)에 위치하는 영역을, 내측 절곡 영역 R2라고도 한다.
외측 절곡 영역 R1은, 절곡 대상 영역 중, 절곡가공에 의해 거리가 가장 길어지는 영역이다. 내측 절곡 영역 R2는, 절곡 대상 영역 중, 절곡가공에 의해 거리가 가장 짧아지는 영역이다.
도 5a의 단자(9)는, 절곡축 L1을 중심으로 하여, 도 5b와 같이 단자(9)의 선단부가 Z 방향을 향하도록, 절곡가공되는 것으로 한다. 이 경우, 절곡축 L1에 대응하는 외측 절곡 영역 R1 및 내측 절곡 영역 R2는, 도 5a에 나타낸 위치가 된다.
본 실시형태에서는, 절곡가공공정에 있어서, 외측 절곡 영역 R1이, 수지 버 영역 X와 겹치지 않도록, 절곡가공이 행해진다. 또한, 본 실시형태에서는, 절곡가공공정에 있어서, 절곡 대상 영역은, 절단공정이 행해진 후의 단자(9)에 포함되는 타이 바(2) 내부의 영역이다. 또한, 본 실시형태에서는, 타이 바(2)의 Y축 방향의 폭은, 외측 절곡 영역 R1이, 수지 버(3)가 존재하는 수지 버 영역 X와 겹치지 않는 크기로 설정된다. 이 경우, 절곡가공공정에 의해, 단자(9)는, 도 4b 및 도 5b와 같아진다.
이에 따라, 절곡가공공정에 있어서, 수지 버(3)에, 절곡가공에 의한 응력(리드 휨 응력)이 미치지 않으므로, 수지 버(3)가 부서지는 것을 방지 할 수 있다. 따라서, 절곡가공시에 있어서의 수지 버(3)의 낙하를 방지할 수 있다.
이때, 도 6과 같이, 절곡가공공정에 있어서, 절곡가공에 있어서의 절곡축 L1은, 타이 바(2)의 폭방향(Y축 방향)의 중앙부(거의 중심)로 해도 된다.
도 7은, 절곡축 L1을, 타이 바(2)의 폭방향(Y축 방향)의 중앙부로 한 경우에 있어서 단자(9)의 상태를 도시한 도면이다. 도 7a는, 도 6과 같으므로 상세한 설명은 반복하지 않는다. 도 7b는, 도 7에서 나타낸 조건에 의해, 절곡가공한 단자(9)를 도시한 도면이다.
이상과 같이, 단자(9)를, 타이 바(2)의 중앙부에서 절곡하는 것에 의해, 타이 바 커트(절단공정) 후에 있어서의, 단자(프레임)의 파단면이 다른 영역에서도, 안정된 절곡 정밀도를 발현할 수 있다. 또한, 단자(9)(리드)의 절곡 정밀도가 향상된다. 또한, 절단공정후의 단자(9)에 있어서 타이 바의 나머지가 커도, 리드포밍성(lead formability)(절곡 가공 정밀도)이 안정된다.
이상의 반도체 제조처리에 의해, 반도체 장치(100)가 제조된다.
이상에서 설명한 것과 같이, 본 실시형태에 따르면, 절곡가공공정에 있어서, 수지 버(3)에, 절곡가공에 의한 응력이 걸리지 않는다. 그 때문에, 수지 버(3)가 부서지는 것을 방지 할 수 있다. 따라서, 절곡가공시에 있어서의 수지 버(3)의 낙하를 방지할 수 있다. 상기 구성은, 수압 버 제거(hydraulic deburring)로는 제거할 수 없는 접착력이 강한 수지를 사용하는 경우에 유효하다. 또한, 절곡가공공정(리드포밍 공정)으로, 버 낙하를 방지할 수 있다. 그 때문에, 예를 들면, 금형 청소의 빈도의 저하, 이물질의 물려들어감에 의한 금형 스트레스가 프리해진다고 하는 이점을 갖는다. 즉, 절곡가공시에 있어서의 수지 버 낙하에 의한 문제 발생을 방지할 수 있다.
<실시형태 1의 변형예>
이때, 절곡가공에 있어서의 절곡축은, 이하의 위치로 설정되어도 된다. 도 8은, 절곡가공에 있어서의 절곡축의 위치를 도시한 도면이다. 도 8에 나타낸 것과 같이, 절곡가공공정의 절곡가공에 있어서의 절곡축 L1은, 타이 바(2)의 폭방향(Y축 방향)의 중심 C1보다 단자(9)의 선단측에 가까운 위치로 설정된다. 또한, 절곡가공공정에 있어서, 절곡 대상 영역은, 절단공정이 행해진 후의 단자(9)에 포함되는 타이 바(2) 내부의 영역이다. 또한, 타이 바(2)의 Y축 방향의 폭은, 전술한 외측 절곡 영역 R1이, 수지 버(3)가 존재하는 수지 버 영역 X와 겹치지 않는 크기로 설정된다.
이상과 같이 설정한 경우에 있어서도, 전술한 것과 동일한 효과를 얻을 수 있다. 즉, 절곡가공시에 있어서의 수지 버(3)의 낙하를 방지할 수 있다. 또한, 절곡가공공정에 있어서, 절곡 대상 영역은, 절단공정이 행해진 후의 단자(9)에 포함되는 타이 바(2) 내부의 영역이다. 그 때문에, 안정된 절곡 정밀도를 발현할 수 있다.
이때, 절곡가공공정의 절곡가공에 있어서 절곡축 L1은, 타이 바(2)의 폭방향(Y축 방향)의 중심 C1보다 단자(9)의 선단측에 가까운 위치에 설정한 경우에 있어서, 타이 바(2)의 폭을 특별히 설정하지 않아도 된다.
이에 따라, 절곡가공에 있어서의 절곡하는 위치의 정밀도를 엄밀하게 설정할 필요가 없다. 즉, 절곡하는 위치의 정밀도가 엄밀하지 않아도 된다. 따라서, 절곡가공공정을 행하기 위한 각종 조정 등을 간략화할 수 있다. 이 경우에 있어서도, 절곡가공시에 있어서의 수지 버(3)의 낙하를 방지할 수 있다.
<실시형태 2>
본 실시형태에 있어서도, 실시형태 1과 마찬가지로, 반도체 제조처리가 행해진다. 본 실시형태에서는, 절곡가공공정(S130)에 있어서, 절곡 대상 영역이, 단자(9)에 포함되는 타이 바(2)의 주변 영역인 경우에 대해 설명한다. 이때, 리드프레임(1)의 구성은, 실시형태 1과 동일하다. 즉, 본 실시형태에 관한 타이 바(2) 및 단자(9)의 구성은, 실시형태 1과 동일하다.
도 9는, 실시형태 2에 관한 절곡가공에 있어서의 절곡축의 위치를 도시한 도면이다. 본 실시형태에서는, 절곡가공공정에 있어서, 절곡가공에 있어서의 절곡축은, 절단공정이 행해진 후의 단자(9)에 포함되는 타이 바(2)와 상기 단자(9)의 선단 사이의 영역으로 설정된다.
구체적으로는, 절곡가공에 있어서의 절곡축은, 예를 들면, 절곡축 L1a의 위치, 절곡축 L1b의 위치 등으로 설정된다. 절곡가공에 있어서의 절곡축이, 절곡축 L1b의 위치로 설정된 경우에는, 절곡가공에 있어서의 절곡축이, 단자(9)의 선단부로 설정되는 경우이다.
이상의 구성에 있어서도, 도 8의 구성과 동일한 효과가 얻어진다. 즉, 절곡하는 위치의 정밀도가 엄밀하지 않아도 된다. 따라서, 절곡가공공정을 행하기 위한 각종 조정 등을 간략화할 수 있다. 이 경우에 있어서도, 절곡가공시에 있어서 수지 버(3)의 낙하를 방지할 수 있다.
<실시형태 3>
본 실시형태에서는, 단자(9)(리드)를 절곡한 후에, 절곡된 영역이 수지 버 영역 X에 포함되지 않도록, 단자(9)의 절곡 위치를 결정한다. 즉, 절곡가공이 행해진 절곡 대상 영역이, 수지 버 영역 X와 겹치지 않는 위치에 존재하도록 절곡가공을 행한다. 본 실시형태에서는, 해당 절곡가공을, 식을 사용해서 구체적으로 설명한다. 본 실시형태에 있어서도, 실시형태 1과 마찬가지로, 반도체 제조처리가 행해진다. 본 실시형태에서는, 도 4a와 같이, 절곡 대상 영역은, 영역 R11 내부의 영역이다.
도 10은, 실시형태 3에 관한 절곡가공을 설명하기 위한 도면이다. 도 10에 있어서, 절곡축 L2는, 본 실시형태에 관한 절곡가공공정(S130)의 절곡가공에 있어서의 절곡축이다. 절곡축 L2는, 절곡가공전의 절곡 대상 영역의 중심점이다. 이하에 있어서는, 절곡가공전의 절곡 대상 영역의 중심점(절곡축 L2) 중 단자(9) 위의 점을, 중심점 C2로도 표기한다.
또한, 절곡축 L2a는, 절곡가공공정(S130)의 절곡가공에 의해 절곡축 L2가 이동한 축이다. 즉, 절곡축 L2a는, 절곡가공후의 절곡 대상 영역의 중심점이다. 이하에 있어서는, 절곡가공후의 절곡 대상 영역의 중심점(절곡축 L2a) 중 단자(9) 위의 점을, 중심점 C2a로도 표기한다.
여기에서, 절곡가공공정(S130)의 절곡가공에 의해, 도 10b와 같이, 단자(9)가 절곡되는 것으로 한다. 또한, 절곡가공에 있어서의 절곡 반경을 r로 한다. 또한, 리드프레임(1)(단자(9))의 두께를 d로 한다. 또한, 패키지(8)의 단부와, 절곡가공후의 단자(9)의 선단부의 두께 방향(Y축 방향)의 중심점의 Y축 방향의 거리를 m으로 한다. 또한, 절곡가공전의 절곡 대상 영역의 중심점 C2와 절곡가공후의 절곡 대상 영역의 중심점 C2a의 거리를 Z=2π(r+d)×1/8로 한다. 이때, 도 10b에서는, Z는 원호로서 표시된다. 또한, 수지 버(3)가 존재하는 수지 버 영역 X의 Y축 방향의 폭을 x1으로 한다. 또한, 패키지(8)의 단부로부터 절곡가공전의 절곡 대상 영역의 중심점 C2까지의 거리를 n으로 한다. 이 경우, 이하의 식 1이 만족된다.
n = m+Z = x1+r+d/2+Z …(식 1)
본 실시형태에서는, 절곡가공공정(S130)에 있어서, 절곡가공전의 절곡 대상 영역의 중심점 C2(절곡가공에 있어서의 절곡축)가, 패키지(8)의 단부로부터 거리 n 이상 떨어진 위치에 존재하도록, 절곡가공이 행해진다.
이에 따라, 절곡가공이 행해진 절곡 대상 영역이, 수지 버 영역 X와 겹치지 않는 위치에 존재한다. 그 때문에, 실시형태 1과 동일한 효과가 얻어진다. 즉, 절곡가공시에 있어서의 수지 버(3)의 낙하를 방지할 수 있다.
<기타 변형예>
이때, 상기 각 실시형태에 있어서, 이하와 같이 하여도 된다.
실시형태 1∼3의 어느 것에 있어서, 봉지공정(S110)에 의해, 수지 버(3)가 부착되는 영역의 형상은, 요철 형상으로 한다. 이하, 도면을 사용해서 구체적으로 설명한다.
도 11은, 요철 형상을 설명하기 위한 도면이다. 도 11a는, 수지 버 영역 X 부근의 측면도이다. 도 11b는, 도 11a의 A1-A2선에 따른 단자(9)의 단면도다.
도 11b에 나타낸 것과 같이, 봉지공정에 의해, 단자(9)에 있어서 수지 버(3)가 부착되는 수지 버 영역 X의 형상은, 요철 형상으로 한다. 즉, 단자(9) 중, 패키지(8) 주변의 영역의 형상을, 요철 형상으로 한다. 이에 따라, 수지가, 단자(9)의 오목부에 충전되어, 앵커 효과에 의해, 수지 버의 밀착력을 상승시킬 수 있다.
상기 구성은, 단자 절곡 위치(절곡가공의 절곡축)가 수지 버 영역 X에 인접할 때, 응력에 의한 수지 버 낙하를 억제하는데 효과적이다. 또한, 상기 구성은, 단자(9)에 있어서, 단자 절곡 위치를 패키지(8)측에 접근시켜, 패키지(8)의 소형화를 도모하고 싶은 경우에 유효하다. 또한, 상기 구성은, 단자 절곡 위치의 정밀도가 열악하여, 변동할 때 유효하다.
상기 실시형태에서 사용한 모든 수치는, 본 발명을 구체적으로 설명하기 위한 일례의 수치이다. 즉, 본 발명은, 상기 실시형태에서 사용한 각 수치에 제한되지 않는다.
또한, 본 발명은, 그 발명의 범위 내에 있어서, 각 실시형태, 실시형태의 변형예를 자유롭게 조합하거나, 각 실시형태, 실시형태의 변형예를 적절히, 변형, 생략하는 것이 가능하다.
본 발명은, 절곡가공시에 있어서의 수지 버의 낙하를 방지하는 것이 가능한 반도체 장치의 제조방법으로서, 이용할 수 있다.
1 리드프레임, 2 타이 바, 3 수지 버, 8 패키지, 9 단자, 100 반도체 장치.
Claims (10)
- 리드프레임의 인너 리드를 수지에 의해 봉지하는 공정과,
상기 리드프레임에 포함되는 단자에 있어서 절곡가공의 대상이 되는 영역이며, 또한, 상기 봉지하는 공정에 의해 생기는 수지 버에 대해 절곡가공에 의한 응력이 걸리지 않는 영역인 절곡 대상 영역에 대해 절곡가공을 행하는 공정을 포함하는 반도체 장치의 제조방법.
- 제 1항에 있어서,
상기 리드프레임은,
상기 리드프레임에 포함되는 복수의 상기 단자를 접속하는 타이 바를 포함하고,
상기 반도체 장치의 제조방법은,
인접하는 2개의 상기 단자의 사이에 존재하는 타이 바를 절단하는 공정을 더 포함하고,
상기 절단하는 공정에 의해, 각 상기 단자는 타이 바를 포함하는 독립된 단자가 되는 반도체 장치의 제조방법.
- 제 2항에 있어서,
상기 절곡 대상 영역은, 상기 단자에 포함되는 상기 타이 바 내부의 영역이고,
상기 타이 바의 폭은, 상기 절곡 대상 영역 중, 상기 절곡가공에 의한 곡률반경이 큰 외측 절곡 영역이, 상기 수지 버가 존재하는 영역과 겹치지 않는 크기로 설정되는 반도체 장치의 제조방법.
- 제 3항에 있어서,
상기 절곡가공에 있어서의 절곡축은, 상기 타이 바의 폭방향의 중앙부인 반도체 장치의 제조방법.
- 제 3항에 있어서,
상기 절곡가공에 있어서의 절곡축은, 상기 타이 바의 폭방향의 중심보다 상기 단자의 선단측에 가까운 위치로 설정되는 반도체 장치의 제조방법.
- 제 2항에 있어서,
상기 절곡가공에 있어서의 절곡축은, 상기 단자에 포함되는 상기 타이 바와 상기 단자의 선단 사이의 영역에 설정되는 반도체 장치의 제조방법.
- 제 1항 또는 제 2항에 있어서,
상기 절곡가공에 있어서의 절곡축은, 상기 단자의 선단부에 설정되는 반도체 장치의 제조방법.
- 제 1항에 있어서,
상기 단자는, 상기 절곡가공에 의해 절곡되고,
상기 절곡가공이 행해진 상기 절곡 대상 영역은, 상기 수지 버가 존재하는 영역과 겹치지 않는 위치에 존재하고,
상기 봉지하는 공정에 의해 패키지가 형성되고,
상기 수지 버는, 상기 패키지에 인접해서 형성되고,
상기 절곡가공에 있어서의 절곡 반경을 r로 하고, 상기 리드프레임의 두께를 d로 하고, 상기 패키지의 단부와 상기 절곡가공후의 상기 단자의 선단부의 두께 방향의 중심점의 거리를 m으로 하고, 상기 절곡가공전의 상기 절곡 대상 영역의 중심점과 상기 절곡가공후의 상기 절곡 대상 영역의 중심점의 거리를 Z=2π(r+d)×1/8로 하고, 상기 수지 버가 존재하는 영역의 폭을 x1으로 하고, 상기 패키지로부터 상기 절곡가공전의 상기 절곡 대상 영역의 중심점까지의 거리를 n으로 한 경우,
n = m+Z = x1+r+d/2+Z
인 관계식이 만족되고,
상기 절곡가공전의 상기 절곡 대상 영역의 중심점이, 상기 패키지의 단부로부터 거리 n 이상 떨어진 위치에 존재하도록, 상기 절곡가공이 행해지는 반도체 장치의 제조방법.
- 제 1항 내지 제 6항 중 어느 한 항에 있어서,
상기 봉지하는 공정에 의해, 상기 수지 버가 부착되는 영역의 형상은, 요철 형상인 반도체 장치의 제조방법.
- 청구항 1 내지 6 중 어느 한 항에 기재된 반도체 장치의 제조방법에 의해 제조된 반도체 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2012-141649 | 2012-06-25 | ||
JP2012141649A JP5755186B2 (ja) | 2012-06-25 | 2012-06-25 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140000625A true KR20140000625A (ko) | 2014-01-03 |
KR101513959B1 KR101513959B1 (ko) | 2015-04-21 |
Family
ID=49754287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130049738A KR101513959B1 (ko) | 2012-06-25 | 2013-05-03 | 반도체 장치의 제조방법 및 반도체 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8859338B2 (ko) |
JP (1) | JP5755186B2 (ko) |
KR (1) | KR101513959B1 (ko) |
CN (1) | CN103515246B (ko) |
DE (1) | DE102013200944B4 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9666509B2 (en) * | 2015-01-16 | 2017-05-30 | New Japan Radio Co., Ltd. | Semiconductor device |
WO2017168537A1 (ja) * | 2016-03-29 | 2017-10-05 | 三菱電機株式会社 | 樹脂封止型電力半導体装置の製造方法 |
JP2018081967A (ja) * | 2016-11-14 | 2018-05-24 | 株式会社デンソー | 半導体装置およびその製造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6370548A (ja) * | 1986-09-12 | 1988-03-30 | Mitsubishi Electric Corp | 半導体装置用リ−ドフレ−ム |
JP2532490B2 (ja) * | 1987-07-27 | 1996-09-11 | 松下電子工業株式会社 | 樹脂封止形半導体装置の製造方法 |
JPH0682772B2 (ja) * | 1988-12-29 | 1994-10-19 | 日本電気株式会社 | 表面実装デバイスのリード成形方法 |
JPH05144988A (ja) | 1991-11-20 | 1993-06-11 | Fujitsu Miyagi Electron:Kk | 半導体装置の製造方法並びに半導体製造装置及びリードフレーム |
JP2916360B2 (ja) | 1992-12-11 | 1999-07-05 | 日立建機株式会社 | 半導体装置のパッケージング方法並びに半導体装置 |
JP3216934B2 (ja) | 1993-03-25 | 2001-10-09 | アピックヤマダ株式会社 | アウターリードの曲げ成形方法及びこれを用いた半導体装置 |
JP2866816B2 (ja) * | 1995-03-31 | 1999-03-08 | 日鉄セミコンダクター株式会社 | リードフレーム |
JP2826508B2 (ja) | 1996-06-27 | 1998-11-18 | 山形日本電気株式会社 | 半導体装置の製造装置 |
JP3793628B2 (ja) | 1997-01-20 | 2006-07-05 | 沖電気工業株式会社 | 樹脂封止型半導体装置 |
JPH11317484A (ja) * | 1998-05-07 | 1999-11-16 | Sony Corp | リードフレーム及びそれを用いたパッケージ方法 |
JP2000058733A (ja) | 1998-08-03 | 2000-02-25 | Sony Corp | 樹脂封止型半導体装置およびそのリードフレーム |
JP3215686B2 (ja) * | 1999-08-25 | 2001-10-09 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JP2002083917A (ja) * | 2000-06-28 | 2002-03-22 | Noge Denki Kogyo:Kk | 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法 |
JP3773855B2 (ja) * | 2001-11-12 | 2006-05-10 | 三洋電機株式会社 | リードフレーム |
JP3666594B2 (ja) * | 2002-10-17 | 2005-06-29 | ローム株式会社 | パッケージ型電子部品におけるリード端子の切断方法 |
JP3872001B2 (ja) * | 2002-11-18 | 2007-01-24 | シャープ株式会社 | リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器 |
JP4326275B2 (ja) * | 2003-07-01 | 2009-09-02 | 三洋電機株式会社 | 半導体装置 |
JP4674113B2 (ja) * | 2005-05-06 | 2011-04-20 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
-
2012
- 2012-06-25 JP JP2012141649A patent/JP5755186B2/ja active Active
-
2013
- 2013-01-22 DE DE102013200944.5A patent/DE102013200944B4/de active Active
- 2013-01-31 CN CN201310037414.7A patent/CN103515246B/zh active Active
- 2013-02-21 US US13/773,343 patent/US8859338B2/en active Active
- 2013-05-03 KR KR1020130049738A patent/KR101513959B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101513959B1 (ko) | 2015-04-21 |
DE102013200944B4 (de) | 2020-10-15 |
US8859338B2 (en) | 2014-10-14 |
CN103515246A (zh) | 2014-01-15 |
JP2014007269A (ja) | 2014-01-16 |
US20130341779A1 (en) | 2013-12-26 |
JP5755186B2 (ja) | 2015-07-29 |
DE102013200944A1 (de) | 2014-01-02 |
CN103515246B (zh) | 2016-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9443794B2 (en) | Semiconductor device | |
JP6143468B2 (ja) | リードフレーム | |
KR102330403B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7982303B2 (en) | Semiconductor device and communication method | |
US9385071B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
JP2015072947A (ja) | 半導体装置及びその製造方法 | |
KR20140000625A (ko) | 반도체 장치의 제조방법 및 반도체 장치 | |
US20200227363A1 (en) | Semiconductor device, high-frequency power amplifier, and method of manufacturing semiconductor device | |
JP2010021251A (ja) | 半導体装置及びその製造方法 | |
US20080179723A1 (en) | Semiconductor device including a plural chips with protruding edges laminated on a die pad section that has a through section | |
CN109087903B (zh) | 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法 | |
JP6087153B2 (ja) | リードフレーム | |
JP6738676B2 (ja) | リードフレーム | |
JP5062086B2 (ja) | 半導体装置 | |
JP6663294B2 (ja) | 半導体装置の製造方法 | |
JP2015079789A (ja) | 半導体装置 | |
JPS60161646A (ja) | 半導体装置用リ−ドフレ−ム | |
JP7057727B2 (ja) | リードフレームおよび半導体装置 | |
JP5575067B2 (ja) | 半導体装置及びその製造方法 | |
JP4200150B2 (ja) | リードフレームの製造方法 | |
JP2001007266A (ja) | Qon用リードフレーム及びその製造方法 | |
JP2016197636A (ja) | モールドパッケージ | |
JP2019110258A (ja) | 半導体装置 | |
WO2017126393A1 (ja) | リードフレーム及びその製造方法 | |
JP2013048150A (ja) | 半導体モジュール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190328 Year of fee payment: 5 |