CN109087903B - 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法 - Google Patents

电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法 Download PDF

Info

Publication number
CN109087903B
CN109087903B CN201810606371.2A CN201810606371A CN109087903B CN 109087903 B CN109087903 B CN 109087903B CN 201810606371 A CN201810606371 A CN 201810606371A CN 109087903 B CN109087903 B CN 109087903B
Authority
CN
China
Prior art keywords
leads
type
lead
leadframe
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810606371.2A
Other languages
English (en)
Other versions
CN109087903A (zh
Inventor
K·M·何
J·Y·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109087903A publication Critical patent/CN109087903A/zh
Application granted granted Critical
Publication of CN109087903B publication Critical patent/CN109087903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种电子装置包括半导体芯片和引线框架。引线框架包括第一类引线和第二类引线。第二类引线中的引线比第一类引线中的引线薄。

Description

电子装置、用于电子装置的引线框架以及制造电子装置和引 线框架的方法
技术领域
本公开总体上涉及一种电子装置、用于电子装置的引线框架，并且涉及用于制造电子装置的方法和用于制造引线框架的方法。
背景技术
诸如用于电子装置的引线框架之类的引线框架可能必须要满足特定的冲突要求，例如，能够应对特定电流或电压，并且同时具有充分小的尺寸，以使得引线框架配合到特定半导体封装件中。高电压或高电流可能需要使用具有大尺寸的引线框架，这可能限制配合到半导体封装件中的引线或外端子的数量。因此可能无法将所有期望的功能包括到给定大小的封装件中，因为该封装件对于所需数量的外端子而言可能过小。
出于这些和其它原因，需要一种改进的引线框架。
发明内容
各种方面涉及一种电子装置，其包括半导体芯片和引线框架，引线框架包括第一类引线和第二类引线。第二类引线中的引线比第一类引线中的引线薄。
各种方面涉及一种用于电子装置的引线框架，包括第一引线框架部分，第一引线框架部分包括第一类引线。引线框架还包括第二引线框架部分，第二引线框架部分包括第二类引线。第二类引线中的引线比第一类引线中的引线薄。
各种方面涉及一种用于制造电子装置的方法，该方法包括提供半导体部件和提供引线框架。引线框架包括第一引线框架部分和第二引线框架部分，所述第一引线框架部分包括第一类引线，所述第二引线框架部分包括第二类引线。该方法还包括将所述半导体部件连接到第一类引线和第二类引线中的一个或多个。第二类引线中的引线比第一类引线中的引线薄。
各种方面涉及制造用于电子装置的引线框架的方法。该方法包括形成包括框架和第一引线框架部分的引线框架。第一引线框架部分包括第一类引线，第一类引线中的引线与所述框架构成整体。该方法还包括形成包括第二类引线的第二引线框架部分。第二类引线中的引线比第一类引线中的引线薄。所述形成包括以下中的一者或多者：减小引线框架的整体部分的厚度以形成第二引线框架部分，或者独立形成第二引线框架部分并将第二引线框架部分固定到框架。
附图说明
附图示出了示例，并与说明书一起用以解释本公开的原理。将容易理解本公开的其它示例和预期优点中的很多优点，因为参考以下具体实施方式，它们变得更好理解。附图的元素未必彼此相对成比例。类似附图标记指示对应的类似部分。
图1A示意性示出了常规引线框架的自顶向下视图和截面图。
图1B示意性示出了根据本公开的示例性引线框架的自顶向下视图和截面图。
图2A和图2B示意性示出了根据用于制造引线框架的示例性方法的在不同制造阶段中的引线框架的自底向上视图。
图2C示出了图2B的引线框架的截面图。
图3A和图3B示意性示出了根据用于制造引线框架的另一示例性方法的在不同制造阶段中的另一示例性引线框架的自底向上视图。
图4示意性示出了包括引线框架的示例性电子装置的自顶向下视图。
图5示出了用于制造引线框架的示例性方法的流程图。
图6示出了用于制造引线框架的另一示例性方法的流程图。
图7示出了用于制造电子装置的示例性方法的流程图。
具体实施方式
在以下具体实施方式中，参考了附图。然而，对本领域的技术人员而言显而易见的是，可以利用更少程度的特定细节实践本公开的一个或多个方面。在其它情况下，以示意形式示出了已知结构和元件，以方便描述本公开的一个或多个方面。就这一点而言，诸如“顶部”、“底部”、“左”、“右”、“上”、“下”等方向性术语是参考所描述附图的取向而使用的。因为本公开的部件可以定位成若干不同取向，所以方向性术语用于例示的目的，而非进行限制。应当理解，可以使用其它示例并且可以进行结构或逻辑上的改变而不脱离本发明的范围。因此，以下具体实施方式不应该被理解为限制性的意义，并且本发明的范围仅由所附权利要求界定。
此外，尽管可能仅相对于几种实施方式之一公开了示例的特定特征或方面，但这样的特征或方面可以与其它实施方式的一个或多个其它特征或方面组合，因为它们可能对于任何给定或特定应用是期望和有利的，除非另行特定指出或者除非在技术上受到限制。此外，在术语“包括”、“具有”、“带有”或其变体用于具体实施方式中或权利要求的程度上，这样的术语旨在通过与术语“包括”类似的方式是包括性的。可以使用术语“耦合”和“连接”、连同其派生词。应当理解，这些术语可以用于指示两个元件彼此协作或交互，无论其是否直接物理或电接触，或者它们彼此不直接接触；在“接合”、“附接”或“连接”的元件之间可以提供居间元件或层。而且，术语“示例性”仅仅表示作为示例，而非最佳或最优。因此，以下具体实施方式不应该被理解为限制性的意义，并且本发明的范围仅由所附权利要求界定。
下文进一步描述的半导体芯片可以是不同类型的，可以由不同技术制造，并可以包括例如集成电气、电光或机电电路和/或无源逻辑集成电路、控制电路、微处理器、存储器装置等。
下文描述的电子装置可以包括一个或多个半导体芯片。例如，可以包括一个或多个半导体功率芯片。此外，可以在装置中包括一个或多个逻辑集成电路。逻辑集成电路可以被配置为控制其它半导体芯片的集成电路，例如，功率半导体芯片的集成电路。可以在逻辑芯片中实施逻辑集成电路。
下文描述的电子装置可以包括包封电子装置的(多个)半导体芯片的包封体。包封体可以包括任何适当的材料，例如电绝缘材料、聚合物、塑料、塑模、环氧树脂或层压板。电子装置还可以包括引线框架。
下文描述的电子装置可以是表面安装装置(SMD)、通孔装置(THD)、双列直插式封装件(DIP)、扁平封装件(QFP)、扁平无引线封装件(QFN)等。在本专利申请的语境中，术语“引线”表示引线框架的被配置为充当电子装置的(外)端子的部分。在该语境中，引线不必“伸出”到电子装置的包封体的轮廓之外。QFN是其中外端子不伸出的电子装置的示例。当然，引线也可以伸出，例如像在QFP中那样。
用于电子装置的引线框架可以包括一个或多个载体部分以及一个或多个端子部分。载体部分可以被配置成承载一个或多个半导体芯片，即，可以充当管芯焊盘。端子部分可以包括引线，其为被配置为充当诸如半导体封装件的电子装置的(外)引线的区段。电子装置的个体引线可以被配置为完成不同的功能，例如，充当电源引脚、输入/输出(I/O)引脚、栅极引脚、电压感测引脚、热感测引脚等。
引线框架可以包括任何适当的材料，例如金属材料。引线框架例如可以包括Al、Au、Cu、Fe、Ni、P或NiP。引线框架可以包括内核和涂层，例如Cu内核和NiP涂层。术语特定金属(例如，Cu)的“金属材料”的含义还包括特定金属的金属合金(例如，Cu合金)。
引线框架可以包括第一类引线和第二类引线。第二类引线中的引线可以比第一类引线中的引线薄。此外，第二类引线中的引线可以具有例如比第一类引线中的引线的间距更小的间距。
图1A在其上部示出了包括第一引线1和第二引线2的常规引线框架10的顶视图。图1A的下部示出了沿线A-A'的截面。
第一和第二引线1、2被共面布置。第一和第二引线1、2具有相同的厚度t1(垂直于第一和第二引线1、2的公共平面所测量的)和相同的间距p1(沿公共平面所测量的)。第一和第二引线1、2也可以具有相同宽度w1(沿公共平面所测量的)。第一引线1可以具有均匀的厚度。第二引线2可以具有均匀的厚度。
例如，t1可以等于或大于或小于0.2mm、0.25mm、0.3mm、0.4mm、0.5mm、0.6mm或甚至大于0.6mm。p1可以大约为0.2mm、0.25mm、0.3mm、0.4mm、0.5mm、0.6mm或甚至大于0.6mm。w1可以大约为0.2mm、0.25mm、0.3mm、0.4mm、0.5mm、0.6mm、0.7mm、0.8mm、0.9mm、1mm或甚至大于1mm。
根据示例，第一引线1被配置为连接到半导体芯片的功率电极，例如，源极电极或漏极电极。根据示例，第二引线2被配置为连接到以下中的一个或多个：I/O电极、诸如栅极电极的控制电极、以及传感器，尤其是热传感器。
图1B在其上部示出了引线框架100的顶视图，其中引线框架100可以与引线框架10相同，只是有以下所描述的差异。图1B的下部分示出了沿线A-A'的截面。引线框架100可以被配置为诸如半导体封装件的电子装置的部分。
引线框架100包括第一类引线110和第二类引线120。第一类引线110可以与引线框架10的第一引线1相同。第二类引线120可以与第一类引线110相同，只是第二类引线具有比第一类引线110小的厚度t2。第二类引线120还可以具有例如比第一类引线110小的间距p2和/或比第一类引线110小的宽度w2。由于引线框架100包括不同的两类引线，所以其可以被称为“混合”引线框架。
引线框架100可以包括图1B中未示出的额外部件。例如，引线框架100可以包括芯片载体和连接到第一类引线110、第二类引线120和芯片载体的框架。在制造电子装置期间，可以从框架去除第一和第二类引线110、120和芯片载体。在这里，“框架”可以是引线框架的被集成到电子装置中但仅用于保持引线框架的其它部分的部分，例如芯片载体或引线。
p2的最小值可以取决于t2的值。例如，p2的最小值可以等于或小于t2的70％或80％或90％或100％。这种关系可以取决于用于制造引线框架100的引线的制造过程。例如，如果使用冲压过程制造引线，那么最小间距可以为引线厚度的大约80％。
例如，t2可以比t1小了等于或大于0％或10％或20％或30％或40％或50％或60％或70％或80％。p2可以比p1小了等于或大于p1的0％或10％或20％或30％或40％或50％或60％或70％或80％。w2可以比w1小了等于或大于w1的0％或10％或20％或30％或40％或50％或60％或70％或80％。t2可以等于或小于大约0.1mm、0.2mm、0.25mm、0.3mm、0.4mm、0.5mm、0.6mm、0.6mm或甚至大于0.7mm。p2等于或小于大约0.1mm、0.2mm、0.25mm、0.3mm、0.4mm、0.5mm、0.6mm或甚至大于0.6mm。w2可以等于或小于大约0.1mm、0.2mm、0.25mm、0.3mm、0.4mm、0.5mm、0.6mm、0.7mm、0.8mm、0.9mm、1mm或甚至大于1mm。
根据引线框架100的示例，w1、t1和p1可以分别是0.8mm、0.5mm和0.4mm，并且w2、t2和p2可以分别是0.25mm、0.25mm和0.25mm。
在图1B中，第一类引线110被示为包括三条引线112，并且第二类引线120被示为包括四条引线122。然而，根据其它示例，引线框架100可以包括第一类引线110和第二类引线120中的任何适当数量的引线。根据示例，第一类引线110的引线112不必如图1B所示彼此电连接，而是可以彼此电绝缘，并且可以被配置为耦合到半导体芯片(未示出)的不同电极或耦合到不同半导体芯片。
第一类引线110和第二类引线120可以共面布置。例如，第一和第二类引线110、120的下表面110A、120A可以如图1B所示布置在公共平面中。根据示例，引线框架100被配置为使得一个或多个半导体芯片可以机械和/或电耦合到上表面110B、120B(亦即，不共面的那些表面)。根据另一示例，引线框架100被配置为使得一个或多个半导体芯片可以机械和/或电耦合到下表面110A、120A(亦即，共面表面)。
第一和第二类引线110、120可以包括相同材料组成或不同材料组成。
第一类引线110可以被配置为充当例如半导体封装件的功率端子，并且第二类引线120可以被配置为充当例如半导体封装件的I/O端子。第二类引线120可以被配置为承受比第一类引线110更小的电流或更小的电压，并且因此可以具有更小的最小厚度和/或最小间距。
由于p2小于p1和/或w2小于w1，图1A中的长度α可以等于或长于图1B中的长度β。换言之，使用具有较小间距和/或较小宽度的第二类引线120，可以增加沿给定长度α能够布置的引线的总数。通过这种方式，可以增加诸如半导体封装件的电子装置的引线的数量而不增大封装大小。额外的引线例如可以用于提供额外的I/O端子、额外的控制端子或额外的感测端子。
图2A示出了包括第一类引线210、芯片载体21和框架22的引线框架20。第一类引线210耦合到框架22，并且芯片载体21通过系杆24耦合到框架22。引线框架20还包括适合将第二类引线附接到框架22的空白23，如下文所述(本文中“空白”可以指示框架22上不包括任何引线的特定空区域)。
图2B示出了包括附接到空白23处的框架22的第二类引线220的引线框架部分202(比较图2A)。引线框架部分202可以是另一引线框架(未示出)的部分，其包括如上所述的间距为p2、厚度为t2且宽度为w2的引线。
将引线框架部分202附接到框架22可以包括拾取和放置过程。将引线框架部分202附接到框架22还可以包括固定过程，例如焊接过程，尤其是超声波焊接过程。单个引线框架部分202或超过一个引线框架部分202可以被附接到框架22。超过一个引线框架部分202可以是相同的，或者它们可以不同，并且例如可以包括不同数量的引线。例如，可以在缺口204和引线框架部分202的水平邻接面之间形成固定接合(例如，焊接缝)。
引线框架部分202可以在将诸如半导体芯片的半导体部件布置在芯片载体21上之前被附接到框架22。引线框架部分202可以被附接到框架22，而框架22包括多个芯片载体和对应引线210。引线框架部分202可以具有与框架22相同的材料组成，或者可以具有不同的材料组成。例如，框架22可以包括Cu(或Cu合金)内核和NiP涂层或由其构成，并且引线框架部分202可以包括Al(或Al合金)或由其构成。
将第二类引线220附接到引线框架20产生了混合引线框架200，其包括第一类引线210和第二类引线220，其中第一和第二类引线210、220具有不同厚度和/或具有不同间距和不同宽度中的一个或多个。引线框架200可以与引线框架100相同，并且相同特征的附图标记具有相同的第二和第三位数字。
图2C示出了沿图2B中的线A-A’截取的引线框架200的截面。第二类引线220的底面220A可以与第一类引线210的底面210A和芯片载体21的底面共面。
框架22可以包括引线框架部分202下方的缺口204。缺口204可以具有与框架22之上的引线框架部分202的轮廓对应或匹配的轮廓。缺口204例如可以具有大约等于或大于或小于200μm、300μm、400μm或500μm的沿线A-A’测量的长度。缺口204可以具有台阶状形状，其中台阶大小可以对应于第二类引线220的厚度t2。框架22的被布置于引线框架部分202下方的部分(即，框架22的包括缺口204的部分)可以被配置为机械地支撑引线框架部分202和/或牢固地固定引线框架部分202的位置。
缺口204可以被制造于框架22中，以便例如使第一和第二类引线210、220的底表面210A、220A共面。缺口204可以例如通过冲压来制造。可以在将引线框架部分202附接到框架22之前，或在附接过程期间，或在已经将引线框架部分202附接到框架22之后，制造缺口204。
在制造电子装置期间，例如，可以通过切割系杆24和引线来将芯片载体21和引线210、220从框架22分开。
图3A示出了引线框架30，例如，其可以与引线框架20相同。然而，根据示例，引线框架30中可以没有空白23，因为这里可能不需要。引线框架30可以包括第一引线框架部分31和第二引线框架部分32。第一和第二引线框架部分31、32可以包括引线，例如，第一类引线中的引线310。根据示例，第一和第二引线框架部分31、32的引线可以相同。根据另一个示例，第一和第二引线框架部分31、32可以不同，并且例如可以具有不同的形状或包括不同数量的引线。第一和第二引线框架部分31、32的引线可以具有厚度t1、宽度w1和间距p1。
引线框架30可能不适合于某些应用，例如，它可能包括数量不够多的引线，或者它可能包括宽度过大、厚度过大或间距过大的引线。因此，可以通过从第一引线框架部分31或第二引线框架部分32(在下文中，不失一般性，使用第二引线框架部分32)制造第二类引线(例如，具有t2、w2和p2)而将引线框架30处理成混合引线框架。换言之，并非将包括第二类引线的独立引线框架部分附接到如图2B所示的框架22，可以通过处理(例如，减薄)已经附接到框架的第一类引线中的引线来形成混合引线框架。
从第二引线框架部分32制造第二类引线可以包括减薄第二引线框架部分32的动作。减薄的动作可以包括锤击、研磨、打磨和蚀刻第二引线框架部分32中的一种或多种。锤击例如可以包括单次冲击或多次冲击(例如，两次冲击或三次冲击)，以便制造第二类引线。
从第二引线框架部分32制造第二类引线可以包括从第二引线框架部分32去除多余材料的动作。根据示例，可以在减薄动作之后执行去除多余材料的动作，并且根据另一示例，可以与减薄动作同时执行去除多余材料的动作。去除多余材料的动作可以包括切割、研磨、打磨和蚀刻第二引线框架部分32中的一种或多种。
根据示例，制造第二类引线包括锤击第二引线框架部分32，以便将厚度从p1减小到p2，并且然后切掉多余材料，以便将宽度从w1减小到w2，以将间距从p1减小到p2，和/或增加引线数量(例如，从两个增加到四个)。
根据示例，第二引线框架部分32可以是可加工部分，其被专门设计以被制造成第二类引线中的引线。可加工部分例如可以包括能够容易被锤击、冲压、研磨、打磨、蚀刻、切割等的特定形状。例如，可加工部分可以具有矩形形状。根据另一示例，第二引线框架部分32可以与如图3A所示的第一引线框架部分31相同。
图3B示出了混合引线框架300的示例，可以通过从第二引线框架部分32制造第二类引线中的引线320来从引线框架30获得混合引线框架300。引线框架200和300之间的仅有差异可以是：在引线框架300中，第一类引线310和第二类引线320是框架322的整体部分，而在引线框架200中，仅第一类引线210是框架22的整体部分。
图4示出了包括诸如引线框架100、200或300的混合引线框架402以及第一半导体部件404的电子装置400，第一半导体部件404例如是第一半导体芯片。第一半导体部件404可以被布置在引线框架402(对应于例如引线框架200或300)的芯片载体406(对应于例如载体21)上，并且它可以通过一个或多个第一连接元件408电连接到引线框架402的第一类引线410(例如，其可以与引线110、210或310相同)。例如，第一连接件408可以包括接合线或接触夹。第一连接元件408可以将第一电极(未示出)电连接到第一类引线410，第一电极例如是第一负载电极，例如第一半导体部件404的漏极/集电极或源极/发射极电极。
引线框架402还包括第二类引线420(其可以与引线120、220或320相同)。第一半导体部件404的一个或多个其它电极(例如栅极电极或电压感测电极)可以通过第二连接元件422电连接到第二类引线420。此外，电子装置400的一个或多个其它半导体部件(例如，其它半导体芯片)可以通过第二连接元件422电连接到第二类引线420。例如，第二连接元件422可以包括接合线或其它适当的电连接器。
根据电子装置400的示例，第一半导体部件404包括功率半导体芯片，其负载电极耦合到第一类引线410，并且另一半导体部件包括用于驱动与第二类引线420耦合的功率半导体芯片和/或温度传感器的驱动器电路。
电子装置400还可以包括包封半导体部件的包封体430。第一类引线410和第二类引线420可以形成电子装置400的从包封体430暴露的外(外部)端子。
图5示出了用于制造例如引线框架200的引线框架的方法500的流程图。在501，提供包括第一类引线的第一引线框架，在502，提供包括第二类引线的引线框架部分，以及在503，将引线框架部分附接到第一引线框架。引线框架部分可以附接到第一引线框架的框架部分。
根据示例，第一引线框架可以是引线框架20，并且引线框架部分可以是引线框架部分202。引线框架部分可以布置于第一引线框架上，并如关于图2B所述的那样附接到第一引线框架。
图6示出了用于制造诸如引线框架300的引线框架的方法600的流程图。在601，提供包括第一类引线和可加工部分的引线框架。在602，从可加工部分制造第二类引线中的引线。可以如关于图3A和图3B所述的那样进行第二类引线的制造。
图7示出了用于制造诸如电子装置400的电子装置的方法700的流程图。在701，提供半导体部件，以及在702，提供包括第一引线框架部分和第二引线框架部分的引线框架，第一引线框架部分包括第一类引线，第二引线框架部分包括第二类引线。在703，将半导体部件连接到第一类引线和第二类引线中的一个或多个。
701处的提供半导体部件可以包括提供一个或多个半导体芯片。702处的提供引线框架可以包括根据例如方法500或600制造引线框架。703处的连接半导体部件可以包括将第一半导体芯片连接到第一类引线，并将第二半导体芯片连接到第二类引线。703处的连接半导体部件可以包括将第一半导体芯片的负载电极连接到第一类引线，并将第一半导体芯片的另一电极(诸如例如栅极电极或感测电极)连接到第二类引线。
方法700还可以包括形成包封半导体部件的包封体。第一和第二类引线中的引线可以暴露在包封体的周边，并且可以形成电子装置的外端子。
尽管已经关于一种或多种实施方式例示并描述了本公开，但可以对所例示的示例做出改变和/或修改而不脱离所附权利要求的精神和范围。具体而言，关于由上述部件或结构(组件、装置、电路、***等)执行的各种功能，除非另行指出，否则用于描述这种部件的术语(包括提到“单元”)旨在对应于执行所述部件的指定功能的任何部件或结构(例如，在功能上等价)，尽管在结构上不等价于本文例示的本公开的示例性实施方式中的所公开的执行功能的结构。

Claims (16)

1.一种电子装置，包括：
半导体芯片，以及
包括第一类引线和第二类引线的引线框架，
其中，在垂直于所述第一类引线和所述第二类引线的公共平面的方向上所述第二类引线中的引线的厚度小于所述第一类引线中的引线的厚度，其中，包封体包封所述半导体芯片，其中，所述包封体之外的所述第二类引线中的引线的间距小于所述包封体之外的所述第一类引线中的引线的间距，其中，所述第一类引线和所述第二类引线被共面布置，并且其中，所述第二类引线中的引线的间距等于或小于所述第二类引线中的引线的厚度的80％。
2.根据权利要求1所述的电子装置，其中，所述第二类引线中的引线比所述第一类引线中的引线薄了等于或大于10％或20％或30％或40％或50％或60％或70％或80％。
3.根据权利要求1所述的电子装置，其中，所述第二类引线中的引线具有等于或小于0.1mm或0.2mm或0.25mm或0.3mm或0.4mm或0.5mm或0.6mm或0.7mm的厚度。
4.根据前述权利要求之一所述的电子装置，其中，所述第二类引线包括所述电子装置的I/O端子、栅极端子、电压感测端子以及温度感测端子中的一者或多者。
5.一种用于电子装置的引线框架，包括：
包括第一类引线的第一引线框架部分，以及
包括第二类引线的第二引线框架部分，
其中，在垂直于所述第一类引线和所述第二类引线的公共平面的方向上所述第二类引线中的引线的厚度小于所述第一类引线中的引线的厚度，其中，包封体包封所述电子装置中的半导体芯片，其中，所述包封体之外的所述第二类引线中的引线的间距小于所述包封体之外的所述第一类引线中的引线的间距，其中，所述第一类引线和所述第二类引线被共面布置，并且其中，所述第二类引线中的引线的间距等于或小于所述第二类引线中的引线的厚度的80％。
6.根据权利要求5所述的引线框架，其中，所述第一引线框架部分和所述第二引线框架部分具有不同的材料组成。
7.根据权利要求5到6之一所述的引线框架，其中，所述引线框架还包括框架，并且
其中，所述第二引线框架部分固定到所述框架。
8.根据权利要求7所述的引线框架，其中，所述第二引线框架部分被焊接到所述框架。
9.一种用于制造电子装置的方法，所述方法包括：
提供半导体部件；
提供包括第一引线框架部分和第二引线框架部分的引线框架，所述第一引线框架部分包括第一类引线，所述第二引线框架部分包括第二类引线；
将所述半导体部件连接到所述第一类引线和所述第二类引线中的一个或多个；
其中，在垂直于所述第一类引线和所述第二类引线的公共平面的方向上所述第二类引线中的引线的厚度小于所述第一类引线中的引线的厚度，其中，包封体包封所述半导体部件，其中，所述包封体之外的所述第二类引线中的引线的间距小于所述包封体之外的所述第一类引线中的引线的间距，其中，所述第一类引线和所述第二类引线被共面布置，并且其中，所述第二类引线中的引线的间距等于或小于所述第二类引线中的引线的厚度的80％。
10.根据权利要求9所述的方法，还包括：
将所述第二引线框架部分固定到所述第一引线框架部分。
11.根据权利要求10所述的方法，其中，所述固定包括焊接，尤其是超声波焊接。
12.根据权利要求9到11之一所述的方法，还包括：
减薄所述第二引线框架部分。
13.根据权利要求12所述的方法，其中，所述减薄包括锤击和去除多余材料中的一种或多种。
14.根据权利要求13所述的方法，其中，所述去除多余材料包括冲压、研磨、打磨和蚀刻所述第二引线框架部分。
15.一种制造用于电子装置的引线框架的方法，所述方法包括：
形成包括框架和第一引线框架部分的引线框架，所述第一引线框架部分包括第一类引线，所述第一类引线中的引线与所述框架构成整体；
形成包括第二类引线的第二引线框架部分，其中，在垂直于所述第一类引线和所述第二类引线的公共平面的方向上所述第二类引线中的引线的厚度小于所述第一类引线中的引线的厚度，形成所述第二引线框架部分包括如下中的一种或多种：
减小所述引线框架的整体部分的厚度以形成所述第二引线框架部分，或者
单独形成所述第二引线框架部分并将所述第二引线框架部分固定到所述框架，
其中，包封体包封所述电子装置中的半导体芯片，其中，所述包封体之外的所述第二类引线中的引线的间距小于所述包封体之外的所述第一类引线中的引线的间距，其中，所述第一类引线和所述第二类引线被共面布置，并且其中，所述第二类引线中的引线的间距等于或小于所述第二类引线中的引线的厚度的80％。
16.根据权利要求15所述的方法，其中，所述固定包括焊接，尤其是超声波焊接。
CN201810606371.2A 2017-06-13 2018-06-13 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法 Active CN109087903B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017209904.6A DE102017209904B4 (de) 2017-06-13 2017-06-13 Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
DE102017209904.6 2017-06-13

Publications (2)

Publication Number Publication Date
CN109087903A CN109087903A (zh) 2018-12-25
CN109087903B true CN109087903B (zh) 2022-11-08

Family

ID=64333085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810606371.2A Active CN109087903B (zh) 2017-06-13 2018-06-13 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法

Country Status (3)

Country Link
US (1) US11107754B2 (zh)
CN (1) CN109087903B (zh)
DE (1) DE102017209904B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
US10622288B2 (en) 2017-11-06 2020-04-14 Rohm Co., Ltd. Semiconductor device and method for producing semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03296254A (ja) * 1990-02-06 1991-12-26 Dainippon Printing Co Ltd リードフレーム
US5202577A (en) * 1990-02-06 1993-04-13 Dai Nippon Printing Co., Ltd. Leadframe having a particular dam bar
CN1462476A (zh) * 2001-05-18 2003-12-17 三洋电机株式会社 电源电路装置
JP2008060597A (ja) * 2001-05-18 2008-03-13 Sanyo Electric Co Ltd 電源回路装置
CN102473651A (zh) * 2009-07-06 2012-05-23 瑞萨电子株式会社 半导体器件的制造方法
CN103713365A (zh) * 2012-10-01 2014-04-09 住友电气工业株式会社 具有与基板对准的电学连接器的光学组件及其组装方法
CN106531712A (zh) * 2015-09-15 2017-03-22 株式会社东芝 半导体装置的制造方法、半导体装置、及引线框架

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100344927B1 (ko) * 1999-09-27 2002-07-19 삼성전자 주식회사 적층 패키지 및 그의 제조 방법
DE102005016830A1 (de) 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US20070075419A1 (en) * 2005-09-06 2007-04-05 Denso Corporation Semiconductor device having metallic lead and electronic device having lead frame
US8253225B2 (en) * 2008-02-22 2012-08-28 Infineon Technologies Ag Device including semiconductor chip and leads coupled to the semiconductor chip and manufacturing thereof
US20130249071A1 (en) * 2010-09-07 2013-09-26 Jinzhong Yao Semiconductor device and method of assembling same
JP6114184B2 (ja) * 2011-04-04 2017-04-12 ローム株式会社 半導体装置および半導体装置の製造方法
JP2013070026A (ja) * 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
US9269699B2 (en) * 2014-05-09 2016-02-23 Alpha And Omega Semiconductor Incorporated Embedded package and method thereof
US9704639B2 (en) * 2014-11-07 2017-07-11 Solantro Semiconductor Corp. Non-planar inductive electrical elements in semiconductor package lead frame
CN204651308U (zh) * 2015-04-21 2015-09-16 杰群电子科技（东莞）有限公司 一种实现高密度引脚的引线框架

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03296254A (ja) * 1990-02-06 1991-12-26 Dainippon Printing Co Ltd リードフレーム
US5202577A (en) * 1990-02-06 1993-04-13 Dai Nippon Printing Co., Ltd. Leadframe having a particular dam bar
CN1462476A (zh) * 2001-05-18 2003-12-17 三洋电机株式会社 电源电路装置
JP2008060597A (ja) * 2001-05-18 2008-03-13 Sanyo Electric Co Ltd 電源回路装置
CN102473651A (zh) * 2009-07-06 2012-05-23 瑞萨电子株式会社 半导体器件的制造方法
CN103713365A (zh) * 2012-10-01 2014-04-09 住友电气工业株式会社 具有与基板对准的电学连接器的光学组件及其组装方法
CN106531712A (zh) * 2015-09-15 2017-03-22 株式会社东芝 半导体装置的制造方法、半导体装置、及引线框架

Also Published As

Publication number Publication date
CN109087903A (zh) 2018-12-25
US11107754B2 (en) 2021-08-31
US20180358287A1 (en) 2018-12-13
DE102017209904B4 (de) 2023-09-21
DE102017209904A1 (de) 2018-12-13

Similar Documents

Publication Publication Date Title
US7348659B2 (en) Semiconductor device and method of manufacturing thereof
US6627977B1 (en) Semiconductor package including isolated ring structure
US7211471B1 (en) Exposed lead QFP package fabricated through the use of a partial saw process
US7112875B1 (en) Secure digital memory card using land grid array structure
US6841414B1 (en) Saw and etch singulation method for a chip package
US7968998B1 (en) Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US20140179063A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US6710439B2 (en) Three-dimensional power semiconductor module and method of manufacturing the same
CN107305850B (zh) 制造封装的半导体装置的方法、形成封装的半导体装置的方法和封装的半导体装置
KR20030035952A (ko) 리드 프레임과 그 제조 방법 및 그 리드 프레임을 이용한반도체 장치의 제조 방법
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
CN101553920A (zh) 方型扁平无引线封装的方法和设备
US9136208B2 (en) Semiconductor device and method of manufacturing the same
US10090228B1 (en) Semiconductor device with leadframe configured to facilitate reduced burr formation
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
KR20150105923A (ko) 반도체 장치 및 그 제조 방법
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
CN109087903B (zh) 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法
JP7174363B2 (ja) リードフレームおよび半導体装置
JP2002198482A (ja) 半導体装置およびその製造方法
US20200294896A1 (en) Lead Frame Stabilizer for Improved Lead Planarity
US11646252B2 (en) Semiconductor device including an extension element for air cooling
US6921967B2 (en) Reinforced die pad support structure
JPH04352436A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant