JP3872001B2 - リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器 - Google Patents
リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器 Download PDFInfo
- Publication number
- JP3872001B2 JP3872001B2 JP2002333717A JP2002333717A JP3872001B2 JP 3872001 B2 JP3872001 B2 JP 3872001B2 JP 2002333717 A JP2002333717 A JP 2002333717A JP 2002333717 A JP2002333717 A JP 2002333717A JP 3872001 B2 JP3872001 B2 JP 3872001B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- semiconductor device
- optical coupling
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は、リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器に関する。
【0002】
【従来の技術】
半導体装置に用いられるリードフレームとしては、種々のものがある(特許文献1を参照)。例えば、DIP(Dual Inline Package)タイプやSOP(Small Outline Package)タイプといった複数種類のものがある。DIPタイプのリードフレームは、基板の各孔に挿入される各リードを有しており、各リードの先端部の厚みが0.25mmであって、各リードのピッチが2.54mmである。また、SOPタイプのリードフレームは、基板面に載せられる各リードを有しており、各リードの先端部の厚みが0.15〜0.20mm程度であって、各リードのピッチが1.27mmである。
【0003】
図4(a)及び(b)は、DIPタイプのリードフレームを用いた光結合素子の断面図及び平面図である。また、図5は、この光結合素子の製造過程を示すフローチャートである。
【0004】
この光結合素子101では、発光素子102及び受光素子103を各リードフレーム104,105のヘッダー104a,105aにそれぞれ搭載してダイボンドし、発光素子102及び受光素子103をワイヤーボンドによるそれぞれのワイヤー106,107を介して各リードフレーム104,105のリード104b,105bに接続し、発光素子102を応力緩和のためのシリコーン樹脂108によりプリコートしている。そして、発光素子102と受光素子103のそれぞれの光軸を相互に一致させ、各リードフレーム104,105を位置決め固定する。更に、発光素子102と受光素子103間の光伝達経路となる透光性エポキシ樹脂111を一次モールドにより形成し、各リードフレーム104,105の1次タイバーカットを行なってから、遮光性エポキシ樹脂(パッケージ)112をトランスファーモールドにより形成する。この後、外装メッキ、各リードフレーム104,105の2次タイバーカット、リードフォーミング(パッケージ外側の各リード104b,105bの成形)、絶縁耐圧試験(発光素子102と受光素子103間の絶縁性検査)、電気的特性検査(電気的諸特性の測定)、マーキング、外観検査、梱包を経て、この光結合素子101を製品として出荷する。
【0005】
ここでは、DIPタイプのリードフレームを用いていることから、各リードフレーム104,105のリード104b,105bが基板の各孔に挿入され得る様に下方に突出している。
【0006】
尚、トランスファーモールドの他に、インジェクションモールドや注入型モールド等を適用しても良い。また、1次モールドにより形成される透光性エポキシ樹脂の代わりに、透明シリコーン樹脂を用いて、発光素子102と受光素子103間の光伝達経路を形成しても構わない。
【0007】
図6は、DIPタイプのリードフレームの製造過程を示すフローチャートである。
【0008】
まず、コイル状に巻かれた金属板材(Cu、Fe等の板材)を延ばし、金属板材を打ち抜き金型により打ち抜いて、リードフレームを形成する。そして、リードフレームのヘッダーやボンディングワイヤーが接続される部位に銀メッキを施し、リードフレームのヘッダーやリードを折り曲げ加工し、これを製品として提供する。
【0009】
尚、打ち抜き工程、メッキ工程、及び折り曲げ工程の順番を適宜に入れ替えることもある。
【0010】
図7(a)及び(b)は、SOPタイプのリードフレームを用いた光結合素子の断面図及び平面図である。また、図8は、この光結合素子の製造過程を示すフローチャートである。尚、図7(a)及び(b)において、図4(a)及び(b)の光結合素子と同様の作用を果たす部位には同じ符号を付す。
【0011】
この光結合素子121は、図4(a)及び(b)の光結合素子101と比較すると、該光結合素子101の各リードフレーム104,105の代わりに、各リードフレーム124,125を用いている点のみが異なる。
【0012】
各リードフレーム124,125は、SOPタイプのものであるから、各リード124b,125bが基板面の配線パターンに接触し得る様に折り曲げられている。
【0013】
また、図8の光結合素子121の製造工程は、図5の光結合素子101の製造工程と比較すると、2次タイバーカットを省略している点が異なる。
【0014】
更に、SOPタイプのリードフレームの製造工程は、図6のDIPタイプのリードフレームの製造工程と同様である。
【0015】
【特許文献1】
特開平7−94657号公報
【0016】
【発明が解決しようとする課題】
ところで、近年、電子部品のアッセイ方法は、実装機による自動化を推進する動きと、中国を中心としたアジア圏での安い労務費を利用した手作業による手動化を推進する動きとの2つに大別される。
【0017】
前者の実装機による方法では、リフロー等の手段により電子部品を基板上に実装するという自動化に対応し得る様に小型のSOPタイプのリードフレームを用いた電子部品が要求される。これに対して後者の手動作業による方法では、電子部品の各リードを基板の各孔に挿入し得る様にDIPタイプのリードフレームを用いた電子部品が要求される。
【0018】
一方、電気的特性が全く同一の半導体装置であっても、DIPタイプのリードフレームを用いた半導体装置(例えば光結合素子)とSOPタイプのリードフレームを用いた半導体装置(例えば光結合素子)では、製造ラインが変わるため、市場の動きに応じてそれぞれの半導体装置の生産計画を立てる必要がある。
【0019】
また、DIPタイプのリードフレームとSOPタイプのリードフレームを比較すると、先に述べた様にリードのピッチやリードの先端部の厚みが異なる。このため、これらのリードフレームを製造するための打ち抜き金型や折り曲げ金型をそれぞれ用意する必要がある。
【0020】
しかしながら、DIPタイプのリードフレームを用いた半導体装置とSOPタイプのリードフレームを用いた半導体装置との需要の割合の変動が激しく、このためにそれぞれのタイプの半導体装置の生産計画を立て難く、生産能力を超えたり、急な注文に応じきれないという事態を招くことが頻繁にあった。
【0021】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、複数のタイプに使い分けることが可能なリードフレームを提供することを目的とする。
【0022】
また、本発明は、本発明のリードフレームを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器を提供することを目的とする。
【0023】
【課題を解決するための手段】
上記課題を解決するために、本発明は、半導体装置で用いられるリードフレームにおいて、複数の第1リードを並列に配置する共に、複数の第2リードを並列に配置し、各第1リードの一端と各第2リードの一端を相互に向き合わせて連結し、各第1リードと各第2リードの連結部位近傍で、各第2リードの幅を広くし、各第1リードのピッチをSOPタイプのリードフレームのリードピッチ1.27mmに設定し、各第2リードのピッチをDIPタイプのリードフレームのリードピッチ2.54mmに設定している。
【0024】
この様な構成の本発明によれば、各第1リードのピッチと各第2リードのピッチを相互に異ならせ、各第1リードの一端と各第2リードの一端を相互に向き合わせて連結している。このため、半導体素子をリードフレームに搭載し、半導体素子をパッケージに封入するに際し、各第1リードをパッケージに封入し、各第2リードのみをパッケージから突出させれば、各第2リードを持つ半導体装置を提供することができる。また、各第1リード及び各第2リードをパッケージから共に突出させ、各第2リードを切断すれば、各第1リードを持つ半導体装置を提供することができる。すなわち、1種類のリードフレームを用いて、2種類のリードピッチを設定することができる。この様なリードフレームの共用化により、材料費や材料の種類を低減させることができ、部品管理が容易になる。また、製造ラインの共用化が可能になり、このために2種類のリードピッチの半導体装置の生産計画の切り換えを容易に行なうことができ、半導体装置の安定供給や設備費の低減を図ることができ、半導体装置のコストの低減も実現することができる。
【0025】
また、本発明においては、各第1リードを薄化している。
【0026】
一方、本発明の半導体装置の製造方法は、本発明のリードフレームに半導体装置を搭載するステップと、この半導体装置をパッケージに封止するステップとを含み、パッケージの封止範囲の設定により、各第1リード及び各第2リードの少なくとも一方をパッケージから突出させている。
【0027】
この様な本発明の製造方法によっても、本発明のリードフレームと同様の作用及び効果を達成することができる。
【0028】
また、本発明においては、パッケージを成形する金型により、各第1リードを押し潰して薄化している。
【0029】
この様に金型により各第1リードを押し潰して薄化すれば、この薄化のための格別な工程を設けずに済み、コストの上昇を抑えることができる。
【0030】
更に、本発明は、リードフレーム、それを用いた半導体装置の製造方法だけではなく、それを用いた半導体装置、及び電子機器をも包含する。
【0031】
半導体装置としては、光結合素子、IC、LSI等を挙げることができ、その他の種類のものであっても良い。
【0032】
また、電子機器としては、DVD、CD、MD等の再生装置、TV、VTR、電源機器、インバータ制御機器等を挙げることができ、その他の種類のものであっても構わない。
【0033】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
【0034】
図1(a)〜(d)は、本発明のリードフレームの一実施形態を適用した光結合素子の製造工程を示している。この光結合素子10Dでは、発光側リードフレーム11及び受光側リードフレーム21を用いている。
【0035】
発光側リードフレーム11は、図1(a)に示す様に相互に並列に配置された各第1リード12と、相互に並列に配置された各第2リード13と、各第1リード12を相互に接続する各タイバー14,15と、一方の第1リード12の端部に形成されたヘッダー16とを備えており、各第1リード12と各第2リード13を相互に連結している。
【0036】
発光側リードフレーム11の厚さは、DIPタイプに準じる0.25mmとなっている。また、各第1リード12のピッチがSOPタイプに準じる1.27mmに設定され、各第2リード13のピッチがDIPタイプに準じる2.54mmに設定されている。
【0037】
受光側リードフレーム21は、図1(a)に示す様に相互に並列に配置された各第1リード22と、相互に並列に配置された各第2リード23と、各第1リード22を相互に接続する各タイバー24,25と、一方の第1リード22の端部に形成されたヘッダー26とを備えており、各第1リード22と各第2リード23を相互に連結している。
【0038】
受光側リードフレーム21は、発光側リードフレーム11と同様に、その厚さがDIPタイプに準じる0.25mmとなっている。また、各第1リード22のピッチがSOPタイプに準じる1.27mmに設定され、各第2リード23のピッチがDIPタイプに準じる2.54mmに設定されている。
【0039】
さて、発光側リードフレーム11の各第1リード12は、図2に示す様に予め折り曲げ加工されたものである。この発光側リードフレーム11では、図1(a)に示す様に一方の第1リード12のヘッダー16に発光素子17を搭載してダイボンドし、発光素子17をワイヤーボンドによるワイヤー18を介して他方の第1リード12に接続している。この後に、発光素子17を応力緩和のためのシリコーン樹脂によりプリコートしても構わない。
【0040】
また、受光側リードフレーム21の各第1リード22も、図2に示す様に予め折り曲げ加工されたものである。この受光側リードフレーム21では、図1(a)に示す様に一方の第1リード22のヘッダー26に受光素子27を搭載してダイボンドし、受光素子27をワイヤーボンドによるワイヤー28を介して他方の第1リード22に接続している。
【0041】
こうして発光側リードフレーム11に発光素子17を搭載すると共に、受光側リードフレーム21に受光素子27を搭載してから、発光素子17と受光素子27のそれぞれの光軸を相互に一致させ、発光側リードフレーム11及び受光側リードフレーム21を位置決め固定した状態で、発光素子17と受光素子27間の光伝達経路となる透光性エポキシ樹脂31を一次モールドにより形成する。
【0042】
この後、図1(b)に示す様に発光側リードフレーム11のタイバー14及び受光側リードフレーム21のタイバー24をカットし、図1(c)に示す様に遮光性エポキシ樹脂(パッケージ)32をトランスファーモールドにより形成する。
【0043】
通常、ここまでの工程は、発光側リードフレーム11の多数の第1リード12と多数の第2リード13を各タイバー14,15により連結し、受光側リードフレーム21の多数の第1リード22と多数の第2リード23を各タイバー24,25により連結した状態でなされ、複数の光結合素子Dが一度に製造される。
【0044】
そして、図1(d)に示す様に発光側リードフレーム11のタイバー15及び受光側リードフレーム21のタイバー25をカットする。これにより、各光結合素子Dが分離される。
【0045】
更に、リードフォーミング(発光側リードフレーム11の各第2リード13及び受光側リードフレーム21の各第2リード23の成形)、絶縁耐圧試験(発光素子17と受光素子27間の絶縁性検査)、電気的特性検査(電気的諸特性の測定)、マーキング、外観検査、梱包を経て、この光結合素子10Dを製品として出荷する。尚、各第2リード13及び各第2リード23は、リードフォーミングにより基板の各孔に挿入され得る様に成形される。
【0046】
この様な光結合素子10Dでは、図1(d)からも明らかな様に発光側リードフレーム11の各第2リード13及び受光側リードフレーム21の各第2リード23が外部接続のために用いられる。
【0047】
先に述べた様に発光側リードフレーム11及び受光側リードフレーム21の厚さがDIPタイプに準じる0.25mmとなっており、各第2リード13及び各第2リード23のピッチがDIPタイプに準じる2.54mmに設定されている。
【0048】
従って、光結合素子10Dについては、外部接続用の各リードがDIPタイプであると言える。このため、光結合素子10DをDIPタイプのリードフレームのものとして扱うことができる。
【0049】
図3(a)〜(d)は、本実施形態のリードフレームを適用した他の光結合素子の製造工程を示している。尚、図3において、図1と同様の作用を果たす部位には同じ符号を付す。
【0050】
この光結合素子10Sでは、図1の光結合素子10Dと同様に、発光側リードフレーム11、受光側リードフレーム21、発光素子17、及び受光素子27等を用いている。すなわち、光結合素子10Sと光結合素子10D間では、殆どの部品を共用化している。
【0051】
ただし、光結合素子10Sと光結合素子10D間では、発光素子17と受光素子27間の光伝達経路となる透光性エポキシ樹脂を一次モールドするための1次金型、及び光性エポキシ樹脂(パッケージ)をトランスファーモールドするための2次金型が異なる。
【0052】
この光結合素子10Sでは、図3(a)に示す様に発光側リードフレーム11に発光素子17を搭載すると共に、受光側リードフレーム21に受光素子27を搭載してから、発光素子17と受光素子27のそれぞれの光軸を相互に一致させ、発光側リードフレーム11及び受光側リードフレーム21を位置決め固定した状態で、発光素子17と受光素子27間の光伝達経路となる透光性エポキシ樹脂41を一次モールドにより形成する。
【0053】
また、一次モールドに際しては、1次金型により発光側リードフレーム11の各第1リード12及び受光側リードフレーム21の各第1リード22を挟み込んで押し潰し、各第1リード12及び各第1リード22の厚みをDIPタイプに準じる0.25mmからSOPタイプに準じる0.15〜0.20mm程度まで薄化させる。
【0054】
この後、図3(b)に示す様に発光側リードフレーム11のタイバー14及び受光側リードフレーム21のタイバー24をカットし、図3(c)に示す様に遮光性エポキシ樹脂(パッケージ)42をトランスファーモールドにより形成する。
【0055】
通常、ここまでの工程は、発光側リードフレーム11の多数の第1リード12と多数の第2リード13を各タイバー14,15により連結し、受光側リードフレーム21の多数の第1リード22と多数の第2リード23を各タイバー24,25により連結した状態でなされ、複数の光結合素子Sが一度に製造される。
【0056】
そして、図3(d)に示す様に発光側リードフレーム11のタイバー15及び受光側リードフレーム21のタイバー25をカットする。これにより、各光結合素子Sが分離される。同時に、発光側リードフレーム11の各第2リード13及び受光側リードフレーム21の各第2リード23をカットする。
【0057】
更に、リードフォーミング(発光側リードフレーム11の各第1リード12及び受光側リードフレーム21の各第1リード22の成形)、絶縁耐圧試験(発光素子17と受光素子27間の絶縁性検査)、電気的特性検査(電気的諸特性の測定)、マーキング、外観検査、梱包を経て、この光結合素子10Sを製品として出荷する。尚、各第1リード12及び各第1リード22は、リードフォーミングにより基板面に載せられる様に成形される。
【0058】
この様な光結合素子10Sでは、図3(d)からも明らかな様に発光側リードフレーム11の各第1リード12及び受光側リードフレーム21の各第1リード22が外部接続のために用いられる。
【0059】
先に述べた様に発光側リードフレーム11の各第1リード12及び受光側リードフレーム21の各第1リード22のピッチがSOPタイプに準じる1.27mmに設定されている。また、一次モールドに際し、各第1リード12及び各第1リード22がSOPタイプに準じる0.15〜0.20mm程度まで薄化されている。
【0060】
従って、光結合素子10Sについては、外部接続用の各リードがSOPタイプであると言える。このため、光結合素子10SをSOPタイプのリードフレームのものとして扱うことができる。
【0061】
この様に本実施形態のリードフレームを用いた場合は、各第2リード13及び各第2リード23をパッケージから突出させることにより該リードフレームをDIPタイプに準じるものとしたり、各第2リード13及び各第2リード23をカットして、各第1リード12及び各第1リード22をパッケージから突出させることにより該リードフレームをSOPタイプに準じるものとすることができる。このため、DIPタイプのリードフレームとSOPタイプのリードフレームを別々に用意する必要がなく、1種類のリードフレームを用意するだけで済む。また、材料費や材料の種類を低減させることができ、部品管理が容易になる。
【0062】
更に、図1(a)〜(d)と図3(a)〜(d)の比較からも明らかな様に、DIPタイプとSOPタイプ間で製造ラインの共用化が可能になり、このために2種類のリードピッチの光結合素子の生産計画の切り換えを容易に行なうことができ、光結合素子の安定供給や設備費の低減を図ることができ、光結合素子のコストの低減も実現することができる。
【0063】
尚、本発明は、上記実施形態に限定されるものではなく、多様に変形することができる。例えば、一次モールドのときに各第1リード12及び各第1リード22を1次金型により押し潰して薄化するのではなく、各第1リード12及び各第1リード22を予め薄化しておいても良く、この薄化ために他の周知の方法を用いても構わない。また、光結合素子10Dの製造工程と光結合素子10Sの製造工程間で、1次金型及び2次金型を共用しても構わない。
【0064】
また、本発明のリードフレームは、光結合素子だけではなく、IC、LSI等等の他の種類の半導体装置にも適用し得る。更に、本発明は、リードフレーム用いた半導体装置を含む電子機器をも包含する。この電子機器としては、DVD、CD、MD等の再生装置、TV、VTR、電源機器、インバータ制御機器等を挙げることができ、その他の種類のものであっても構わない。
【0065】
【発明の効果】
以上説明した様に本発明によれば、各第1リードのピッチと各第2リードのピッチを相互に異ならせ、各第1リードの一端と各第2リードの一端を相互に向き合わせて連結している。このため、半導体素子をリードフレームに搭載し、半導体素子をパッケージに封入するに際し、各第1リードをパッケージに封入し、各第2リードのみをパッケージから突出させれば、各第2リードを持つ半導体装置を提供することができる。また、各第1リード及び各第2リードをパッケージから共に突出させ、各第2リードを切断すれば、各第1リードを持つ半導体装置を提供することができる。すなわち、1種類のリードフレームを用いて、2種類のリードピッチを設定することができる。この様なリードフレームの共用化により、材料費や材料の種類を低減させることができ、部品管理が容易になる。また、製造ラインの共用化が可能になり、このために2種類のリードピッチの半導体装置の生産計画の切り換えを容易に行なうことができ、半導体装置の安定供給や設備費の低減を図ることができ、半導体装置のコストの低減も実現することができる。
【図面の簡単な説明】
【図1】(a)〜(d)は、本発明のリードフレームの一実施形態を適用した光結合素子の製造工程を示す図である。
【図2】本実施形態のリードフレームを示す斜視図である。
【図3】本実施形態のリードフレームを適用した他の光結合素子の製造工程を示す図である。
【図4】(a)及び(b)は、従来のDIPタイプのリードフレームを用いた光結合素子の断面図及び平面図である。
【図5】図4の光結合素子の製造過程を示すフローチャートである。
【図6】従来のDIPタイプのリードフレームの製造過程を示すフローチャートである。
【図7】(a)及び(b)は、従来のSOPタイプのリードフレームを用いた光結合素子の断面図及び平面図である。
【図8】図7の光結合素子の製造過程を示すフローチャートである。
【符号の説明】
10D,10S 光結合素子
11 発光側リードフレーム
12,22 第1リード
13,23 第2リード
14,15,24,25 タイバー
16,26 ヘッダー
17 発光素子
18,28 ワイヤー
21 受光側リードフレーム
27 受光素子
31,41 透光性エポキシ樹脂
32,42 遮光性エポキシ樹脂(パッケージ)
Claims (4)
- 半導体装置で用いられるリードフレームにおいて、
複数の第1リードを並列に配置する共に、複数の第2リードを並列に配置し、各第1リードの一端と各第2リードの一端を相互に向き合わせて連結し、
各第1リードと各第2リードの連結部位近傍で、各第2リードの幅を広くし、
各第1リードのピッチをSOPタイプのリードフレームのリードピッチ1.27mmに設定し、各第2リードのピッチをDIPタイプのリードフレームのリードピッチ2.54mmに設定し、
各第1リードを薄化したことを特徴とするリードフレーム。 - 請求項1に記載のリードフレームに半導体装置を搭載するステップと、
この半導体装置をパッケージに封止するステップとを含み、
パッケージの封止範囲の設定により、各第1リード及び各第2リードの少なくとも一方をパッケージから突出させ、
パッケージを成形する金型により、各第1リードを押し潰して薄化したことを特徴とするリードフレームを用いた半導体装置の製造方法。 - 請求項1に記載のリードフレームを用いた半導体装置。
- 請求項3に記載の半導体装置を用いた電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002333717A JP3872001B2 (ja) | 2002-11-18 | 2002-11-18 | リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器 |
US10/690,615 US20040094827A1 (en) | 2002-11-18 | 2003-10-23 | Leadframe for semiconductor device, method for manufacturing semiconductor device using the same, semiconductor device using the same, and electronic equipment |
CNB2003101029672A CN1332443C (zh) | 2002-11-18 | 2003-10-31 | 半导体器件及其引线座、制作该器件的方法和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002333717A JP3872001B2 (ja) | 2002-11-18 | 2002-11-18 | リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004172213A JP2004172213A (ja) | 2004-06-17 |
JP3872001B2 true JP3872001B2 (ja) | 2007-01-24 |
Family
ID=32290240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002333717A Expired - Fee Related JP3872001B2 (ja) | 2002-11-18 | 2002-11-18 | リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20040094827A1 (ja) |
JP (1) | JP3872001B2 (ja) |
CN (1) | CN1332443C (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM279015U (en) * | 2005-04-26 | 2005-10-21 | Lingsen Precision Ind Ltd | Metal leadframes for integrated circuits with different thickness of pins |
JP5755186B2 (ja) * | 2012-06-25 | 2015-07-29 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
JP1537980S (ja) * | 2015-04-20 | 2015-11-16 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3727064A (en) * | 1971-03-17 | 1973-04-10 | Monsanto Co | Opto-isolator devices and method for the fabrication thereof |
US4722060A (en) * | 1984-03-22 | 1988-01-26 | Thomson Components-Mostek Corporation | Integrated-circuit leadframe adapted for a simultaneous bonding operation |
JP2515406B2 (ja) * | 1989-09-05 | 1996-07-10 | 株式会社東芝 | 樹脂封止型半導体装置 |
US5224021A (en) * | 1989-10-20 | 1993-06-29 | Matsushita Electric Industrial Co., Ltd. | Surface-mount network device |
US5451813A (en) * | 1991-09-05 | 1995-09-19 | Rohm Co., Ltd. | Semiconductor device with lead frame having different thicknesses |
JP2931936B2 (ja) * | 1992-01-17 | 1999-08-09 | 株式会社日立製作所 | 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置 |
JPH06216294A (ja) * | 1993-01-14 | 1994-08-05 | Mitsui High Tec Inc | リードフレーム |
JPH0786460A (ja) * | 1993-09-17 | 1995-03-31 | Toshiba Corp | 半導体装置 |
US6072228A (en) * | 1996-10-25 | 2000-06-06 | Micron Technology, Inc. | Multi-part lead frame with dissimilar materials and method of manufacturing |
JP3019821B2 (ja) * | 1997-10-22 | 2000-03-13 | 日本電気株式会社 | 半導体装置 |
US6476481B2 (en) * | 1998-05-05 | 2002-11-05 | International Rectifier Corporation | High current capacity semiconductor device package and lead frame with large area connection posts and modified outline |
TW393743B (en) * | 1998-11-27 | 2000-06-11 | United Microelectronics Corp | A lead frame |
JP3770763B2 (ja) * | 1999-12-07 | 2006-04-26 | ローム株式会社 | 電気機器駆動装置 |
JP4009097B2 (ja) * | 2001-12-07 | 2007-11-14 | 日立電線株式会社 | 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム |
JP3939554B2 (ja) * | 2002-01-15 | 2007-07-04 | シャープ株式会社 | 半導体用リードフレーム |
-
2002
- 2002-11-18 JP JP2002333717A patent/JP3872001B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-23 US US10/690,615 patent/US20040094827A1/en not_active Abandoned
- 2003-10-31 CN CNB2003101029672A patent/CN1332443C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040094827A1 (en) | 2004-05-20 |
CN1332443C (zh) | 2007-08-15 |
CN1501486A (zh) | 2004-06-02 |
JP2004172213A (ja) | 2004-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7737537B2 (en) | Electronic device | |
CN101587868B (zh) | 方形扁平无引线半导体封装及其制作方法 | |
US20070052074A1 (en) | Optical coupling element, method for producing the optical coupling element, and electronic device equipped with the optical coupling element | |
KR102330403B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN105940489B (zh) | 半导体模块 | |
US20130213704A1 (en) | Package structure and the method to fabricate thereof | |
CN103050467A (zh) | 封装结构及其制造方法 | |
JP2003209215A (ja) | 半導体用リードフレーム | |
GB2323474A (en) | A leadframe for a semiconductor device | |
JP3872001B2 (ja) | リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器 | |
CN107240580B (zh) | 一种导线架、电子组件以及电感器 | |
CN112216666B (zh) | 元器件电性连接方法及芯片封装 | |
CN102044445B (zh) | 无外引脚半导体封装构造的导线架制造方法 | |
EP0443044A1 (en) | Lead frame for semiconductor device and semiconductor device using the lead frame | |
US20100110654A1 (en) | Inner-connecting structure of lead frame and its connecting method | |
CN112956005A (zh) | 包含向内弯曲引线的集成电路封装 | |
CN220400583U (zh) | 一种半导体引线框架及半导体封装器件 | |
US9214447B2 (en) | Non-leaded type semiconductor package and method of assembling same | |
CN219899933U (zh) | 一种引线框架冲压加工模具 | |
CN210575930U (zh) | 一种sop封装结构 | |
JP4514497B2 (ja) | 半導体装置の製造方法 | |
CN220821555U (zh) | 传感器芯片qfn封装过渡结构 | |
CN219457613U (zh) | 封装结构 | |
KR100621990B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
CN205016528U (zh) | 一种覆晶摄像头 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |