JP3872001B2 - リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器 - Google Patents

リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器 Download PDF

Info

Publication number
JP3872001B2
JP3872001B2 JP2002333717A JP2002333717A JP3872001B2 JP 3872001 B2 JP3872001 B2 JP 3872001B2 JP 2002333717 A JP2002333717 A JP 2002333717A JP 2002333717 A JP2002333717 A JP 2002333717A JP 3872001 B2 JP3872001 B2 JP 3872001B2
Authority
JP
Japan
Prior art keywords
lead
lead frame
semiconductor device
optical coupling
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002333717A
Other languages
English (en)
Other versions
JP2004172213A (ja
Inventor
英也 高倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002333717A priority Critical patent/JP3872001B2/ja
Priority to US10/690,615 priority patent/US20040094827A1/en
Priority to CNB2003101029672A priority patent/CN1332443C/zh
Publication of JP2004172213A publication Critical patent/JP2004172213A/ja
Application granted granted Critical
Publication of JP3872001B2 publication Critical patent/JP3872001B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器に関する。
【０００２】
【従来の技術】
半導体装置に用いられるリードフレームとしては、種々のものがある（特許文献１を参照）。例えば、ＤＩＰ（Dual Inline Package）タイプやＳＯＰ（Small Outline Package）タイプといった複数種類のものがある。ＤＩＰタイプのリードフレームは、基板の各孔に挿入される各リードを有しており、各リードの先端部の厚みが０．２５ｍｍであって、各リードのピッチが２．５４ｍｍである。また、ＳＯＰタイプのリードフレームは、基板面に載せられる各リードを有しており、各リードの先端部の厚みが０．１５〜０．２０ｍｍ程度であって、各リードのピッチが１．２７ｍｍである。
【０００３】
図４（ａ）及び（ｂ）は、ＤＩＰタイプのリードフレームを用いた光結合素子の断面図及び平面図である。また、図５は、この光結合素子の製造過程を示すフローチャートである。
【０００４】
この光結合素子１０１では、発光素子１０２及び受光素子１０３を各リードフレーム１０４，１０５のヘッダー１０４ａ，１０５ａにそれぞれ搭載してダイボンドし、発光素子１０２及び受光素子１０３をワイヤーボンドによるそれぞれのワイヤー１０６，１０７を介して各リードフレーム１０４，１０５のリード１０４ｂ，１０５ｂに接続し、発光素子１０２を応力緩和のためのシリコーン樹脂１０８によりプリコートしている。そして、発光素子１０２と受光素子１０３のそれぞれの光軸を相互に一致させ、各リードフレーム１０４，１０５を位置決め固定する。更に、発光素子１０２と受光素子１０３間の光伝達経路となる透光性エポキシ樹脂１１１を一次モールドにより形成し、各リードフレーム１０４，１０５の１次タイバーカットを行なってから、遮光性エポキシ樹脂（パッケージ）１１２をトランスファーモールドにより形成する。この後、外装メッキ、各リードフレーム１０４，１０５の２次タイバーカット、リードフォーミング（パッケージ外側の各リード１０４ｂ，１０５ｂの成形）、絶縁耐圧試験（発光素子１０２と受光素子１０３間の絶縁性検査）、電気的特性検査（電気的諸特性の測定）、マーキング、外観検査、梱包を経て、この光結合素子１０１を製品として出荷する。
【０００５】
ここでは、ＤＩＰタイプのリードフレームを用いていることから、各リードフレーム１０４，１０５のリード１０４ｂ，１０５ｂが基板の各孔に挿入され得る様に下方に突出している。
【０００６】
尚、トランスファーモールドの他に、インジェクションモールドや注入型モールド等を適用しても良い。また、１次モールドにより形成される透光性エポキシ樹脂の代わりに、透明シリコーン樹脂を用いて、発光素子１０２と受光素子１０３間の光伝達経路を形成しても構わない。
【０００７】
図６は、ＤＩＰタイプのリードフレームの製造過程を示すフローチャートである。
【０００８】
まず、コイル状に巻かれた金属板材（Ｃｕ、Ｆｅ等の板材）を延ばし、金属板材を打ち抜き金型により打ち抜いて、リードフレームを形成する。そして、リードフレームのヘッダーやボンディングワイヤーが接続される部位に銀メッキを施し、リードフレームのヘッダーやリードを折り曲げ加工し、これを製品として提供する。
【０００９】
尚、打ち抜き工程、メッキ工程、及び折り曲げ工程の順番を適宜に入れ替えることもある。
【００１０】
図７（ａ）及び（ｂ）は、ＳＯＰタイプのリードフレームを用いた光結合素子の断面図及び平面図である。また、図８は、この光結合素子の製造過程を示すフローチャートである。尚、図７（ａ）及び（ｂ）において、図４（ａ）及び（ｂ）の光結合素子と同様の作用を果たす部位には同じ符号を付す。
【００１１】
この光結合素子１２１は、図４（ａ）及び（ｂ）の光結合素子１０１と比較すると、該光結合素子１０１の各リードフレーム１０４，１０５の代わりに、各リードフレーム１２４，１２５を用いている点のみが異なる。
【００１２】
各リードフレーム１２４，１２５は、ＳＯＰタイプのものであるから、各リード１２４ｂ，１２５ｂが基板面の配線パターンに接触し得る様に折り曲げられている。
【００１３】
また、図８の光結合素子１２１の製造工程は、図５の光結合素子１０１の製造工程と比較すると、２次タイバーカットを省略している点が異なる。
【００１４】
更に、ＳＯＰタイプのリードフレームの製造工程は、図６のＤＩＰタイプのリードフレームの製造工程と同様である。
【００１５】
【特許文献１】
特開平７−９４６５７号公報
【００１６】
【発明が解決しようとする課題】
ところで、近年、電子部品のアッセイ方法は、実装機による自動化を推進する動きと、中国を中心としたアジア圏での安い労務費を利用した手作業による手動化を推進する動きとの２つに大別される。
【００１７】
前者の実装機による方法では、リフロー等の手段により電子部品を基板上に実装するという自動化に対応し得る様に小型のＳＯＰタイプのリードフレームを用いた電子部品が要求される。これに対して後者の手動作業による方法では、電子部品の各リードを基板の各孔に挿入し得る様にＤＩＰタイプのリードフレームを用いた電子部品が要求される。
【００１８】
一方、電気的特性が全く同一の半導体装置であっても、ＤＩＰタイプのリードフレームを用いた半導体装置（例えば光結合素子）とＳＯＰタイプのリードフレームを用いた半導体装置（例えば光結合素子）では、製造ラインが変わるため、市場の動きに応じてそれぞれの半導体装置の生産計画を立てる必要がある。
【００１９】
また、ＤＩＰタイプのリードフレームとＳＯＰタイプのリードフレームを比較すると、先に述べた様にリードのピッチやリードの先端部の厚みが異なる。このため、これらのリードフレームを製造するための打ち抜き金型や折り曲げ金型をそれぞれ用意する必要がある。
【００２０】
しかしながら、ＤＩＰタイプのリードフレームを用いた半導体装置とＳＯＰタイプのリードフレームを用いた半導体装置との需要の割合の変動が激しく、このためにそれぞれのタイプの半導体装置の生産計画を立て難く、生産能力を超えたり、急な注文に応じきれないという事態を招くことが頻繁にあった。
【００２１】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、複数のタイプに使い分けることが可能なリードフレームを提供することを目的とする。
【００２２】
また、本発明は、本発明のリードフレームを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器を提供することを目的とする。
【００２３】
【課題を解決するための手段】
上記課題を解決するために、本発明は、半導体装置で用いられるリードフレームにおいて、複数の第１リードを並列に配置する共に、複数の第２リードを並列に配置し、各第１リードの一端と各第２リードの一端を相互に向き合わせて連結し、各第１リードと各第２リードの連結部位近傍で、各第２リードの幅を広くし、各第１リードのピッチをＳＯＰタイプのリードフレームのリードピッチ１．２７ｍｍに設定し、各第２リードのピッチをＤＩＰタイプのリードフレームのリードピッチ２．５４ｍｍに設定している。
【００２４】
この様な構成の本発明によれば、各第１リードのピッチと各第２リードのピッチを相互に異ならせ、各第１リードの一端と各第２リードの一端を相互に向き合わせて連結している。このため、半導体素子をリードフレームに搭載し、半導体素子をパッケージに封入するに際し、各第１リードをパッケージに封入し、各第２リードのみをパッケージから突出させれば、各第２リードを持つ半導体装置を提供することができる。また、各第１リード及び各第２リードをパッケージから共に突出させ、各第２リードを切断すれば、各第１リードを持つ半導体装置を提供することができる。すなわち、１種類のリードフレームを用いて、２種類のリードピッチを設定することができる。この様なリードフレームの共用化により、材料費や材料の種類を低減させることができ、部品管理が容易になる。また、製造ラインの共用化が可能になり、このために２種類のリードピッチの半導体装置の生産計画の切り換えを容易に行なうことができ、半導体装置の安定供給や設備費の低減を図ることができ、半導体装置のコストの低減も実現することができる。
【００２５】
また、本発明においては、各第１リードを薄化している。
【００２６】
一方、本発明の半導体装置の製造方法は、本発明のリードフレームに半導体装置を搭載するステップと、この半導体装置をパッケージに封止するステップとを含み、パッケージの封止範囲の設定により、各第１リード及び各第２リードの少なくとも一方をパッケージから突出させている。
【００２７】
この様な本発明の製造方法によっても、本発明のリードフレームと同様の作用及び効果を達成することができる。
【００２８】
また、本発明においては、パッケージを成形する金型により、各第１リードを押し潰して薄化している。
【００２９】
この様に金型により各第１リードを押し潰して薄化すれば、この薄化のための格別な工程を設けずに済み、コストの上昇を抑えることができる。
【００３０】
更に、本発明は、リードフレーム、それを用いた半導体装置の製造方法だけではなく、それを用いた半導体装置、及び電子機器をも包含する。
【００３１】
半導体装置としては、光結合素子、ＩＣ、ＬＳＩ等を挙げることができ、その他の種類のものであっても良い。
【００３２】
また、電子機器としては、ＤＶＤ、ＣＤ、ＭＤ等の再生装置、ＴＶ、ＶＴＲ、電源機器、インバータ制御機器等を挙げることができ、その他の種類のものであっても構わない。
【００３３】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
【００３４】
図１（ａ）〜（ｄ）は、本発明のリードフレームの一実施形態を適用した光結合素子の製造工程を示している。この光結合素子１０Ｄでは、発光側リードフレーム１１及び受光側リードフレーム２１を用いている。
【００３５】
発光側リードフレーム１１は、図１（ａ）に示す様に相互に並列に配置された各第１リード１２と、相互に並列に配置された各第２リード１３と、各第１リード１２を相互に接続する各タイバー１４，１５と、一方の第１リード１２の端部に形成されたヘッダー１６とを備えており、各第１リード１２と各第２リード１３を相互に連結している。
【００３６】
発光側リードフレーム１１の厚さは、ＤＩＰタイプに準じる０．２５ｍｍとなっている。また、各第１リード１２のピッチがＳＯＰタイプに準じる１．２７ｍｍに設定され、各第２リード１３のピッチがＤＩＰタイプに準じる２．５４ｍｍに設定されている。
【００３７】
受光側リードフレーム２１は、図１（ａ）に示す様に相互に並列に配置された各第１リード２２と、相互に並列に配置された各第２リード２３と、各第１リード２２を相互に接続する各タイバー２４，２５と、一方の第１リード２２の端部に形成されたヘッダー２６とを備えており、各第１リード２２と各第２リード２３を相互に連結している。
【００３８】
受光側リードフレーム２１は、発光側リードフレーム１１と同様に、その厚さがＤＩＰタイプに準じる０．２５ｍｍとなっている。また、各第１リード２２のピッチがＳＯＰタイプに準じる１．２７ｍｍに設定され、各第２リード２３のピッチがＤＩＰタイプに準じる２．５４ｍｍに設定されている。
【００３９】
さて、発光側リードフレーム１１の各第１リード１２は、図２に示す様に予め折り曲げ加工されたものである。この発光側リードフレーム１１では、図１（ａ）に示す様に一方の第１リード１２のヘッダー１６に発光素子１７を搭載してダイボンドし、発光素子１７をワイヤーボンドによるワイヤー１８を介して他方の第１リード１２に接続している。この後に、発光素子１７を応力緩和のためのシリコーン樹脂によりプリコートしても構わない。
【００４０】
また、受光側リードフレーム２１の各第１リード２２も、図２に示す様に予め折り曲げ加工されたものである。この受光側リードフレーム２１では、図１（ａ）に示す様に一方の第１リード２２のヘッダー２６に受光素子２７を搭載してダイボンドし、受光素子２７をワイヤーボンドによるワイヤー２８を介して他方の第１リード２２に接続している。
【００４１】
こうして発光側リードフレーム１１に発光素子１７を搭載すると共に、受光側リードフレーム２１に受光素子２７を搭載してから、発光素子１７と受光素子２７のそれぞれの光軸を相互に一致させ、発光側リードフレーム１１及び受光側リードフレーム２１を位置決め固定した状態で、発光素子１７と受光素子２７間の光伝達経路となる透光性エポキシ樹脂３１を一次モールドにより形成する。
【００４２】
この後、図１（ｂ）に示す様に発光側リードフレーム１１のタイバー１４及び受光側リードフレーム２１のタイバー２４をカットし、図１（ｃ）に示す様に遮光性エポキシ樹脂（パッケージ）３２をトランスファーモールドにより形成する。
【００４３】
通常、ここまでの工程は、発光側リードフレーム１１の多数の第１リード１２と多数の第２リード１３を各タイバー１４，１５により連結し、受光側リードフレーム２１の多数の第１リード２２と多数の第２リード２３を各タイバー２４，２５により連結した状態でなされ、複数の光結合素子Ｄが一度に製造される。
【００４４】
そして、図１（ｄ）に示す様に発光側リードフレーム１１のタイバー１５及び受光側リードフレーム２１のタイバー２５をカットする。これにより、各光結合素子Ｄが分離される。
【００４５】
更に、リードフォーミング（発光側リードフレーム１１の各第２リード１３及び受光側リードフレーム２１の各第２リード２３の成形）、絶縁耐圧試験（発光素子１７と受光素子２７間の絶縁性検査）、電気的特性検査（電気的諸特性の測定）、マーキング、外観検査、梱包を経て、この光結合素子１０Ｄを製品として出荷する。尚、各第２リード１３及び各第２リード２３は、リードフォーミングにより基板の各孔に挿入され得る様に成形される。
【００４６】
この様な光結合素子１０Ｄでは、図１（ｄ）からも明らかな様に発光側リードフレーム１１の各第２リード１３及び受光側リードフレーム２１の各第２リード２３が外部接続のために用いられる。
【００４７】
先に述べた様に発光側リードフレーム１１及び受光側リードフレーム２１の厚さがＤＩＰタイプに準じる０．２５ｍｍとなっており、各第２リード１３及び各第２リード２３のピッチがＤＩＰタイプに準じる２．５４ｍｍに設定されている。
【００４８】
従って、光結合素子１０Ｄについては、外部接続用の各リードがＤＩＰタイプであると言える。このため、光結合素子１０ＤをＤＩＰタイプのリードフレームのものとして扱うことができる。
【００４９】
図３（ａ）〜（ｄ）は、本実施形態のリードフレームを適用した他の光結合素子の製造工程を示している。尚、図３において、図１と同様の作用を果たす部位には同じ符号を付す。
【００５０】
この光結合素子１０Ｓでは、図１の光結合素子１０Ｄと同様に、発光側リードフレーム１１、受光側リードフレーム２１、発光素子１７、及び受光素子２７等を用いている。すなわち、光結合素子１０Ｓと光結合素子１０Ｄ間では、殆どの部品を共用化している。
【００５１】
ただし、光結合素子１０Ｓと光結合素子１０Ｄ間では、発光素子１７と受光素子２７間の光伝達経路となる透光性エポキシ樹脂を一次モールドするための１次金型、及び光性エポキシ樹脂（パッケージ）をトランスファーモールドするための２次金型が異なる。
【００５２】
この光結合素子１０Ｓでは、図３（ａ）に示す様に発光側リードフレーム１１に発光素子１７を搭載すると共に、受光側リードフレーム２１に受光素子２７を搭載してから、発光素子１７と受光素子２７のそれぞれの光軸を相互に一致させ、発光側リードフレーム１１及び受光側リードフレーム２１を位置決め固定した状態で、発光素子１７と受光素子２７間の光伝達経路となる透光性エポキシ樹脂４１を一次モールドにより形成する。
【００５３】
また、一次モールドに際しては、１次金型により発光側リードフレーム１１の各第１リード１２及び受光側リードフレーム２１の各第１リード２２を挟み込んで押し潰し、各第１リード１２及び各第１リード２２の厚みをＤＩＰタイプに準じる０．２５ｍｍからＳＯＰタイプに準じる０．１５〜０．２０ｍｍ程度まで薄化させる。
【００５４】
この後、図３（ｂ）に示す様に発光側リードフレーム１１のタイバー１４及び受光側リードフレーム２１のタイバー２４をカットし、図３（ｃ）に示す様に遮光性エポキシ樹脂（パッケージ）４２をトランスファーモールドにより形成する。
【００５５】
通常、ここまでの工程は、発光側リードフレーム１１の多数の第１リード１２と多数の第２リード１３を各タイバー１４，１５により連結し、受光側リードフレーム２１の多数の第１リード２２と多数の第２リード２３を各タイバー２４，２５により連結した状態でなされ、複数の光結合素子Ｓが一度に製造される。
【００５６】
そして、図３（ｄ）に示す様に発光側リードフレーム１１のタイバー１５及び受光側リードフレーム２１のタイバー２５をカットする。これにより、各光結合素子Ｓが分離される。同時に、発光側リードフレーム１１の各第２リード１３及び受光側リードフレーム２１の各第２リード２３をカットする。
【００５７】
更に、リードフォーミング（発光側リードフレーム１１の各第１リード１２及び受光側リードフレーム２１の各第１リード２２の成形）、絶縁耐圧試験（発光素子１７と受光素子２７間の絶縁性検査）、電気的特性検査（電気的諸特性の測定）、マーキング、外観検査、梱包を経て、この光結合素子１０Ｓを製品として出荷する。尚、各第１リード１２及び各第１リード２２は、リードフォーミングにより基板面に載せられる様に成形される。
【００５８】
この様な光結合素子１０Ｓでは、図３（ｄ）からも明らかな様に発光側リードフレーム１１の各第１リード１２及び受光側リードフレーム２１の各第１リード２２が外部接続のために用いられる。
【００５９】
先に述べた様に発光側リードフレーム１１の各第１リード１２及び受光側リードフレーム２１の各第１リード２２のピッチがＳＯＰタイプに準じる１．２７ｍｍに設定されている。また、一次モールドに際し、各第１リード１２及び各第１リード２２がＳＯＰタイプに準じる０．１５〜０．２０ｍｍ程度まで薄化されている。
【００６０】
従って、光結合素子１０Ｓについては、外部接続用の各リードがＳＯＰタイプであると言える。このため、光結合素子１０ＳをＳＯＰタイプのリードフレームのものとして扱うことができる。
【００６１】
この様に本実施形態のリードフレームを用いた場合は、各第２リード１３及び各第２リード２３をパッケージから突出させることにより該リードフレームをＤＩＰタイプに準じるものとしたり、各第２リード１３及び各第２リード２３をカットして、各第１リード１２及び各第１リード２２をパッケージから突出させることにより該リードフレームをＳＯＰタイプに準じるものとすることができる。このため、ＤＩＰタイプのリードフレームとＳＯＰタイプのリードフレームを別々に用意する必要がなく、１種類のリードフレームを用意するだけで済む。また、材料費や材料の種類を低減させることができ、部品管理が容易になる。
【００６２】
更に、図１（ａ）〜（ｄ）と図３（ａ）〜（ｄ）の比較からも明らかな様に、ＤＩＰタイプとＳＯＰタイプ間で製造ラインの共用化が可能になり、このために２種類のリードピッチの光結合素子の生産計画の切り換えを容易に行なうことができ、光結合素子の安定供給や設備費の低減を図ることができ、光結合素子のコストの低減も実現することができる。
【００６３】
尚、本発明は、上記実施形態に限定されるものではなく、多様に変形することができる。例えば、一次モールドのときに各第１リード１２及び各第１リード２２を１次金型により押し潰して薄化するのではなく、各第１リード１２及び各第１リード２２を予め薄化しておいても良く、この薄化ために他の周知の方法を用いても構わない。また、光結合素子１０Ｄの製造工程と光結合素子１０Ｓの製造工程間で、１次金型及び２次金型を共用しても構わない。
【００６４】
また、本発明のリードフレームは、光結合素子だけではなく、ＩＣ、ＬＳＩ等等の他の種類の半導体装置にも適用し得る。更に、本発明は、リードフレーム用いた半導体装置を含む電子機器をも包含する。この電子機器としては、ＤＶＤ、ＣＤ、ＭＤ等の再生装置、ＴＶ、ＶＴＲ、電源機器、インバータ制御機器等を挙げることができ、その他の種類のものであっても構わない。
【００６５】
【発明の効果】
以上説明した様に本発明によれば、各第１リードのピッチと各第２リードのピッチを相互に異ならせ、各第１リードの一端と各第２リードの一端を相互に向き合わせて連結している。このため、半導体素子をリードフレームに搭載し、半導体素子をパッケージに封入するに際し、各第１リードをパッケージに封入し、各第２リードのみをパッケージから突出させれば、各第２リードを持つ半導体装置を提供することができる。また、各第１リード及び各第２リードをパッケージから共に突出させ、各第２リードを切断すれば、各第１リードを持つ半導体装置を提供することができる。すなわち、１種類のリードフレームを用いて、２種類のリードピッチを設定することができる。この様なリードフレームの共用化により、材料費や材料の種類を低減させることができ、部品管理が容易になる。また、製造ラインの共用化が可能になり、このために２種類のリードピッチの半導体装置の生産計画の切り換えを容易に行なうことができ、半導体装置の安定供給や設備費の低減を図ることができ、半導体装置のコストの低減も実現することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、本発明のリードフレームの一実施形態を適用した光結合素子の製造工程を示す図である。
【図２】本実施形態のリードフレームを示す斜視図である。
【図３】本実施形態のリードフレームを適用した他の光結合素子の製造工程を示す図である。
【図４】（ａ）及び（ｂ）は、従来のＤＩＰタイプのリードフレームを用いた光結合素子の断面図及び平面図である。
【図５】図４の光結合素子の製造過程を示すフローチャートである。
【図６】従来のＤＩＰタイプのリードフレームの製造過程を示すフローチャートである。
【図７】（ａ）及び（ｂ）は、従来のＳＯＰタイプのリードフレームを用いた光結合素子の断面図及び平面図である。
【図８】図７の光結合素子の製造過程を示すフローチャートである。
【符号の説明】
１０Ｄ，１０Ｓ 光結合素子
１１ 発光側リードフレーム
１２，２２ 第１リード
１３，２３ 第２リード
１４，１５，２４，２５ タイバー
１６，２６ ヘッダー
１７ 発光素子
１８，２８ ワイヤー
２１ 受光側リードフレーム
２７ 受光素子
３１，４１ 透光性エポキシ樹脂
３２，４２ 遮光性エポキシ樹脂（パッケージ）

Claims (4)

  1. 半導体装置で用いられるリードフレームにおいて、
    複数の第１リードを並列に配置する共に、複数の第２リードを並列に配置し、各第１リードの一端と各第２リードの一端を相互に向き合わせて連結し、
    各第１リードと各第２リードの連結部位近傍で、各第２リードの幅を広くし、
    各第１リードのピッチをＳＯＰタイプのリードフレームのリードピッチ１．２７ｍｍに設定し、各第２リードのピッチをＤＩＰタイプのリードフレームのリードピッチ２．５４ｍｍに設定し、
    各第１リードを薄化したことを特徴とするリードフレーム。
  2. 請求項１に記載のリードフレームに半導体装置を搭載するステップと、
    この半導体装置をパッケージに封止するステップとを含み、
    パッケージの封止範囲の設定により、各第１リード及び各第２リードの少なくとも一方をパッケージから突出させ、
    パッケージを成形する金型により、各第１リードを押し潰して薄化したことを特徴とするリードフレームを用いた半導体装置の製造方法。
  3. 請求項１に記載のリードフレームを用いた半導体装置。
  4. 請求項３に記載の半導体装置を用いた電子機器。
JP2002333717A 2002-11-18 2002-11-18 リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器 Expired - Fee Related JP3872001B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002333717A JP3872001B2 (ja) 2002-11-18 2002-11-18 リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器
US10/690,615 US20040094827A1 (en) 2002-11-18 2003-10-23 Leadframe for semiconductor device, method for manufacturing semiconductor device using the same, semiconductor device using the same, and electronic equipment
CNB2003101029672A CN1332443C (zh) 2002-11-18 2003-10-31 半导体器件及其引线座、制作该器件的方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002333717A JP3872001B2 (ja) 2002-11-18 2002-11-18 リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器

Publications (2)

Publication Number Publication Date
JP2004172213A JP2004172213A (ja) 2004-06-17
JP3872001B2 true JP3872001B2 (ja) 2007-01-24

Family

ID=32290240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002333717A Expired - Fee Related JP3872001B2 (ja) 2002-11-18 2002-11-18 リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器

Country Status (3)

Country Link
US (1) US20040094827A1 (ja)
JP (1) JP3872001B2 (ja)
CN (1) CN1332443C (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM279015U (en) * 2005-04-26 2005-10-21 Lingsen Precision Ind Ltd Metal leadframes for integrated circuits with different thickness of pins
JP5755186B2 (ja) * 2012-06-25 2015-07-29 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP1537980S (ja) * 2015-04-20 2015-11-16

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3727064A (en) * 1971-03-17 1973-04-10 Monsanto Co Opto-isolator devices and method for the fabrication thereof
US4722060A (en) * 1984-03-22 1988-01-26 Thomson Components-Mostek Corporation Integrated-circuit leadframe adapted for a simultaneous bonding operation
JP2515406B2 (ja) * 1989-09-05 1996-07-10 株式会社東芝 樹脂封止型半導体装置
US5224021A (en) * 1989-10-20 1993-06-29 Matsushita Electric Industrial Co., Ltd. Surface-mount network device
US5451813A (en) * 1991-09-05 1995-09-19 Rohm Co., Ltd. Semiconductor device with lead frame having different thicknesses
JP2931936B2 (ja) * 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
JPH06216294A (ja) * 1993-01-14 1994-08-05 Mitsui High Tec Inc リードフレーム
JPH0786460A (ja) * 1993-09-17 1995-03-31 Toshiba Corp 半導体装置
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
JP3019821B2 (ja) * 1997-10-22 2000-03-13 日本電気株式会社 半導体装置
US6476481B2 (en) * 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
TW393743B (en) * 1998-11-27 2000-06-11 United Microelectronics Corp A lead frame
JP3770763B2 (ja) * 1999-12-07 2006-04-26 ローム株式会社 電気機器駆動装置
JP4009097B2 (ja) * 2001-12-07 2007-11-14 日立電線株式会社 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム
JP3939554B2 (ja) * 2002-01-15 2007-07-04 シャープ株式会社 半導体用リードフレーム

Also Published As

Publication number Publication date
US20040094827A1 (en) 2004-05-20
CN1332443C (zh) 2007-08-15
CN1501486A (zh) 2004-06-02
JP2004172213A (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
US7737537B2 (en) Electronic device
CN101587868B (zh) 方形扁平无引线半导体封装及其制作方法
US20070052074A1 (en) Optical coupling element, method for producing the optical coupling element, and electronic device equipped with the optical coupling element
KR102330403B1 (ko) 반도체 장치 및 그 제조 방법
CN105940489B (zh) 半导体模块
US20130213704A1 (en) Package structure and the method to fabricate thereof
CN103050467A (zh) 封装结构及其制造方法
JP2003209215A (ja) 半導体用リードフレーム
GB2323474A (en) A leadframe for a semiconductor device
JP3872001B2 (ja) リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器
CN107240580B (zh) 一种导线架、电子组件以及电感器
CN112216666B (zh) 元器件电性连接方法及芯片封装
CN102044445B (zh) 无外引脚半导体封装构造的导线架制造方法
EP0443044A1 (en) Lead frame for semiconductor device and semiconductor device using the lead frame
US20100110654A1 (en) Inner-connecting structure of lead frame and its connecting method
CN112956005A (zh) 包含向内弯曲引线的集成电路封装
CN220400583U (zh) 一种半导体引线框架及半导体封装器件
US9214447B2 (en) Non-leaded type semiconductor package and method of assembling same
CN219899933U (zh) 一种引线框架冲压加工模具
CN210575930U (zh) 一种sop封装结构
JP4514497B2 (ja) 半導体装置の製造方法
CN220821555U (zh) 传感器芯片qfn封装过渡结构
CN219457613U (zh) 封装结构
KR100621990B1 (ko) 반도체 패키지 및 그 제조 방법
CN205016528U (zh) 一种覆晶摄像头

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees