KR20130109044A - 실리콘 웨이퍼 - Google Patents

실리콘 웨이퍼 Download PDF

Info

Publication number
KR20130109044A
KR20130109044A KR1020130029003A KR20130029003A KR20130109044A KR 20130109044 A KR20130109044 A KR 20130109044A KR 1020130029003 A KR1020130029003 A KR 1020130029003A KR 20130029003 A KR20130029003 A KR 20130029003A KR 20130109044 A KR20130109044 A KR 20130109044A
Authority
KR
South Korea
Prior art keywords
oxygen
plate
temperature
density
silicon wafer
Prior art date
Application number
KR1020130029003A
Other languages
English (en)
Other versions
KR101524913B1 (ko
Inventor
유리 가네다
Original Assignee
글로벌웨어퍼스 재팬 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌웨어퍼스 재팬 가부시키가이샤 filed Critical 글로벌웨어퍼스 재팬 가부시키가이샤
Publication of KR20130109044A publication Critical patent/KR20130109044A/ko
Application granted granted Critical
Publication of KR101524913B1 publication Critical patent/KR101524913B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y10T428/24372—Particulate matter
    • Y10T428/24421—Silicon containing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 반도체 디바이스 형성 공정에 있어서 상기 산소 석출물을 기점으로 하여 전위가 쉽게 발생하지 않고, 또한, Cu에 대한 게터링 효과가 높은 실리콘 웨이퍼를 제공하는 것을 목적으로 한다. 본 발명에 따른 실리콘 웨이퍼(1)는, 표면으로부터 적어도 깊이 5 ㎛까지의 표층부(1a)는, LSTD 밀도가 1.0개/㎠ 미만이고, 상기 표층부(1a)를 제외한 벌크부(1b)는, 산란광 강도가 3000 내지 5000 a.u.이며, 밀도가 1.0×109 내지 6.0×109개/㎤인 판형 산소 석출물(2a) 및 다면체 산소 석출물(2b)이 각각 혼재되어 성장하고, 또한, 상기 판형 산소 석출물 및 다면체 산소 석출물의 밀도비는 판형 산소 석출물:다면체 산소 석출물=X:100-X이며, X=10 내지 40인 것을 특징으로 한다.

Description

실리콘 웨이퍼{SILICON WAFER}
본 발명은, 반도체 디바이스 형성용 기판으로서 적합하게 이용되는 실리콘 웨이퍼에 관한 것이다.
초크랄스키법(이하, CZ법이라고도 함)에 의해 육성된 실리콘 웨이퍼(이하, 단순히, 웨이퍼라고도 함)는, COP(Crystal Originated Particle) 등의 Grown-in 결함이 포함되어 있는 것이 알려져 있다. 이러한 결함이 반도체 디바이스 형성 영역이 되는 웨이퍼의 표면 근방(표면으로부터 적어도 깊이 5 ㎛까지의 표층부)에 존재하면, 산화막 내압 등의 디바이스 특성이 열화하는 것이 알려져 있다. 또한, 웨이퍼의 벌크부에 성장하는 산소 석출물(Bulk Micro Defect: 이하, BMD라고도 함)은, 이후의 반도체 디바이스 형성 공정에 있어서 표층부로 확산되는 불순물의 게터링 사이트가 되고, 웨이퍼의 강도를 높인다고 알려져 있다.
그래서, 표층부에서의 COP의 저감이나 벌크부에서의 BMD의 성장의 촉진을 도모하기 위해서, 웨이퍼를 고온으로 열처리하는 방법이 일반적으로 알려져 있다[예컨대, 일본 특허 공개 제2006-261632호 공보(특허문헌 1)]. 또한, 이러한 방법으로 형성되는 BMD는, 주로 판형 또는 다면체의 형상을 갖고 있고, 이들은 각각 이점 및 기술적 과제를 갖고 있다.
예컨대, 다면체의 형상을 갖는 BMD(이하, 다면체 산소 석출물이라 함)는 Cu에 대한 게터링 효과가 낮다고 하는 과제를 해결하기 위해서, 일본 특허 공개 제2005-50942호 공보(특허문헌 2)에는, 웨이퍼의 내부(벌크부)에 다면체 산소 석출물이 아닌 판형의 형상을 갖는 BMD(이하, 판형 산소 석출물이라 함)를 1×108개/㎤ 이상 형성된 실리콘 웨이퍼가 개시되어 있다.
또한, 판형 산소 석출물은, 디바이스 프로세스(반도체 디바이스 형성 공정)에 있어서 LSA 처리를 행하면, 이 산소 석출물을 기점으로 하여 용이하게 전위가 발생한다고 하는 과제를 해결하기 위해서, 일본 특허 공개 제2011-165812호 공보(특허문헌 3)에는, 판형 산소 석출물보다도 다면체 산소 석출물이 우세하게 성장하는 실리콘 웨이퍼가 개시되어 있다.
특허문헌 1: 일본 특허 공개 제2006-261632호 공보 특허문헌 2: 일본 특허 공개 제2005-50942호 공보 특허문헌 3: 일본 특허 공개 제2011-165812호 공보
그러나, 특허문헌 2에 기재된 실리콘 웨이퍼는, 벌크부에 판형 산소 석출물이 고밀도로 형성되기 때문에, 예컨대, 특허문헌 3에 기재된 바와 같이, 디바이스 프로세스에 있어서 이 산소 석출물을 기점으로 하여 전위가 발생하기 쉽다고 하는 문제가 있다.
또한, 특허문헌 3에 기재된 실리콘 웨이퍼는, 판형 산소 석출물보다도 다면체 산소 석출물이 우세하게 성장하기 때문에, 디바이스 프로세스에 있어서 이 산소 석출물을 기점으로 한 전위는 쉽게 발생하지 않게 되지만, 특허문헌 2에 기재된 바와 같이, Cu에 대한 게터링 효과가 낮다고 하는 문제가 있다.
따라서, 이 상반되는 이점 및 기술적 과제 중 이점만을 갖는 실리콘 웨이퍼의 개발이 요구되고 있다.
본 발명은, 전술한 사정을 감안하여 이루어진 것으로, 반도체 디바이스 형성 공정에 있어서 이 산소 석출물을 기점으로 하여 전위가 쉽게 발생하지 않고, 또한, Cu에 대한 게터링 효과가 높은 실리콘 웨이퍼를 제공하는 것을 목적으로 한다.
본 발명에 따른 실리콘 웨이퍼는, 표면으로부터 적어도 깊이 5 ㎛까지의 표층부는, LSTD 밀도가 1.0개/㎠ 미만이고, 상기 표층부를 제외한 벌크부는, 산란광 강도가 3000 내지 5000 a.u.이며, 밀도가 1.0×109 내지 6.0×109개/㎤인 판형 산소 석출물 및 다면체 산소 석출물이 각각 혼재되어 성장하고, 또한, 상기 판형 산소 석출물 및 다면체 산소 석출물의 밀도비는 판형 산소 석출물:다면체 산소 석출물=X:100-X이며, X=10 내지 40인 것을 특징으로 한다.
상기 표층부는, 표면으로부터 깊이 2 내지 5 ㎛까지의 디바이스 형성층과, 상기 디바이스 형성층과 상기 벌크부 사이에 설치되고, 5 내지 15 ㎛의 두께를 갖는 상기 판형 산소 석출물 및 다면체 산소 석출물이 성장하지 않는 디바이스 비형성층으로 구성되어 있는 것이 바람직하다.
본 발명에 따르면, 반도체 디바이스 형성 공정에 있어서 이 산소 석출물을 기점으로 하여 전위가 쉽게 발생하지 않고, 또한, Cu에 대한 게터링 효과가 높은 실리콘 웨이퍼가 제공된다.
도 1은 본 발명에 따른 실리콘 웨이퍼의 구조를 나타낸 개략 단면도이다.
도 2는 본 발명의 열처리에 있어서의 온도 시퀀스의 일례를 나타낸 개념도이다.
이하, 본 발명의 실시형태에 대해서 도면 등을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 실리콘 웨이퍼의 구조를 나타낸 개략 단면도이다.
본 발명에 따른 실리콘 웨이퍼(1)는, 표면으로부터 적어도 깊이 5 ㎛까지의 표층부(1a)는, LSTD 밀도가 1.0개/㎠ 미만이고, 상기 표층부(1a)를 제외한 벌크부(1b)는, 산란광 강도가 3000 내지 5000 a.u.이며, 후술하는 BMD 석출 열처리를 행함으로써, 밀도가 1.0×109 내지 6.0×109개/㎤인 산소 석출물(2)이 성장한다. 이 산소 석출물(2)은, 판형 산소 석출물(2a) 및 다면체 산소 석출물(2b)로 구성되고, 이들이 벌크부(1b)의 직경 방향(L1) 및 두께 방향(L2)으로 각각 혼재되어 성장되고, 또한, 상기 판형 산소 석출물(2a) 및 다면체 산소 석출물(2b)의 밀도비는 판형 산소 석출물:다면체 산소 석출물=X:100-X이며, X=10 내지 40인 것을 특징으로 한다.
본 발명에 따른 실리콘 웨이퍼는, 전술한 바와 같은 산소 석출물(2)이 성장하기 때문에, 반도체 디바이스 형성 공정에 있어서 이 산소 석출물을 기점으로 하여 전위가 쉽게 발생하지 않고, 또한, Cu에 대한 게터링 효과가 높다.
즉, 판형 산소 석출물(2a) 및 다면체 산소 석출물(2b) 모두 산란광 강도가 3000 내지 5000 a.u.이고, 밀도가 1.0×109 내지 6.0×109개/㎤이며, 벌크부(1b) 내에서의 산소 석출물(2)[특히, 판형 산소 석출물(2a)]의 존재에 의한 왜곡의 발생이 억제된다.
여기서 말하는 산란광 강도란, 산소 석출물(2)의 사이즈를 나타내는 파라미터가 되는 것으로서, 산란광 강도가 높으면 산소 석출물(2)의 사이즈가 큰 것을 나타낸다. 이 산란광 강도 및 상기 밀도는 IR 토모그래피(가부시키가이샤 레이텍스 제조 MO-411)로 측정할 수 있다.
이와 같이, 산란광 강도 및 밀도가 상기 범위 내이기 때문에, 벌크부(1b) 내에서의 왜곡의 발생이 억제된다. 따라서, 반도체 디바이스 형성 공정에 있어서 산소 석출물(2)[특히, 판형 산소 석출물(2a)]을 기점으로 하는 전위의 발생을 억제할 수 있다.
또한, 판형 산소 석출물(2a) 및 다면체 산소 석출물(2b)의 밀도비를, (판형 산소 석출물:다면체 산소 석출물=X:100-X)로 나타내었을 때에, X=10 내지 40이기 때문에, Cu에 대한 게터링 효과를 높일 수 있다.
여기서 말하는 밀도비란, IR 토모그래피(가부시키가이샤 레이텍스 제조 MO-411)로, 판형 산소 석출물(2a)만을 특정하여 측정한 밀도 A와, 다면체 산소 석출물(2b)만을 특정하여 측정한 밀도 B와의 합계(A+B)를 100으로 했을 때의 비(A/(A+B)=X)인 것을 나타낸다.
상기 산란광 강도가 3000 a.u. 미만인 경우는, Cu에 대한 게터링 효과가 낮아진다. 상기 산란광 강도가 5000 a.u.를 초과하는 경우는, Cu에 대한 게터링 효과는 높아지지만, 반도체 디바이스 형성 공정에 있어서 산소 석출물(2)[특히, 판형 산소 석출물(2a)]을 기점으로 한 전위가 발생하기 쉬워진다.
상기 밀도가 1.0×109개/㎤ 미만인 경우는, 밀도가 낮기 때문에, 산소 석출물(2)[특히, 판형 산소 석출물(2a)]을 기점으로 한 전위는 쉽게 발생하지 않게 되지만, Cu에 대한 게터링 효과가 낮아지는 경우가 있다. 상기 밀도가 6.0×109개/㎤를 초과하는 경우는, 밀도가 높기 때문에, Cu에 대한 게터링 효과는 높아지지만, 산소 석출물(2)[특히, 판형 산소 석출물(2a)]을 기점으로 한 전위가 발생하기 쉬워진다.
상기 밀도는 3.0 내지 5.0×109개/㎤인 것이 바람직하다.
이러한 밀도의 범위로 함으로써, 확실하게, 반도체 디바이스 형성 공정에 있어서 상기 산소 석출물을 기점으로 하여 전위가 쉽게 발생하지 않고, 또한, Cu에 대한 게터링 효과가 높은 효과를 얻을 수 있다.
상기 밀도비에 있어서, X가 10 미만인 경우는, 판형 산소 석출물(2a)이 적어지기 때문에, Cu에 대한 게터링 효과가 낮아진다. 상기 X가 40을 초과하는 경우는, 판형 산소 석출물(2a)이 많아지기 때문에 이 판형 산소 석출물(2a)을 기점으로 한 전위가 발생하기 쉬워진다.
상기 표층부(1a)는, 표면으로부터 깊이 2 내지 5 ㎛까지의 디바이스 형성층(1aa)과, 상기 디바이스 형성층(1aa)과 상기 벌크부(1b) 사이에 설치되고, 5 내지 15 ㎛의 두께를 갖는, 상기 판형 산소 석출물(2a) 및 다면체 산소 석출물(2b)이 성장하지 않는 디바이스 비형성층(1ab)으로 구성되어 있는 것이 바람직하다.
통상, 반도체 디바이스 형성 공정에서 사용되는 디바이스 형성층은, 표면으로부터 깊이 2 내지 5 ㎛까지의 영역이다. 또한, 이 디바이스 형성층(1aa)과 벌크부(1b) 사이에, 5 내지 15 ㎛의 두께를 갖는 상기 판형 산소 석출물(2a) 및 다면체 산소 석출물(2b)이 성장하지 않는 디바이스 비형성층(1ab)이 설치되어 있으면, 만일, 산소 석출물(2)[특히, 판형 산소 석출물(2a)]을 기점으로 한 전위가 발생했다고 해도, 디바이스 형성층(1aa)까지 전파되는 것을 억제할 수 있다.
상기 디바이스 비형성층(1ab)의 산소 농도는 0.8 내지 1.2×1018 atoms/㎤인 것이 바람직하다.
이러한 산소 농도의 범위로 함으로써, Cu에 대한 게터링 효과를 더욱 높일 수 있다. 이것은, 상기 디바이스 비형성층(1ab)의 산소 농도가 높아지기 때문에, 이 층에 반도체 디바이스 특성에 영향을 미치지 않을 정도의 미소한 판형 산소 석출물이 석출되며, 이것이 디바이스 형성층(1aa) 내의 Cu를 벌크부(1b) 방향으로 끌어당기고, 이것에 의해 벌크부(1b)의 판형 산소 석출물(2a)의 게터링 효과를 더욱 높이는 것으로 생각된다.
상기 디바이스 형성층(1aa)의 산소 농도는, 상기 디바이스 비형성층(1ab)의 산소 농도보다도 낮고, 0.4 내지 0.8×1018 atoms/㎤인 것이 바람직하다.
이러한 산소 농도의 범위로 함으로써, 디바이스 형성층(1aa)에서의 BMD의 석출을 방지할 수 있다.
다음에, 전술한 본 발명에 따른 실리콘 웨이퍼의 제조 방법에 대해서 설명한다.
본 발명에 따른 실리콘 웨이퍼는 하기의 방법으로 제조할 수 있다. CZ법에 의해 육성된 실리콘 단결정으로부터 슬라이스되며, 산소 농도가 1.2×1018 atoms/㎤ 이상이며, 적어도 반도체 디바이스 형성면이 경면 연마된 실리콘 웨이퍼를, 700℃ 이하로 유지된 반응실 내에 투입하고, 비산화성 가스 분위기 중, 상기 투입 온도로부터 1100℃ 내지 1250℃의 최고 도달 온도까지, 2.0℃/분 이하의 승온 속도로 승온하며, 상기 최고 도달 온도를 30분 내지 2시간 동안 유지한다.
또한, 상기 비산화성 가스 분위기는, 질소 가스 분위기, 수소 가스 분위기, 불활성 가스 분위기(바람직하게는, 아르곤 가스 분위기)가 포함된다.
또한, 상기 판형 산소 석출물 및 다면체 산소 석출물의 밀도비의 조정은, 상기 승온 속도를 조정함으로써 행한다.
CZ법에 의한 실리콘 단결정의 육성은, 주지의 방법으로 행한다. 구체적으로는, 주지의 단결정 인상(引上) 장치를 이용하여 실리콘 융액의 액면에 종결정을 접촉시키고, 종결정과 석영 도가니를 회전시키면서 종결정을 인상하여 네크부 및 원하는 직경까지 직경을 확장시키는 직경 확장부를 형성한 후, 원하는 직경을 유지하면서, 결정의 중심축의 V/G값(V: 인상 속도, G: 실리콘 융점 내지 1300℃까지의 온도 범위에 있어서의 인상축 방향의 결정 내부 온도 구배의 평균값)을 제어하여 직동부(直胴部)를 형성하고, 그 후, 원하는 직경으로부터 직경을 축소시키는 직경 축소부를 형성하고, 상기 직경 축소부를 실리콘 융액으로부터 분리함으로써 행한다. 또한, 상기 육성하는 실리콘 단결정의 산소 농도의 조정은, 석영 도가니의 회전수나 노내 압력, 히터 온도 등을 조정함으로써 주지의 방법으로 행한다. 상기 실리콘 단결정의 육성은, 결정의 중심축이 V-리치 영역이 되도록 V/G값을 정해진 값(예컨대, 0.25 내지 0.35 ㎟/℃·min)으로 제어하여 직동부를 형성하는 것이 바람직하다.
결정의 중심축이 무결함 영역이 되도록 V/G값을 정해진 값(예컨대, 0.10 내지 0.20 ㎟/℃·min)으로 제어하는 경우는, 전체면에 Grown-in 결함이 없는 실리콘 웨이퍼를 제조하는 것이 가능하다. 그러나, 이 경우는, 실리콘 단결정의 육성 효율이 저하된다고 하는 문제가 있고, 또한, 무결함 영역을 형성하는 경우는, 결정 중의 산소 농도가 낮아지는 경향이 있기 때문에, 벌크부에 전술한 바와 같은 산소 석출물(2)을 성장시키기 어려운 경우가 있다.
다음에, 이와 같이 하여 얻어진 실리콘 단결정을, 주지의 방법에 의해, 실리콘 웨이퍼로 슬라이스하여, 적어도 반도체 디바이스 형성면이 경면 연마된 실리콘 웨이퍼를 제조한다. 구체적으로는, 실리콘 단결정을 내주날 또는 와이어 톱 등에 의해 웨이퍼형으로 슬라이스한 후, 외주부의 모따기, 랩핑, 에칭, 경면 연마 등의 평탄 가공을 행한다.
상기한 바와 같이 하여 얻어진 경면 연마된 실리콘 웨이퍼에 대하여 행하는 열처리는, 주지의 종형 열처리 장치를 이용하여 행한다.
도 2는 본 발명의 열처리에 있어서의 온도 시퀀스의 일례를 나타낸 개념도이다.
처음에, 주지의 종형 열처리 장치의 온도 T0(바람직하게는 700℃ 이하)으로 유지된 반응실 내에, 상기 경면 연마된 웨이퍼를, 예컨대, 주지의 종형 보드에 매엽으로 복수 매 유지하여 투입하고, 비산화성 가스 분위기 중, 1100℃ 이상 1200℃ 이하의 최고 도달 온도 T1(이하, 이것을 온도 T1이라 약칭함)까지 승온 속도 ΔTu(2.0℃/분 이하)로 승온하며, 상기 온도 T1에서, 30분 이상 2시간 이하(t1) 유지한다. 그 후, 상기 온도 T1로부터 상기 반응실로부터의 웨이퍼의 취출(取出) 온도(예컨대, 온도 T0)까지, 강온 속도 ΔTd로 강온한다.
상기 육성하는 실리콘 단결정의 산소 농도가 1.2×1018 atoms/㎤ 미만인 경우에는, 산소 농도가 낮기 때문에, 벌크부에 원하는 사이즈 및 밀도의 산소 석출물을 성장시킬 수 없는 경우가 있다.
상기 열처리에 있어서의 반응실 내로의 투입 온도가 700℃를 초과하는 경우에는, 실온(클린룸: 약 25℃)으로부터의 급격한 온도 변화에 의해 웨이퍼에 슬립 전위가 발생하기 쉬워지기 때문에 바람직하지 못하다.
상기 투입 온도는, 생산성 등의 관점에서 그 하한값은 300℃ 이상인 것이 바람직하다.
상기 최고 도달 온도가 1100℃ 미만인 경우에는, 온도가 낮기 때문에, 표층부에 존재하는 COP(Crystal Originated Particle) 등의 결함을 저감시키기 어려운 경우가 있다. 상기 최고 도달 온도가 1250℃를 초과하는 경우에는, 온도가 높기 때문에, 상기 열처리에 있어서 슬립 전위가 발생하기 쉬워지는 경우가 있다.
상기 승온 속도 ΔTu가 2.0℃/분을 초과하는 경우에는, 판형 산소 석출부가 밀도비에서 적어지는 경우가 있다.
상기 최고 도달 온도의 유지 시간(t1)이 30분 미만인 경우에는, 열처리 시간이 적기 때문에, 충분히 표층부의 COP 등의 저감을 도모하기 어려운 경우가 있다. 상기 유지 시간(t1)이 2시간을 초과하는 경우에는, 생산성이 저하되고, 슬립 전위가 발생하기 쉬워지며, 또한, 기타, 불순물 오염 등의 다른 문제점도 발생하는 경우가 있다.
상기 열처리에 있어서의 상기 반응실로부터의 취출 온도에 있어서도 700℃ 이하인 것이 바람직하다.
상기 취출 온도가 700℃를 초과하는 경우에는, 실온(클린룸: 약 25℃)으로의 급격한 온도 변화에 의해 웨이퍼에 슬립 전위가 발생하기 쉬워지기 때문에 바람직하지 못하다.
상기 취출 온도는, 생산성 등의 관점에서 그 하한값은 300℃ 이상인 것이 바람직하다.
상기 열처리에 있어서의 상기 최고 도달 온도로부터의 강온 속도 ΔTd는, 상기 열처리에 있어서 온도 변화에 의한 슬립 전위가 발생하지 않는 속도로 제어하면 특별히 한정되지 않는다. 상기 슬립 전위가 발생하지 않는 속도는, 예컨대 1℃ 내지 5℃/분이다.
[실시예]
이하, 본 발명을 실시예에 기초하여 더욱 구체적으로 설명하지만, 본 발명은 하기 실시예에 의해 한정 해석되는 것은 아니다.
[시험 1]
CZ법에 의해 질소 도프(석영 도가니 내로의 폴리실리콘 적재시에 질화막이 형성된 실리콘 웨이퍼편을 동시에 적재)를 행하고, 또한, 석영 도가니의 회전수나 노내 압력을 조정하여 V/G값(V: 인상 속도, G: 실리콘 융점 내지 1300℃까지의 온도 범위에 있어서의 인상 축 방향의 결정 내부 온도 구배의 평균값)을 0.28 내지 0.32 ㎟/℃·min로 제어하여, 직동부가 V-리치 영역을 포함하는 N-type, 면방위 (100), 산소 농도를 1.2 내지 1.4×1018 atoms/㎤의 범위에서 변화시킨 복수의 실리콘 단결정을 육성한 후, 이 잉곳의 직동부를 절단하여 산소 농도가 상이한 V-리치 영역을 포함하는 직경 300 ㎜의 원판형의 복수의 슬라이스 웨이퍼를 얻었다.
이 산소 농도는, 2차 이온 질량 분석 장치(SIMS)를 이용하여 측정한 슬라이스 웨이퍼의 반도체 디바이스 형성면측의 표면으로부터 깊이 1 ㎛까지의 평균 농도이다(이하 동일함).
다음에, 얻어진 산소 농도가 상이한 복수의 슬라이스 웨이퍼에 대하여, 양면(표리면)의 랩핑 처리를 행하고, 또한, 산성 용액[불산(HF), 질산(HNO3), 아세트산(CH3COOH) 및 물(H2O)을 일정한 비율로 혼합한 용액]에 의해 에칭 처리를 행하며, 마지막으로, 양면의 경면 연마 처리를 행하였다.
다음에, 경면 연마를 행한 산소 농도가 상이한 웨이퍼를, 주지의 종형 보드에 매엽으로 10장씩 유지하여, 주지의 종형 열처리 장치의 반응실 내에 투입하고, 도 2에 도시된 열처리 시퀀스로, 또한, 승온 속도 ΔTu를 0.01℃ 내지 2.0℃/분의 범위 내에서 변화시켜, 벌크부에 성장하는 산소 석출물의 사이즈(산란광 강도), BMD 밀도 및 판형 산소 석출물 및 다면체 산소 석출물의 밀도비가 각각 상이한 실리콘 웨이퍼를 복수 제조하였다.
그 밖의 열처리 조건은 하기와 같다.
·T0: 700℃
·T1: 1100℃
·t1: 1시간
·ΔTd: 1℃/분 내지 3℃/분
상기 열처리를 행한 웨이퍼에 대하여, 반도체 디바이스 형성면이 되는 표면측의 표층부의 결함 밀도를 평가하였다. 이 결함 밀도의 평가는, 레이텍스사 제조 LSTD 스캐너 MO601을 이용하여, 각각의 측정 표면으로부터 깊이 5 ㎛까지의 깊이 영역의 결함수를 검출함으로써 행하였다.
또한, 상기 열처리를 행한 웨이퍼에 대하여, BMD 석출 열처리(780℃에서 3시간 동안 열처리한 후, 1000℃에서 16시간 동안 열처리)를 행한 후, 웨이퍼의 벌크부(깊이 15 ㎛)까지 경면 연마를 행한 후, 이 연마면의 산소 석출물의 사이즈(산란광 강도), 밀도 및 밀도비를 IR 토모그래피(가부시키가이샤 레이텍스 제조 MO-411)으로 평가하였다.
또한, 상기 열처리를 행한 웨이퍼에 대하여, 매엽식 급속 가열·급속 냉각 열처리 장치를 이용하여 700℃로 유지된 반응실 내에 투입하고, 승온 속도 50℃/초로 최고 도달 온도 1350℃까지 승온하며, 1350℃를 15초간 유지한 후, 강온 속도 50℃/초로 700℃까지 강온하는 급속 가열·급속 냉각 열처리(Rapid Thermal Process: 이하, RTP라 함)를 행한 후에, 반도체 디바이스 형성면의 표면으로부터 깊이 5 ㎛의 위치에 있어서의 전위의 발생 유무를, X선 토포그래피(가부시키가이샤 리가쿠 제조 XRT300)로 측정하였다. 이 깊이 5 ㎛의 위치에 있어서의 전위의 발생 유무의 평가는, 상기 RTP를 행한 후, 반도체 디바이스 형성면측을 5 ㎛ 경면 연마에 의해 제거하고, X선 토포그래피에 의해 측정함으로써 행하였다. 또한, 상기 열처리를 행한 웨이퍼에 대하여, Cu(NO3)2 수용액으로, Cu를 고의로 오염시킨 후, 반도체 디바이스 형성면이 되는 표면의 표층부를 불질산으로 용해하고, 상기 표층부를 용해시킨 불질산 속에 포함되는 Cu 농도를 ICP-MS(ICP-Mass Spectrometry: ICP 질량 분석)로 평가하였다.
표 1에 본 시험에 있어서의 실험 조건 및 평가 결과를 나타낸다.
Figure pat00001
표 1로부터 알 수 있는 바와 같이, X가 10 내지 40, 산란광 강도(a.u.)가 3000 내지 5000인 경우(실시예 1 내지 12)는, 표층부의 결함 밀도도 1.0개/㎠ 미만이고, 슬립 전위의 발생도 없으며, Cu 농도도 낮은 것이 확인된다. 한편, X가 0인 경우(비교예 1 내지 3)는, 산란광 강도(a.u.)가 높아도, Cu 농도가 높은 것이 확인된다. 이것에 대하여, X가 10 이상인 경우는, Cu 농도가 저하되지만, 산란광 강도가 3000 a.u. 미만인 경우(비교예 4, 6, 8)는, Cu 농도가 여전히 높은 것이 확인된다. 또한, 산란광 강도가 5000 a.u.를 초과하는 경우(비교예 5, 7, 9) 및 X가 40을 초과하는 경우(비교예 10, 11)는, 슬립 전위의 발생이 확인된다.
또한, 이 실시예 1 내지 12의 상기 BMD 석출 열처리를 행한 샘플에 관하여, 웨이퍼를 직경 방향으로 벽개하여 경사 연마(표면으로부터의 각도 30°)를 행하고, 그 연마면을 SEM(Scanning Electron Microscope)에 의해 관찰하여, 표면으로부터 벌크부의 상단까지의 표층부의 두께를 산출하였더니 10 ㎛였다.
또한, 상기 연마면의 표층부의 산소 농도를, 2차 이온 질량 분석 장치(SIMS)를 이용하여 측정하였더니, 표면으로부터 10 ㎛까지의 표층부의 산소 농도는 0.4 내지 0.8×1018 atoms/㎤였다. 또한, 상기 표층부의 결함 밀도 및 BMD 밀도를 전술한 것과 동일한 방법에 의해 평가하였더니, 결함 밀도가 1.0개/㎠ 미만이고, BMD 밀도는 검출 한계 이하(약 3.0×106/㎤ 이하)였다.
[시험 2]
상기 실리콘 단결정 육성시의 산소 농도를 1.5 내지 1.8×1018 atoms/㎤로 조정하고, 또한, 상기 열처리에 있어서의 최고 도달 온도 및 열처리 시간을 조정하며, 그 밖에는 실시예 1 내지 4와 동일한 조건으로 표면으로부터 5 ㎛까지의 영역의 산소 농도가 0.4 내지 0.8×1018 atoms/㎤이고, 상기 표층부의 깊이 5 ㎛ 내지 10 ㎛ 사이의 산소 농도가 0.8 내지 1.2×1018인 실리콘 웨이퍼를 제조하였다.
얻어진 실리콘 웨이퍼에 대해서, 시험 1과 동일한 방법에 의해 표면으로부터 깊이 5 ㎛까지의 깊이 영역의 결함수, 벌크부(깊이 15 ㎛)의 사이즈(산란광 강도), 밀도 및 밀도비, 전위의 발생 유무 및 Cu 농도를 평가하였다.
표 2에 본 시험에 있어서의 실험 조건 및 평가 결과를 나타낸다.
Figure pat00002
표 2로부터 알 수 있는 바와 같이, 상기 표층부의 깊이 5 ㎛ 내지 10 ㎛ 사이의 산소 농도를 0.8 내지 1.2×1018로 한 경우(실시예 13 내지 16)는, 실시예 1 내지 4에 비하여 Cu 농도가 저하되는 것이 확인된다.

Claims (2)

  1. 표면으로부터 적어도 깊이 5 ㎛까지의 표층부는, LSTD 밀도가 1.0개/㎠ 미만이고,
    상기 표층부를 제외한 벌크부는, 산란광 강도가 3000 내지 5000 a.u.이며, 밀도가 1.0×109 내지 6.0×109개/㎤인 판형 산소 석출물 및 다면체 산소 석출물이 각각 혼재되어 성장하고, 또한, 상기 판형 산소 석출물 및 다면체 산소 석출물의 밀도비는 판형 산소 석출물:다면체 산소 석출물=X:100-X이며, X=10 내지 40인 것을 특징으로 하는 실리콘 웨이퍼.
  2. 제1항에 있어서, 상기 표층부는, 표면으로부터 깊이 2 내지 5 ㎛까지의 디바이스 형성층과, 상기 디바이스 형성층과 상기 벌크부 사이에 설치되고, 5 내지 15 ㎛의 두께를 갖는, 상기 판형 산소 석출물 및 다면체 산소 석출물이 성장하지 않는 디바이스 비형성층으로 구성되어 있는 것을 특징으로 하는 실리콘 웨이퍼.
KR1020130029003A 2012-03-26 2013-03-19 실리콘 웨이퍼 KR101524913B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-069258 2012-03-26
JP2012069258A JP5984448B2 (ja) 2012-03-26 2012-03-26 シリコンウェーハ

Publications (2)

Publication Number Publication Date
KR20130109044A true KR20130109044A (ko) 2013-10-07
KR101524913B1 KR101524913B1 (ko) 2015-06-01

Family

ID=49212086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130029003A KR101524913B1 (ko) 2012-03-26 2013-03-19 실리콘 웨이퍼

Country Status (4)

Country Link
US (1) US20130251950A1 (ko)
JP (1) JP5984448B2 (ko)
KR (1) KR101524913B1 (ko)
TW (1) TWI465617B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10975496B2 (en) * 2016-07-06 2021-04-13 Tokuyama Corporation Single crystal silicon plate-shaped body
US11695048B2 (en) * 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
JP2022129531A (ja) * 2021-02-25 2022-09-06 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法およびシリコンウェーハ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
JP3750526B2 (ja) * 1999-03-16 2006-03-01 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
JP2005050942A (ja) * 2003-07-31 2005-02-24 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ及びその製造方法
JPWO2006003812A1 (ja) * 2004-06-30 2008-04-17 株式会社Sumco シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
KR100798585B1 (ko) * 2004-06-30 2008-01-28 가부시키가이샤 섬코 실리콘 웨이퍼의 제조 방법 및 이 방법에 의해 제조된실리콘 웨이퍼
JP5160023B2 (ja) * 2005-03-25 2013-03-13 株式会社Ｓｕｍｃｏ シリコンウェーハ及びシリコンウェーハの製造方法
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP4862857B2 (ja) * 2008-05-02 2012-01-25 信越半導体株式会社 シリコン単結晶ウェーハ評価用の標準サンプル、その製造方法及び標準サンプルを用いた評価方法
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP5597378B2 (ja) * 2009-03-27 2014-10-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5655319B2 (ja) * 2010-02-08 2015-01-21 株式会社Sumco シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
US9502266B2 (en) * 2010-02-08 2016-11-22 Sumco Corporation Silicon wafer and method of manufacturing thereof, and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
TWI465617B (zh) 2014-12-21
TW201348532A (zh) 2013-12-01
KR101524913B1 (ko) 2015-06-01
JP2013201320A (ja) 2013-10-03
JP5984448B2 (ja) 2016-09-06
US20130251950A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
JP5537802B2 (ja) シリコンウエハの製造方法
JP2010040587A (ja) シリコンウェーハの製造方法
JP5542383B2 (ja) シリコンウェーハの熱処理方法
JP2016152370A (ja) シリコンウェーハの製造方法
JP5207706B2 (ja) シリコンウエハ及びその製造方法
KR20060040733A (ko) 웨이퍼의 제조방법
JP6484762B2 (ja) 単結晶シリコン板状体およびその製造方法
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
KR101524913B1 (ko) 실리콘 웨이퍼
JP2007070131A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2006040980A (ja) シリコンウェーハおよびその製造方法
JP2003086597A (ja) シリコン半導体基板およびその製造方法
JP2013048137A (ja) シリコンウェーハの製造方法
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP2013206981A (ja) シリコンウェーハ
JP5550180B2 (ja) シリコンウェーハ及びその製造方法
TWI621182B (zh) 磊晶矽晶圓
JP2010040588A (ja) シリコンウェーハ
JP2013201314A (ja) シリコンウェーハの製造方法
JP2013201303A (ja) シリコンウェーハの製造方法
JP2013030723A (ja) シリコンウェーハの製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
CN106048732A (zh) 硅晶片的制造方法
JP5641533B2 (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 6