JP4615161B2 - エピタキシャルウエーハの製造方法 - Google Patents
エピタキシャルウエーハの製造方法 Download PDFInfo
- Publication number
- JP4615161B2 JP4615161B2 JP2001253510A JP2001253510A JP4615161B2 JP 4615161 B2 JP4615161 B2 JP 4615161B2 JP 2001253510 A JP2001253510 A JP 2001253510A JP 2001253510 A JP2001253510 A JP 2001253510A JP 4615161 B2 JP4615161 B2 JP 4615161B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- heat treatment
- single crystal
- bmd
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 75
- 238000010438 heat treatment Methods 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 52
- 229910052710 silicon Inorganic materials 0.000 claims description 52
- 239000010703 silicon Substances 0.000 claims description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 50
- 239000013078 crystal Substances 0.000 claims description 49
- 238000005247 gettering Methods 0.000 claims description 45
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 38
- 239000001301 oxygen Substances 0.000 claims description 38
- 229910052760 oxygen Inorganic materials 0.000 claims description 38
- 229910052757 nitrogen Inorganic materials 0.000 claims description 37
- 239000002244 precipitate Substances 0.000 claims description 23
- 235000012431 wafers Nutrition 0.000 description 103
- 201000006935 Becker muscular dystrophy Diseases 0.000 description 51
- 208000037663 Best vitelliform macular dystrophy Diseases 0.000 description 51
- 208000020938 vitelliform macular dystrophy 2 Diseases 0.000 description 51
- 239000000758 substrate Substances 0.000 description 13
- 239000010410 layer Substances 0.000 description 12
- 238000001556 precipitation Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 230000006911 nucleation Effects 0.000 description 5
- 238000010899 nucleation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 229910001385 heavy metal Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の属する技術分野】
本発明は、どのようなデバイス形成熱処理(特に、低温、短時間の熱処理)がウエーハに施される場合であっても、ウエーハに十分なゲッタリング能力を持たせるべく、ゲッターサイトとして十分なBMD(Bulk Micro Defect:内部微小欠陥)をウエーハ内部に形成したエピタキシャルウエーハとその製造方法に関する。
【0002】
【従来の技術】
半導体集積回路等のデバイスを作製するためのウエーハとしては、主にCZ法によって育成された、シリコン単結晶ウエーハが用いられている。このシリコン単結晶ウエーハの表面近傍を極力無欠陥化すると、デバイスの品質が向上するが、その最も効果的な方法の一つがエピタキシャルウエーハであり、その優位性はほぼ証明されている。
【0003】
一方、ウエーハのバルク中には高密度の欠陥(BMD)を形成した方が、デバイス作製には有利である。というのは、デバイス形成熱処理中には、重金属不純物の汚染にさらされる機会がはなはだ多く、その重金属がデバイス動作に悪影響を及ぼすため、それらをデバイス形成領域である表面近傍から除去する必要にしばしば迫られるからである。その要求に応える方法がゲッタリング技術であり、このゲッタリング技術においてはウエーハのバルク部にゲッタリングサイトとしてBMDを形成することがある。
【0004】
チョクラルスキー(CZ)法によって製造されるシリコン単結晶は製造段階において不可避的に酸素を含有するが、その酸素濃度の制御は可能であり、種々の酸素濃度を持つCZ-シリコンウエーハが目的に応じて製造されている。これらの酸素原子は熱処理を受けると、ウエーハ内部に酸素析出物が形成される。これがBMDの主な成分である。これらのBMDの周囲には結晶格子の歪みを少なからず含んでおり、この歪みに重金属不純物が捕獲される。これは種々のゲッタリング技術のうちの、IG(Internal Gettering)と呼ばれる方法である。
【0005】
一般的にこのIG法を適用するにはいくつかの方法が考えられる。最も簡便なものはデバイス形成熱処理中に同時にBMDを形成する方法である。これはデバイス形成熱処理が高温の場合に有効であるが、1000℃以下のような低温では効果を発揮できない。特に、近年デバイスプロセスは低温化しており、BMDの形成が期待できなくなっている。このような低温プロセスの場合でも強いゲッタリング能力を欲する時は、デバイスプロセス投入前にBMDを形成する方法もある。これはDZ(Denuded Zone)−IGと呼ばれ、高温熱処理により表面付近の酸素原子を外方拡散してウエーハ外へ放出させたのち、酸素析出核形成と成長の2段熱処理を施して、目的に応じたBMD密度を得る方法である。しかし熱処理が複雑で長時間を要するものであり、コストが非常に高い。
【0006】
そこでゲッタリングに必要なBMDをウエーハのバルク中に簡便に形成するための手段として、CZ法で引き上げられるシリコン単結晶中に窒素を添加する方法が最近用いられている。シリコン中に窒素と酸素が共存すると、酸素の析出核形成速度が高まるため、容易にBMDが形成できることが知られている。この方法によって製造されたシリコンウエーハは高いBMD密度を持つため、ゲッタリングには最適なウエーハであるとされていた。
【0007】
この窒素添加ウエーハのゲッタリング能力と優れた表層品質の両者を同時に実現できるウエーハが窒素添加ウエーハを基板としたエピタキシャルウエーハである。これは従来のエピタキシャルウエーハに比べ、BMDを最初から含有しているため、高いゲッタリング能力を持つものとされていた。実際に、デバイス形成熱処理を受けた後のウエーハは、BMDがさらに成長するために十分なゲッタリング能力を有するという特徴を持っていた。
【0008】
【発明が解決しようとする課題】
ところが最近、デバイス形成熱処理が低温化のみならず、RTA(Rapid Thermal Annealing)化する傾向が出てきた。つまり今まで数時間かかっていたデバイス形成熱処理が、数秒から数分という単位で実施されることになってきた。このような短時間の熱処理では、その過程中にBMDの形成あるいは成長を期待することはほとんどできない。そして、このようなデバイス形成熱処理を施された後のウエーハは、そのウエーハバルク中に検出されるBMD密度が、十分なBMD密度とされている108個/cm3程度であっても、ゲッタリング能力不足に陥ることがあった。
【0009】
本発明は、このような問題点に鑑みてなされたもので、後でウエーハに施されるデバイス工程に依存せず、確実に高いゲッタリング能力を持つエピタキシャルウエーハを得ることを目的とする。
【0010】
【課題を解決するための手段】
上記問題点を解決するため本発明は、エピタキシャルウエーハであって、窒素がドープされたシリコン単結晶ウエーハの表面にシリコンエピタキシャル層が形成されたものであり、バルク中のゲッタリング能力を有するサイズの酸素析出物密度が108個/cm3以上であることを特徴とするエピタキシャルウエーハである。
【0011】
このように、エピタキシャル層を形成した基板のバルク中のゲッタリング能力を有するサイズの酸素析出物密度が108個/cm3以上であるエピタキシャルウエーハは、その後ウエーハが投入されるデバイスプロセスがRTA化あるいは低温化されているような場合でも、ゲッタリング能力を有するサイズのBMDが十分な密度で存在するため、十分なゲッタリング能力を発揮することができる。さらに、ウエーハ表面にはエピタキシャル層が形成されているため、ウエーハの表面の品質も良好なものとなる。
なお、酸素析出物のサイズが現状の光学的測定装置により検出可能なサイズである半径30〜40nm(形状を球状と仮定した場合)であれば確実にゲッタリング能力を有するが、それ以下のサイズであっても半径10nm以上であれば、ゲッタリング能力を有するものと透過型電子顕微鏡(TEM)による観察の結果、確認されている。
【0012】
また本発明は、チョクラルスキー法により窒素を添加したシリコン単結晶を引き上げ、該シリコン単結晶をウエーハに加工してシリコン単結晶ウエーハを製造し、該シリコン単結晶ウエーハに熱処理を行ってウエーハのバルク中におけるゲッタリング能力を有するサイズの酸素析出物密度を108個/cm3以上とし、その後、前記シリコン単結晶ウエーハにエピタキシャル成長を行うことを特徴とするエピタキシャルウエーハの製造方法である。
【0013】
このように、シリコン単結晶ウエーハに熱処理を行ってウエーハのバルク中におけるゲッタリング能力を有するサイズの酸素析出物密度を108個/cm3以上とし、その後にエピタキシャル成長を行うことにより、ウエーハバルク中に十分なゲッタリング能力を有するサイズのBMDが十分な密度で存在するものとすることができる。そのため、その後のデバイスプロセスがRTA化あるは低温化等されていたとしても、要求を満たすゲッタリング能力を有するウエーハを製造することができる。また、この場合の熱処理は、シリコン単結晶に窒素が添加されているため、窒素が添加されていないウエーハのように複雑で長時間の熱処理は必要なく、比較的簡単で短時間の熱処理でよい。そして、ウエーハ表面にはエピタキシャル成長によりエピタキシャル層を形成するため、ウエーハの表層品質も良好なものが得られる。
【0014】
なお、このシリコン単結晶ウエーハに施す熱処理は、その後に行われる高温下のエピタキシャル成長により酸素析出物のサイズが縮小することがあるので、好ましくはこの熱処理工程で、酸素析出物のサイズを半径30〜40nm以上に、密度を109個/cm3以上としておくことが望ましい。すなわち、結果としてエピタキシャル成長後におけるエピタキシャルウエーハのゲッタリング能力を有するサイズの酸素析出物が108個/cm3以上となるようにすればよい。
【0015】
この場合、前記シリコン単結晶ウエーハに行う熱処理として、600℃〜1000℃で0.5時間〜8時間の第1熱処理と800℃〜1150℃で0時間〜10時間の第2熱処理からなる熱処理を行うことが好ましい。
【0016】
これは、窒素添加によって酸素析出核形成が促進されるにしても、酸素析出過程は析出核形成と成長の2段階に分けられるからである。そして、その各段階において、最適な温度および時間は、初期酸素濃度や添加窒素濃度等によって異なり、熱処理条件を決定するには、最適化の必要がある。従って、本発明による効果を持たせるには、熱処理条件は600℃〜1000℃で0.5時間〜8時間の範囲で行う第1熱処理と、800℃〜1150℃で0時間〜10時間の範囲で行う第2熱処理からなる熱処理を行うことにより、ウエーハバルク中に確実にゲッタリング能力を発揮する10nm以上の必要なサイズのBMDを必要な密度で形成することができる。
【0017】
この場合、前記窒素を添加したシリコン単結晶を引き上げる際に、該単結晶に添加する窒素濃度を1013〜1014個/cm3にすることが好ましい。
前述したようにシリコン結晶中への窒素添加により、酸素析出核形成が促進されることが知られている。その際、窒素添加が確実に効果を持つ濃度が1×1013個/cm3であるため、この濃度以上とすることが好ましい。一方、窒素濃度が1×1014個/cm3以下であれば、シリコンウエーハ表面の欠陥が起因して形成されるエピタキシャル層の積層欠陥(SF)などのエピ欠陥は著しく抑制されるため、この濃度以下とすることが好ましい。
【0018】
以下、本発明をさらに詳細に説明する。
本発明者は、デバイス工程に依存せずゲッタリング能力を持つエピタキシャルウエーハを得るため鋭意研究を行った。従来の窒素をドープしたシリコン単結晶ウエーハにエピタキシャル成長を行ったウエーハは、バルク中の酸素析出物を検出可能なサイズまで成長させる熱処理(例えば800℃/4h+1000℃/16h)を加えた後にBMD密度を測定すると、デバイスプロセス投入前からBMDを108個/cm3程度は有しており、高いゲッタリング能力を有するものとされていた。しかし、その後に投入されるデバイスプロセスによっては、要求されるゲッタリング能力を得られないことがあった。
【0019】
そこで本発明者は、窒素を添加したシリコン単結晶をそのままウエーハに加工したas-grownの窒素ドープシリコン単結晶ウエーハやそれにエピタキシャル層を成長させただけのエピタキシャルウエーハについて、透過型電子顕微鏡を用いてバルク中のBMDを詳細に調査した。その結果、確かに検出されるBMDの密度は108個/cm3程度はあるものの、そのBMDのサイズは大部分が半径10nmを下回るものであることが判明した。一方、DZ−IGのように高温、長時間の熱処理を施され、必要とされるゲッタリング能力を有するウエーハについても同様に調査を行ったところ、同じBMD密度であっても、そのBMDのサイズは半径10nmを上回り、大部分が光学的測定装置により検出可能な半径30〜40nmをも上回ることが判明した。
【0020】
このことから、BMDが実際にゲッタリング能力を発揮するには、そのサイズが少なくとも半径10nm以上、好ましくは半径30nm以上はあることを必要とし、このBMDのサイズを少なくとも半径10nm以上とすることにより、後のデバイス工程に依存せずにゲッタリング能力を発揮するウエーハを提供することができることが予想された。
【0021】
そこで、本発明者は窒素を添加したシリコン単結晶ウエーハに対して、エピタキシャル成長を行う前に熱処理を施し、BMDのサイズを成長させ、実際にゲッタリング能力を有するサイズのBMD密度を増やすことを想到した。この場合の熱処理は、前述のDZ−IGで行う熱処理とは異なり、ウエーハに窒素を添加しているために比較的簡単な短時間の熱処理で必要なBMDを形成することができる。
本発明はこのような基本思想に基づき、諸条件を検討の結果、完成したものである。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態について説明するが、本発明はこれらに限定されるものではない。
本発明において、CZ法によって窒素をドープしたシリコン単結晶棒を育成するには、例えば特開昭60−251190号に記載されているような公知の方法によれば良い。
【0023】
すなわち、CZ法は、石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径のシリコン単結晶棒を育成する方法であるが、あらかじめ石英ルツボ内に窒化物を入れておくか、シリコン融液中に窒化物を投入するか、雰囲気ガスを窒素を含む雰囲気等とすることによって、引き上げ結晶中に窒素をドープすることができる。この際、窒化物の量あるいは窒素ガスの濃度あるいは導入時間等を調整することによって、結晶中のドープ量を制御することが出来る。
【0024】
このように、CZ法によって単結晶棒を育成する際に、窒素をドープすることによって、シリコン中の酸素原子の凝縮を助長し、酸素析出物密度を高くすることが出来る。この場合、窒素濃度は1×1013〜1×1014個/cm3にすることが好ましい。これは、窒素濃度が1×1013個/cm3以上であれば、酸素析出核がas-grown状態で確実に形成されるため、熱処理後にゲッタリング能力を有するサイズの酸素析出物密度が1×108個/cm3以上となるエピタキシャルウエーハをより確実に作製することができ、また窒素濃度が1×1014個/cm3以下であれば、基板であるシリコンウエーハに起因したエピタキシャル層に形成される積層欠陥(SF)などのエピ結晶欠陥が著しく抑制されるからである。
【0025】
こうして、CZ法において所望濃度の窒素がドープされたシリコン単結晶棒が得られる。これを通常の方法にしたがい、内周刃スライサあるいはワイヤソー等の切断装置でスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコン単結晶ウエーハに加工する。もちろん、これらの工程は例示列挙したにとどまり、この他にも研削、洗浄等種々の工程があり得るし、工程順の変更、一部省略等目的に応じ適宜工程は変更使用されている。
【0026】
次に、このウエーハに熱処理を行ってエピタキシャル成長後のエピタキシャルウエーハのバルク中におけるゲッタリング能力を有するサイズ、例えば半径10nm以上の酸素析出物密度を108個/cm3以上とする熱処理を行う。なお、この熱処理は、その後に行われるエピタキシャル成長により酸素析出物のサイズが縮小することがあるので、好ましくはこの熱処理工程で、半径30〜40nm以上の酸素析出物の密度が109個/cm3以上となるようにしておくことが望ましい。そして、結果としてエピタキシャル成長後におけるエピタキシャルウエーハの半径10nm以上の酸素析出物密度が108個/cm3以上となるようにする。この熱処理は、バルク中の酸素析出物のサイズを成長させて上記サイズの酸素析出物の密度を108個/cm3以上とできるものであれば、どのような方法によっても良い。特に本発明では、シリコン単結晶ウエーハに窒素が添加されているため、比較的に短時間の熱処理で所望のBMDを形成することができる。
【0027】
しかし、窒素添加によって酸素析出核形成が促進されるにしても、酸素析出過程は析出核形成と成長の2段階に分けられる。その各段階において、最適な温度および時間は、初期酸素濃度や添加窒素濃度等によって異なり、熱処理条件を決定するには、これらを最適化する必要がある。従って、本発明による効果を確実に持たせるには、シリコン単結晶中の窒素濃度が特に1013〜1014個/cm3の場合、熱処理条件は600℃〜1000℃で0.5時間〜8時間の範囲で行う第1熱処理と、800℃〜1150℃で0時間〜10時間の範囲で行う第2熱処理からなる熱処理とすることが好ましい。
【0028】
第1熱処理が600℃未満であると新たな析出核形成が期待できず、逆に1000℃を超えると既に存在する析出核を消滅させるおそれがある。また第2熱処理が800℃未満であると析出物成長に長時間を要し効果的でなく、1150℃を超えるとスリップ転位や金属汚染等が懸念される。
第2熱処理時間が0時間の場合は第1熱処理のみということになるが、窒素が添加されているため、第1熱処理条件の範囲内において比較的高温長時間の熱処理を行えば、目的とする酸素析出物を得ることができる。
【0029】
この熱処理をする際の雰囲気としては、特に限定されるものではなく、水素、窒素またはアルゴン等の不活性ガス、あるいはこれらの混合ガス、場合によっては酸素等であっても良い。
【0030】
また、熱処理に使用する装置としては、エピタキシャル成長装置を用いて、熱処理とエピタキシャル堆積を連続的に行うようにすれば、高い生産性で処理できる。また、熱処理を比較的長時間行う場合には、同時に数十枚以上のウエーハの熱処理が可能なヒーター加熱方式の熱処理炉を用いてバッチ処理すると効率的である。
【0031】
このシリコン単結晶ウエーハのバルク中にゲッタリング能力を有するサイズのBMDを形成する熱処理を行った後、ウエーハ表面にシリコンエピタキシャル層を形成する。このエピタキシャル成長は、一般的なCVD法により行うことができる。このCVD法では、例えばシリンダタイプのベルジャ内にシリコン基板を載置するサセプタを配置した輻射加熱方式のエピタキシャル成長炉内にトリクロロシランを導入することにより、シリコン単結晶ウエーハ上にシリコンをエピタキシャル成長させる。
【0032】
このように、本発明では、デバイス工程投入前のエピタキシャルウエーハ中に、半径10nm以上の酸素析出物(BMD)が108個/cm3以上存在する。従って、デバイス工程がRTA化し短時間化あるいは低温化していたとしても、十分なゲッタリング能力を発揮することができる。従来の窒素ドープエピタキシャルウエーハはBMDの密度は108個/cm3があったとしても、その後のデバイスプロセスが、RTA化、低温化した場合は、サイズが10nm以上にまで成長せず、ゲッタリング能力を十分には発揮できない場合があった。
【0033】
【実施例】
以下、本発明の実施例および比較例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
CZ法により、直径8インチ、初期酸素濃度14ppma(JEIDA:日本電子工業振興協会規格)、方位<100>の結晶棒を引き上げた。その際、原料中にあらかじめ窒化珪素膜を有するシリコンウエーハを投入し、窒素濃度が3×1013個/cm3になるよう制御して添加した。この結晶棒を加工して基板ウエーハとした。
【0034】
この基板ウエーハに(800℃、2hr)+(1000℃、8hr)の酸素析出熱処理を窒素雰囲気にて施した後、エピタキシャル層を3μm堆積させた。エピタキシャル成長は、シリンダタイプのベルジャ内にシリコン基板を載置するサセプタが配置された輻射加熱方式のエピタキシャル成長炉を用い、1125℃の温度でトリクロロシランを導入することにより行った。このエピタキシャルウエーハをLST(光散乱トモグラフ法)によってウエーハバルク中のBMDを測定した。
このLSTは半導体にレーザ光を照射し、半導体内部の欠陥で散乱した散乱光をモニタして半導体内部の欠陥分布を断層像として観測する手法であり、シリコンウエーハのBMD測定に適用した場合、BMDの密度、サイズ、分布等を測定することができる。
【0035】
こうしてBMD密度を測定した結果、BMD密度は109個/cm3であった。その時の球状仮定のBMD半径は平均約40nmであった。
【0036】
このウエーハにNiを故意汚染し、表面に発生するシャローピットを光学顕微鏡で観察したところシャローピットは観察されず、この実施例1のエピタキシャルウエーハが高いゲッタリング能力を持っていることがわかった。
【0037】
この結果から本発明によるエピタキシャルウエーハでは、十分なサイズを有するBMDの密度が高いため、ゲッタリング能力の優れたエピタキシャルウエーハを作製できることが判る。特に、その後の熱処理によりBMDを発生させる必要がないため、デバイス工程に依存せず、かつデバイス工程の初期からゲッタリング能力を有するウエーハを作製できた。
【0038】
(実施例2)
実施例1と同様にCZ法により、窒素を添加してシリコン単結晶棒を引き上げ、この結晶棒を加工して基板ウエーハとした。
この基板ウエーハに(850℃、1hr)+(1100℃、2hr)の実施例1に比べて短時間の熱処理を施した後、実施例1と同様にエピタキシャル層を3μm堆積させた。このエピタキシャルウエーハを実施例1と同様にLSTによってウエーハバルク中のBMDを測定した。
【0039】
BMD密度を測定した結果、BMD密度は4×109個/cm3であった。その時の球状仮定のBMD半径は平均約35nmであった。
【0040】
このウエーハに実施例1と同様にNiを故意汚染し、表面に発生するシャローピットを光学顕微鏡で観察したところシャローピットは観察されず、この実施例2のエピタキシャルウエーハが高いゲッタリング能力を持っていることがわかった。
この結果から、短い熱処理時間でも本発明の効果が得られることが判る。
【0041】
(比較例1)
実施例1と同様に窒素を添加してシリコン単結晶棒を引き上げ、この結晶棒を加工して基板ウエーハとした。
この基板ウエーハに、実施例1及び実施例2のようなエピタキシャル成長前の熱処理を施さないで直接エピタキシャル層を3μm堆積させた。このエピタキシャルウエーハを実施例1と同様にLSTによってウエーハバルク中のBMDを測定した。
BMD密度を測定した結果、検出されたBMD密度は107個/cm3であった。
【0042】
このウエーハに実施例1と同様にNiを故意汚染し、表面に発生するシャローピットを光学顕微鏡で観察したところ大量のシャローピットが観察され、この比較例1のエピタキシャルウエーハのゲッタリング能力が不足していることがわかった。
【0043】
(比較例2)
窒素を添加しないこと以外は実施例1と同様にシリコン単結晶棒を引き上げ、この結晶棒を加工して基板ウエーハとした。
この基板ウエーハに実施例1と同様に(800℃、2hr)+(1000℃、8hr)の酸素析出熱処理を窒素雰囲気にて施した後、エピタキシャル層を3μm堆積させた。このエピタキシャルウエーハをLSTによってウエーハバルク中のBMDを測定した。
BMD密度を測定した結果、検出されたBMD密度は107個/cm3であった。
【0044】
このウエーハに実施例1と同様にNiを故意汚染し、表面に発生するシャローピットを光学顕微鏡で観察したところ大量のシャローピットが観察され、この比較例2のエピタキシャルウエーハのゲッタリング能力が不足していることがわかった。
【0045】
なお、本発明は上記実施形態に限定されるものではない。上記形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、かつ同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0046】
例えば本発明において、エピ前熱処理の条件は厳密には問われていないものであり、他の温度による熱処理、時間を用いるか、あるいは数段の熱処理プロセスを組み合わせて同様の効果を持たせたエピタキシャルシリコンウエーハを作製しても、本発明の範囲に含まれる。
【0047】
【発明の効果】
以上のように、本発明により簡単な方法で後に行われるデバイス工程に依存せず、高いゲッタリング能力を持つエピタキシャルウエーハを得ることができる。
Claims (2)
- チョクラルスキー法により窒素を添加したシリコン単結晶を引き上げ、該シリコン単結晶をウエーハに加工してシリコン単結晶ウエーハを製造し、該シリコン単結晶ウエーハに600℃〜1000℃で0.5時間〜8時間の第1熱処理と800℃〜1150℃で0時間〜10時間の第2熱処理からなる2段階の熱処理を行ってウエーハのバルク中におけるゲッタリング能力を有する半径10nm以上の酸素析出物密度を108個/cm3以上とし、その後、前記シリコン単結晶ウエーハにエピタキシャル成長を行うことを特徴とするエピタキシャルウエーハの製造方法。
- 前記窒素を添加したシリコン単結晶を引き上げる際に、該単結晶に添加する窒素濃度を1013〜1014個/cm3にすることを特徴とする請求項1に記載されたエピタキシャルウエーハの製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001253510A JP4615161B2 (ja) | 2001-08-23 | 2001-08-23 | エピタキシャルウエーハの製造方法 |
PCT/JP2002/008437 WO2003019647A1 (fr) | 2001-08-23 | 2002-08-21 | Tranche épitaxiale et son procédé de production |
US10/487,043 US7071079B2 (en) | 2001-08-23 | 2002-08-21 | Epitaxial wafer and a method for producing it |
KR1020047002529A KR100885762B1 (ko) | 2001-08-23 | 2002-08-21 | 에피텍셜 웨이퍼 및 그 제조방법 |
EP02762823A EP1420440B1 (en) | 2001-08-23 | 2002-08-21 | An epitaxial wafer and a method for producing it |
CNB028162978A CN1280879C (zh) | 2001-08-23 | 2002-08-21 | 外延晶片及其制造方法 |
TW091119017A TW557496B (en) | 2001-08-23 | 2002-08-22 | Epitaxial wafer and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001253510A JP4615161B2 (ja) | 2001-08-23 | 2001-08-23 | エピタキシャルウエーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003068743A JP2003068743A (ja) | 2003-03-07 |
JP4615161B2 true JP4615161B2 (ja) | 2011-01-19 |
Family
ID=19081823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001253510A Expired - Fee Related JP4615161B2 (ja) | 2001-08-23 | 2001-08-23 | エピタキシャルウエーハの製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7071079B2 (ja) |
EP (1) | EP1420440B1 (ja) |
JP (1) | JP4615161B2 (ja) |
KR (1) | KR100885762B1 (ja) |
CN (1) | CN1280879C (ja) |
TW (1) | TW557496B (ja) |
WO (1) | WO2003019647A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5072460B2 (ja) * | 2006-09-20 | 2012-11-14 | ジルトロニック アクチエンゲゼルシャフト | 半導体用シリコンウエハ、およびその製造方法 |
DE602007004173D1 (de) | 2006-12-01 | 2010-02-25 | Siltronic Ag | Silicium-Wafer und dessen Herstellungsmethode |
KR100839657B1 (ko) * | 2006-12-28 | 2008-06-19 | 주식회사 실트론 | 에피텍셜 웨이퍼의 제작 방법 |
JP5846025B2 (ja) * | 2012-04-12 | 2016-01-20 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
US9945048B2 (en) * | 2012-06-15 | 2018-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method |
US20150187597A1 (en) * | 2013-12-31 | 2015-07-02 | Texas Instruments Incorporated | Method to improve slip resistance of silicon wafers |
CN105280491A (zh) * | 2015-06-17 | 2016-01-27 | 上海超硅半导体有限公司 | 硅片及制造方法 |
DE102015226399A1 (de) | 2015-12-22 | 2017-06-22 | Siltronic Ag | Siliciumscheibe mit homogener radialer Sauerstoffvariation |
CN107151817A (zh) | 2016-03-03 | 2017-09-12 | 上海新昇半导体科技有限公司 | 单晶硅的生长方法及其制备的单晶硅锭 |
CN108511317B (zh) * | 2017-02-28 | 2021-10-22 | 胜高股份有限公司 | 外延晶圆的制造方法及外延晶圆 |
JP6711320B2 (ja) * | 2017-06-26 | 2020-06-17 | 株式会社Sumco | シリコンウェーハ |
EP3428325B1 (en) * | 2017-07-10 | 2019-09-11 | Siltronic AG | Semiconductor wafer made of single-crystal silicon and process for the production thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5818929A (ja) * | 1981-07-24 | 1983-02-03 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH11322491A (ja) * | 1998-03-09 | 1999-11-24 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ |
JP2000072593A (ja) * | 1998-08-31 | 2000-03-07 | Shin Etsu Handotai Co Ltd | アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法 |
JP2000109396A (ja) * | 1998-08-07 | 2000-04-18 | Nippon Steel Corp | シリコン半導体基板及びその製造方法 |
JP2000211995A (ja) * | 1998-11-17 | 2000-08-02 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエ―ハおよびシリコン単結晶ウエ―ハの製造方法 |
JP2002076006A (ja) * | 2000-08-31 | 2002-03-15 | Mitsubishi Materials Silicon Corp | エピタキシャルウェーハを製造する方法及びその方法により製造されたエピタキシャルウェーハ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60251190A (ja) | 1984-05-25 | 1985-12-11 | Shin Etsu Handotai Co Ltd | シリコン単結晶の製造方法 |
TW331017B (en) * | 1996-02-15 | 1998-05-01 | Toshiba Co Ltd | Manufacturing and checking method of semiconductor substrate |
TW589415B (en) * | 1998-03-09 | 2004-06-01 | Shinetsu Handotai Kk | Method for producing silicon single crystal wafer and silicon single crystal wafer |
US6548886B1 (en) * | 1998-05-01 | 2003-04-15 | Wacker Nsce Corporation | Silicon semiconductor wafer and method for producing the same |
WO2000012787A1 (en) * | 1998-08-31 | 2000-03-09 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them |
JP4224966B2 (ja) * | 1999-10-15 | 2009-02-18 | 信越半導体株式会社 | シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法 |
JP4566478B2 (ja) * | 2001-08-09 | 2010-10-20 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
-
2001
- 2001-08-23 JP JP2001253510A patent/JP4615161B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-21 EP EP02762823A patent/EP1420440B1/en not_active Expired - Lifetime
- 2002-08-21 CN CNB028162978A patent/CN1280879C/zh not_active Expired - Lifetime
- 2002-08-21 WO PCT/JP2002/008437 patent/WO2003019647A1/ja active Application Filing
- 2002-08-21 US US10/487,043 patent/US7071079B2/en not_active Expired - Lifetime
- 2002-08-21 KR KR1020047002529A patent/KR100885762B1/ko active IP Right Grant
- 2002-08-22 TW TW091119017A patent/TW557496B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5818929A (ja) * | 1981-07-24 | 1983-02-03 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH11322491A (ja) * | 1998-03-09 | 1999-11-24 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ |
JP2000109396A (ja) * | 1998-08-07 | 2000-04-18 | Nippon Steel Corp | シリコン半導体基板及びその製造方法 |
JP2000072593A (ja) * | 1998-08-31 | 2000-03-07 | Shin Etsu Handotai Co Ltd | アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法 |
JP2000211995A (ja) * | 1998-11-17 | 2000-08-02 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエ―ハおよびシリコン単結晶ウエ―ハの製造方法 |
JP2002076006A (ja) * | 2000-08-31 | 2002-03-15 | Mitsubishi Materials Silicon Corp | エピタキシャルウェーハを製造する方法及びその方法により製造されたエピタキシャルウェーハ |
Also Published As
Publication number | Publication date |
---|---|
KR100885762B1 (ko) | 2009-02-26 |
EP1420440A1 (en) | 2004-05-19 |
EP1420440B1 (en) | 2012-11-07 |
JP2003068743A (ja) | 2003-03-07 |
US7071079B2 (en) | 2006-07-04 |
EP1420440A4 (en) | 2007-11-07 |
CN1545725A (zh) | 2004-11-10 |
US20040180505A1 (en) | 2004-09-16 |
KR20040027957A (ko) | 2004-04-01 |
TW557496B (en) | 2003-10-11 |
WO2003019647A1 (fr) | 2003-03-06 |
CN1280879C (zh) | 2006-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5072460B2 (ja) | 半導体用シリコンウエハ、およびその製造方法 | |
JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
JP5537802B2 (ja) | シリコンウエハの製造方法 | |
JP4670224B2 (ja) | シリコンウェーハの製造方法 | |
JP2002100632A (ja) | シリコンウエーハの製造方法およびシリコンウエーハ | |
KR20100014191A (ko) | 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법 | |
JP2002187794A (ja) | シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法 | |
JP6448805B2 (ja) | エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法 | |
JP4615161B2 (ja) | エピタキシャルウエーハの製造方法 | |
JP3381816B2 (ja) | 半導体基板の製造方法 | |
JP2003502836A (ja) | イントリンシックゲッタリングを有するエピタキシャルシリコンウエハの製造方法 | |
KR20060040733A (ko) | 웨이퍼의 제조방법 | |
JP2011029429A (ja) | シリコンウェーハの熱処理方法 | |
KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
JP3614019B2 (ja) | シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ | |
KR100526427B1 (ko) | 실리콘 반도체기판 및 그 제조방법 | |
JP2007242920A (ja) | 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ | |
JP2001199794A (ja) | シリコン単結晶インゴット、その製造方法およびシリコンウェーハの製造方法 | |
JP6493105B2 (ja) | エピタキシャルシリコンウェーハ | |
WO2021002363A1 (ja) | 炭素ドープシリコン単結晶ウェーハ及びその製造方法 | |
JP2001284362A (ja) | シリコンウェーハの製造方法 | |
JP4385539B2 (ja) | シリコン単結晶ウェーハの熱処理方法 | |
JP3944958B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
JP4235760B2 (ja) | シリコンウェーハの製造方法 | |
JP3452042B2 (ja) | シリコンウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080325 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080520 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080528 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080620 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4615161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |