JP3750526B2 - シリコンウエーハの製造方法及びシリコンウエーハ - Google Patents

シリコンウエーハの製造方法及びシリコンウエーハ Download PDF

Info

Publication number
JP3750526B2
JP3750526B2 JP2000605810A JP2000605810A JP3750526B2 JP 3750526 B2 JP3750526 B2 JP 3750526B2 JP 2000605810 A JP2000605810 A JP 2000605810A JP 2000605810 A JP2000605810 A JP 2000605810A JP 3750526 B2 JP3750526 B2 JP 3750526B2
Authority
JP
Japan
Prior art keywords
wafer
heat treatment
silicon wafer
silicon
oxygen concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000605810A
Other languages
English (en)
Inventor
孝夫 阿部
健 相原
昌次 秋山
哲也 五十嵐
偉峰 曲
善範 速水
樹 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Application granted granted Critical
Publication of JP3750526B2 publication Critical patent/JP3750526B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

技術分野
本発明は、チョクラルスキー法によって製造されたシリコンウエーハに熱処理を加えて、高抵抗率であってかつゲッタリング能力も高いシリコンウエーハの製造方法及び該性質を有するシリコンウエーハ、並びにデバイス製造工程等の熱処理工程で発生しがちなスリップ転位を抑制することができるシリコンウエーハの製造方法及び該性質を有するシリコンウエーハに関する。
背景技術
従来から高耐圧パワーデバイスやサイリスタ等のパワーデバイス用に高抵抗率のフローティングゾーン法(FZ法)により製造されたシリコンウエーハが使用されてきた。しかし、FZ法では直径200mmのシリコンウエーハを作製することは困難であり、300mm以上になると現状の技術では不可能である。また、通常のFZウエーハの面内抵抗率分布は、マクロの抵抗率分布およびミクロの抵抗率分布いずれの場合もCZウエーハに比べて劣る。これを改善する手法として中性子照射を用いる方法があるが、この方法では導電型がN型のウエーハのみしか作製できない上、コスト高となる欠点がある。
これに対しチョクラルスキー法(CZ法)は、抵抗率の面内分布に優れたウエーハが作製できる上、直径が200mmおよび300mmの大口径ウエーハも既に作製されており、さらに、400mmあるいはそれ以上についても十分に作製可能と考えられるので、CZ法によるシリコンウエーハが将来的に有望である。
特に近年、移動体通信用の半導体デバイスや、最先端のC−MOSデバイスでは寄生容量の低下が必要であり、このために大直径で高抵抗率のシリコンウエーハが必要となる。また、信号の伝送ロスやショットキーバリアダイオードにおける寄生容量の低下に高抵抗率の基板を用いることの効果が報告されている。そのため、CZ法で高抵抗率(少なくとも100Ω・cm)のウエーハを製造する方法が必要とされている。
また、前記半導体デバイスを更に高性能にするために、いわゆるSOI(Silicon On Insulator)ウエーハが用いられることもある。このSOIウエーハの代表的な製造方法としてウエーハ貼り合わせ法がある。この方法は、デバイス形成層となるボンドウエーハと支持基板となるベースウエーハとを酸化膜を介して密着させる工程と、熱処理を加えて両者を強固に結合する工程と、ボンドウエーハを薄膜化してSOI層とする工程とを有するものである。このような方法で製造された貼り合わせSOIウエーハを用いて半導体デバイスを製造する場合においても、前述したウエーハの大直径化や信号の伝送ロス等の問題を解決するためには、CZ法で高抵抗率のウエーハをベースウエーハとして用いることが要求される。
しかし、CZ法では、石英製のルツボを使用していることからシリコン結晶中に酸素(格子間酸素)が少なからず混入する。このような酸素原子は通常単独では電気的に中性であるが、350〜500℃程度の低温熱処理が施されると複数個の原子が集まって電子を放出して電気的に活性な酸素ドナーとなる。そのため、CZ法により得られたウエーハに、後にデバイス工程等で350〜500℃程度の熱処理が施されると、この酸素ドナーの形成により高抵抗率CZウエーハの抵抗率が低下してしまう問題がある。
上記のような酸素ドナーによる抵抗率の低下を防ぎ、高抵抗率のシリコンウエーハを得る一つの方法は、結晶育成の当初から格子間酸素濃度の低いシリコン単結晶を製造する方法である。
特公平8−10695号公報には、CZ法で高抵抗率のウエーハを製造する方法として、磁場印加CZ法(MCZ法)により格子間酸素濃度の低いシリコン単結晶を製造し、1000Ω・cm以上の高抵抗率のシリコン単結晶を製造できることが記載されている。また、特開平5−58788号公報には合成石英ルツボを用いてMCZ法を行うことにより、10000Ω・cm以上のシリコン単結晶を製造できることが開示されている。
また、CZ法により高抵抗率のウエーハを製造する別の方法としては、酸素ドナーが形成される現象を逆に利用して、低不純物濃度で低酸素濃度のP型シリコンウエーハに400〜500℃の熱処理を行って酸素ドナーを発生させ、この酸素ドナーによりP型シリコンウエーハ中のP型不純物を打ち消してN型化し、高抵抗率N型シリコンウエーハを製造する方法も提案されている(特公平8−10695号公報)。
しかし、上記のようにMCZ法等で、格子間酸素濃度が低いシリコン単結晶を製造すると、デバイス製造工程での熱処理により発生する内部欠陥の密度が低く、十分なゲッタリング効果が得られにくいという欠点がある。高集積度のデバイスでは、ある程度の酸素析出によるゲッタリング効果の付与は必須である。
また、熱処理により酸素ドナーを発生させ、ウエーハ中のP型不純物を打ち消してN型化することにより高抵抗率のシリコンウエーハを得る方法は、初期の抵抗率(不純物の濃度、種類)や熱処理時間を正確に制御する必要があり、長時間の熱処理が必要な煩雑な方法である。また、この方法では高抵抗率のP型シリコンウエーハを得ることはできない。そして、この方法で得られたウエーハもその後の熱処理によっては、抵抗率が変動し得る。さらに、この方法では格子間酸素濃度を高くするとウエーハ抵抗率の制御が難しいために、シリコンウエーハの初期格子間酸素濃度は低いものにせざるを得ず、ウエーハのゲッタリング効果は低いものになってしまう欠点がある。
前記したように、移動体通信用の半導体デバイスや最先端のC−MOSデバイスには、CZ法で製造された大直径で高抵抗率のシリコンウエーハが必要とされるが、通常のLSI等の集積回路にも、主にCZ法により製造されたシリコンウエーハであって、通常抵抗率(1〜20Ω・cm程度)のウエーハが用いられ、前記デバイス製造工程での熱処理のほかにいくつかの熱処理工程を含む多数の製造工程を施して製造される。このような熱処理工程は、例えばウエーハ表層への酸化膜形成、不純物拡散、無欠陥層やゲッタリング層の形成などが行われる非常に重要な工程である。
この熱処理工程で用いられ、一度に複数枚のウエーハを熱処理することができる、いわゆるバッチ式の抵抗加熱式熱処理炉として横型炉と縦型炉がある。横型炉は、ウエーハを保持するためのボートと呼ばれる治具にウエーハを垂直に載置した状態で炉内に挿入して熱処理するタイプであり、縦型炉はボートにウエーハを水平に載置した状態で炉内に挿入して熱処理するタイプのものである。
前記いずれのタイプの熱処理における問題点の1つとして、スリップ転位の発生がある。スリップ転位とは、熱処理工程中の熱応力により結晶がすべり変形することによりウエーハ表面に段差を生ずる欠陥であり、このようなスリップ転位がウエーハ表面に発生すると、ウエーハの機械的強度が低下するだけでなく、接合リーク等、デバイス特性に悪影響を及ぼすので極力低減することが望ましい。
前記のようなバッチ式の熱処理炉を用いて熱処理を行うと、熱処理炉へのウエーハの出し入れ時や炉内での昇降温時にウエーハ面内に温度分布が発生し、この温度分布により応力が生ずる。そして、この応力がある一定の臨界値を超えた場合にスリップ転位が発生する。この場合、ウエーハはボート上に載置されているので、ウエーハの自重がボートとの接触部分に集中しやすくなるため、その接触部分に作用する応力が大きくなり、スリップ転位が発生しやすくなる。特にウエーハが大口径になると、ウエーハの自重が大きくなるのでその影響は大きい。
一方、前記のバッチ式熱処理炉のほか、ランプ加熱等を利用した枚葉式の熱処理炉であるRTA(Rapid Thermal Annealing)装置が熱処理工程に用いられる場合もある。この種の装置の場合、枚葉処理であり、昇降温速度が極めて速く、バッチ炉に比べてウエーハ面内の温度分布が発生しにくいので、大口径ウエーハの熱処理において特に有効である。しかしながら、やはりウエーハを載置する治具との接触部でウエーハの自重による応力が集中し、スリップ転位が発生しやすいという現象はバッチ式の熱処理炉と同様である。
この様なスリップ転位の発生を抑制するため、従来は主として2つの観点から改善が計られてきた。その1つは、ウエーハとボートとの接触部にかかる応力を減じようとするもので、ボートの形状を改善することで応力の集中を回避しようとするものである。例えば、特開平9−251961号公報に開示された技術は、縦型熱処理用ボートのウエーハ載置部の角度をウエーハの自重による撓みに対応した形状にすることにより、ウエーハとボートの接触部を点接触から面接触になるようにして応力の集中を防止するものである。
もう1つの観点は、熱処理工程中に生ずるウエーハの面内の温度分布を低減しようとするものであり、熱処理条件を改良するものである。例えば、特開7−235507号公報に記載されている技術は、熱処理の昇降温時に通常用いられていた窒素やアルゴンに比べて熱伝導率が高い水素やヘリウムを用いることでウエーハへの熱伝導を活発にし、ウエーハ面内の温度差を低減しようとするものである。また、特開平7−312351号公報においては、高温になるほど昇降温速度を低下させることでスリップ転位の発生を防ぐことが提案されている。
これら2つの観点からのアプローチとしては、上記の例に止まらず、その他にも多数知られている。これらのアプローチは熱処理工程でのスリップ転位を抑制することに関してそれなりの効果はあるものの、デバイス製造工程中で施される多種多様な熱処理工程の全てに対して万全であるかといえば、必ずしもそうとは言えず、コスト的な問題で実用化が困難な場合もあった。
スリップ転位の発生を抑制するための前記2つのアプローチのほか、ウエーハ中の酸素析出物に着目し、耐スリップ性を向上させる試みもなされている。例えば、特開平9−190954号公報では、低酸素濃度のCZウエーハに関して、スリップ転位が発生しやすい外周10mm以下の範囲に多面体の酸素析出物を所定密度に形成すれば、スリップ転位の発生を抑制できることが記載されている。そして、その酸素析出物を所定密度に発生させるために、外周10mm以下の範囲に酸素をイオン注入し、窒素ガス雰囲気で2段階の熱処理を施す技術を開示している。
また、特開平10−150048号公報では、酸素析出物を含有するウエーハに熱圧縮応力が負荷されると、酸素析出物自体からスリップ転位が発生する問題点に鑑み、通常ならばスリップ転位が発生し得る熱圧縮応力下でも酸素析出物からスリップ転位が発生しにくいウエーハとして、所定濃度の炭素を含有したウエーハを提案している。
以上のように、従来の技術では、CZ法によって製造されたシリコンウエーハ(本発明ではCZシリコンウエーハまたは単にCZウエーハという場合がある)にデバイス製造工程、例えば酸化膜形成、不純物拡散、無欠陥層やゲッタリング層の形成時等における熱処理を加えると、ウエーハの特性に悪影響(抵抗率の低下やスリップ転位の発生等)を及ぼすことがあるという問題があった。
すなわち、従来の技術では、チョクラルスキー法によって製造されたシリコンウエーハに熱処理を加えても、酸素ドナーの発生による抵抗率の低下の問題がなく、且つゲッタリング効果も高い高抵抗率CZウエーハを得る方法はなく、これらの要求を満たす方法の開発が望まれていた。
また、熱処理工程でのスリップ転位の抑制に関しては、前記特開平9−190954号公報または特開平10−150048号公報に開示されている技術はウエーハ自体の特性を改良する技術であるので、全ての熱処理工程で効果が得られる可能性があるが、いずれも実用的な技術ではなかった。すなわち、特開平9−190954号公報の技術にあっては、イオン注入および2段階の熱処理という付加工程が必要とされるものであった。また、特開平10−150048号公報では、炭素を所定濃度添加するため、炭素がデバイス特性に及ぼす悪影響が懸念された。
また、シリコンウエーハ上にエピタキシャル成長により単結晶シリコン層を積層させてエピタキシャルウエーハを製造する場合、高温のエピタキシャル工程においてウエーハにスリップ転位等の欠陥が発生し、エピタキシャル工程の歩留りを低下させるとともに、最終的に作製されるデバイスの特性も低下してしまうという問題もある。
発明の開示
本発明はこのような問題点に鑑みて為されたもので、酸素ドナーの発生による抵抗率の低下を防ぎつつ、ゲッタリング効果も高い高抵抗率CZウエーハを得る方法、および、その方法により製造された高抵抗率CZウエーハならびに、このウエーハを利用したSOIウエーハを提供することを第1の目的とする。
また、本発明は、熱処理工程に供されるCZシリコンウエーハが熱処理ボートと接触する部分の耐スリップ性を向上させ、また、酸素析出物自体から発生するスリップもほとんどないシリコンウエーハを、比較的簡便である実用的な方法で提供することを第2の目的とする。
さらに、本発明では、スリップ転位が発生せず、しかも高い抵抗率とゲッタリング効果をあわせもつエピタキシャルウエーハを提供することも目的とする。
本発明では、前記第1の目的を達成するため、シリコンウエーハの製造方法において、チョクラルスキー法により抵抗率が100Ω・cm以上で初期格子間酸素濃度が10〜25ppmaであるシリコン単結晶棒を育成して、該シリコン単結晶棒をウエーハに加工し、該ウエーハに酸素析出熱処理を行なって、ウエーハ中の残留格子間酸素濃度を8ppma以下とすることを特徴とするシリコンウエーハの製造方法が提供される。
このように、チョクラルスキー法により、100Ω・cm以上の高抵抗率であって、初期格子間酸素濃度が10〜25ppma(JEIDA:日本電子工業振興協会)の高酸素濃度のシリコンウエーハを作製して、この高抵抗率CZウエーハに対し酸素析出熱処理を行ない、残留格子間酸素濃度を8ppma以下の低酸素濃度とすることにより、シリコンウエーハの格子間酸素を析出させて、電気的に活性な酸素ドナーとなることを防ぎ、ウエーハの抵抗率の低下を防ぐことができる。また、この方法では、酸素析出物の密度が高くなるため、ゲッタリング効果も高めることができる。さらに、この方法ではCZ法によりシリコンウエーハを作製するため、ウエーハの直径を大直径化することも容易に行なうことができる。
そして、本発明では、前記製造方法により製造されたシリコンウエーハも提供され、このように製造されたシリコンウエーハは、抵抗率が100Ω・cm以上で初期格子間酸素濃度が10〜25ppmaであるシリコンウエーハに酸素析出熱処理を行なって製造されたシリコンウエーハであって、残留格子間酸素濃度が8ppma以下であることを特徴とするものである。
このように本発明のシリコンウエーハは、電気的に活性な酸素ドナーとなる残留格子間酸素が少ない上、バルク中には酸素析出物が充分に存在するので、高抵抗率とゲッタリング効果を併せ持つシリコンウエーハとなる。
また本発明のシリコンウエーハは、抵抗率が100Ω・cm以上で初期格子間酸素濃度が10〜25ppmaであるシリコンウエーハであって、350〜500℃のデバイス製造熱処理を行なった後の抵抗率が100Ω・cm以上に維持されていることを特徴とするシリコンウエーハとすることができる。
このように、本発明のシリコンウエーハは抵抗率が100Ω・cm以上の高抵抗率であり、初期格子間酸素濃度が10〜25ppmaと高酸素濃度のものであっても、350〜500℃のデバイス製造熱処理を行なった後の抵抗率が、酸素ドナーの発生が抑制されるために100Ω・cm以上に維持されているウエーハである。すなわち高い抵抗率と高いゲッタリング効果を併せ持つシリコンウエーハとなる。
なお、ここでデバイス製造熱処理とは、ゲッタリング熱処理その他の処理をウエーハに施した後に、電極配線工程などのデバイス製造工程で施される熱処理を総称するものである。
さらに、このような本発明のシリコンウエーハは、ゲッタリング熱処理後またはデバイス製造熱処理後に内部欠陥密度が1×108〜2×1010ケ/cm3であるシリコンウエーハとすることができる。
このように、ゲッタリング熱処理後またはデバイス製造熱処理後に内部欠陥密度が1×108〜2×1010ケ/cm3であるシリコンウエーハは、高抵抗率のウエーハであるにもかかわらず、ウエーハ中に酸素析出の元となる核、つまり内部欠陥としての酸素析出濃度が1×108〜2×1010ケ/cm3とゲッタリングサイトとして必要と思われるレベルの酸素析出核を持った、今までに無いシリコンウエーハとなる。
なお、ここでゲッタリング熱処理とは、育成されたシリコン単結晶棒をウエーハに加工した後からデバイス工程に入る前までに施される熱処理を総称し、主に不純物酸素の外方拡散による表面近傍の結晶欠陥の消滅を目的とするものである。
また、本発明によれば、抵抗率が100Ω・cm以上であるシリコンウエーハであって、格子間酸素濃度が8ppma以下であり、かつ内部欠陥密度が1×108〜2×1010ケ/cm3であることを特徴とするシリコンウエーハも提供される。
このように、抵抗率が100Ω・cm以上の高抵抗率であるシリコンウエーハであって、格子間酸素濃度が8ppma以下の低酸素濃度であり、かつ内部欠陥密度が1×108〜2×1010ケ/cm3であるシリコンウエーハは、デバイス熱処理等の350〜500℃程度の低温熱処理を施した後でも高抵抗率が維持され、かつ、十分なゲッタリング効果を有するシリコンウエーハとすることができる。
そして、本発明では、前記本発明に係る高抵抗率のCZシリコンウエーハをベースウエーハに用いた貼り合わせSOIウエーハも提供される。
このように、本発明のCZウエーハをベースウエーハとして用いた貼り合わせSOIウエーハは、デバイス製造熱処理を行なった後でも高抵抗率が維持され、ゲッタリング効果を有するSOIウエーハであるので、大直径化が可能であり、信号の伝送ロス等が低減されるので、特に高周波デバイスとして有益である。
なお、貼り合わせSOIウエーハ用のベースウエーハに行う酸素析出熱処理は、貼り合わせSOIウエーハの製造工程中の結合熱処理と兼ねて行うこともできる。
すなわち、ボンドウエーハとベースウエーハとを酸化膜を介して密着させる工程と、結合熱処理を加えて強固に結合させる工程と、ボンドウエーハを薄膜化してSOI層とする工程とを有する貼り合わせSOIウエーハの製造の際、前記ベースウエーハとして抵抗率が100Ω・cm以上で初期格子間酸素濃度が10〜25ppmaであるシリコンウエーハを用い、前記結合熱処理としてベースウエーハ中の残留格子間酸素濃度を8ppma以下とする熱処理を行うことで、高抵抗率を有し、且つ充分なゲッタリング効果を有するSOIウエーハをより効率的に得ることができる。
この場合、前記用いるベースウエーハを、該ベースウエーハとボンドウエーハとを密着させる工程の前に酸素析出熱処理の少なくとも一部を行ったウエーハとすることもできる。
貼り合わせSOIウエーハの作製工程中に行われる酸素析出熱処理として複数段の熱処理を行う場合には、上記のようにボンドウエーハと密着する前のベースウエーハにその酸素析出熱処理の一部を予め行い、残りの熱処理を結合熱処理として行うこともできる。このように、貼り合わせSOIウエーハの作製工程において必要な酸素析出熱処理を分割して行えば、結合熱処理のみで行う場合に比べて結合熱処理工程を短くできるので、各工程間の時間調整がし易くなり、工程間在庫を低減し効率よく製品を作製することができる。
さらにこの場合、前記ベースウエーハに行う酸素析出熱処理の少なくとも一部を、該ベースウエーハの最終研磨前に行うこともできる。
ボンドウエーハと密着する工程の前にベースウエーハに行う酸素析出熱処理の少なくとも一部は、ベースウエーハを鏡面研磨してから行ってもよいが、その研磨工程の最終研磨前に行うのが好ましい。このように密着工程前の酸素析出熱処理の少なくとも一部を最終研磨前に行えば、この熱処理工程でウエーハ表面のマイクロラフネスやヘイズ等が悪化しても最終研磨により改善できるので、結合不良(ボイド)の発生頻度を抑えることができる。
さらに、本発明では、前記第2の目的を達成するため、シリコンウエーハの製造方法において、チョクラルスキー法により初期格子間酸素濃度が10〜25ppmaであるシリコン単結晶棒を育成して、該シリコン単結晶棒をウエーハに加工し、該ウエーハに酸素析出熱処理を行なって、ウエーハ中の残留格子間酸素濃度を8ppma以下とすることを特徴とするシリコンウエーハの製造方法が提供される。なお、前記酸素析出熱処理を行って、ウエーハ中の残留格子間酸素濃度を6ppma以下とすることが好ましい。
この様に初期格子間酸素濃度が10〜25ppmaであるシリコン単結晶棒から得たCZウエーハに対し酸素析出熱処理を行い、残留格子間酸素濃度を8ppma以下、好ましくは6ppma以下にすることにより、ウエーハのバルク中にスリップ転位を抑制するのに必要な酸素析出物と残存格子間酸素を形成することができる。
また、このようにシリコンウエーハを製造することにより、その後の熱処理工程に供されるCZシリコンウエーハが熱処理ボートと接触する部分の耐スリップ性が向上され、また、酸素析出物自体から発生するスリップもほとんどないシリコンウエーハを比較的簡便で実用的な方法で得ることができる。
さらにこの場合、前記酸素析出熱処理を、その初段において1100℃以上の高温熱処理を行い、ウエーハ表面の格子間酸素を外方拡散させることによりウエーハ表面にDZ層(無欠陥層)を形成させるように行うことが好ましい。
このような酸素析出熱処理を行うことで、スリップ転位が非常に起こり難くゲッタリング特性にも優れたウエーハとなると共に、ウエーハ表面の酸素析出物が減少し、該表面にデバイスを作製する場合、デバイス特性に悪影響を及ぼす恐れがほとんどなくなる。
また、本発明により作製されたウエーハ表面にエピタキシャル層を形成する場合においても、ウエーハ表面にDZ層が形成されているとエピタキシャル層の結晶性を悪化させるおそれが少ないので、上記のようにDZ層が形成されるように熱処理を行うことが好ましい。
さらに本発明では、前記酸素析出熱処理を行ってシリコンウエーハを製造する場合、シリコンウエーハの酸素析出熱処理を、該ウエーハの最終研磨前に行うのが好ましい。
本発明の酸素析出熱処理は、鏡面研磨されたウエーハに行うこともできるが、鏡面研磨を行う前のケミカルエッチング面を有するウエーハ(CW)や、通常は複数段行われるウエーハの研磨工程(例えば、1次研磨、2次研磨、仕上げ研磨(最終研磨))の最終研磨前のウエーハに行えば、たとえ酸素析出熱処理工程でウエーハ表面状態が悪化しても、その後の研磨によりそれを改善することができるという利点を有する。
さらに本発明では、前記製造方法により製造されたシリコンウエーハも提供される。このように製造されたシリコンウエーハは、耐スリップ性及びゲッタリング特性に優れ、デバイス製造時等の熱処理工程においてもスリップ転位や不良が非常に少ないウエーハである。
また、スリップ耐性が高いため、従来のプロセス温度の低温化をせずにスリップを抑制することができるので、デバイス工程の適用範囲が広がり、非常に有益なシリコンウエーハを提供することができる。
また、本発明では、ウエーハ中の格子間酸素濃度が8ppma以下であり、かつ酸素析出物密度が1×108〜2×1010ケ/cm3であることを特徴とするシリコンウエーハが提供され、好ましくは、前記格子間酸素濃度は6ppma以下であり、また、前記シリコンウエーハ中の酸素析出物は、具体的には、200nm以上のサイズを有する多面体または230nm以上のサイズを有する板状体である。
このようなウエーハも、その後に行われる高温のゲッタリング熱処理やデバイス製造熱処理時のスリップ転位の発生を抑制することができ、ゲッタリング特性にも優れ、LSI等の作製に非常に適したウエーハとなる。
さらに本発明では、前記シリコンウエーハの表面にエピタキシャル層が形成されたエピタキシャルウエーハも提供される。
本発明に係るシリコンウエーハにエピタキシャル層を形成したエピタキシャルウエーハであれば、エピタキシャル工程でのスリップ転位の発生が抑制され、しかも高い抵抗率とゲッタリング効果をあわせもつ従来にないエピタキシャルウエーハが得られるため、各種デバイスへの用途が広がる。
以上説明したように、本発明は抵抗率が100Ω・cm以上のCZシリコンウエーハに酸素析出熱処理を加えて残存格子間酸素濃度を8ppma以下にすることにより、デバイス製造工程中の熱処理、特に電極配線工程等で行われる350〜500℃のデバイス製造熱処理で起こる酸素ドナーの発生による抵抗率の低下を防ぎつつ、ゲッタリング効果も高い高抵抗率CZウエーハを得ることができる。また、このウエーハはそのまま使用するのみならず、貼り合わせSOIウエーハのベースウエーハとして利用することもでき、大直径化が容易で、かつ信号の伝送ロス等の少ないウエーハを高生産性で得ることができる。
また、本発明はCZシリコンウエーハに酸素析出熱処理を加えてウエーハ中の残存格子間酸素濃度を8ppma以下にすることにより、その後の熱処理工程に供されるCZシリコンウエーハが熱処理ボートと接触する部分の耐スリップ性を向上させ、また、酸素析出物自体から発生するスリップもほとんどないシリコンウエーハを比較的簡便で実用的な方法で得ることができる。
従って、このようなウエーハであれば、ウエーハの口径が200mm、300mm或いはそれ以上といった大口径でありスリップ転位が入りやすいウエーハであっても、スリップを十分に抑制することができる。また、スリップ耐性が高いため、従来のプロセス温度の低温化をせずにスリップを抑制することができるので、デバイス工程の適用範囲が広がり、非常に有益なシリコンウエーハを提供することができる。
【図面の簡単な説明】
図1は、シリコンウエーハの残存格子間酸素濃度と抵抗率との関係を示した図である。
図2は、シリコンウエーハの初期格子間酸素濃度と内部欠陥密度との関係を示した図である。
図3は、A〜Eは、実施例1、比較例1の酸素析出熱処理の熱処理条件を示した図である。
図4は、シリコンウエーハを急速加熱・急速冷却できる装置の一例を示した概略断面図である。
発明を実施するための最良の形態
以下、本発明につきさらに詳細に説明する。
本発明の発明者らは、高抵抗率であって、その抵抗率がその後の熱処理で変動せず、かつ高いゲッタリング効果を併せ持つシリコンウエーハを得る方法として、高抵抗率CZウエーハに酸素析出熱処理を行い、残留格子間酸素濃度を低減する方法を見出し、諸条件を精査して本発明の第1の目的を達成した。
従来の高抵抗率CZシリコンウエーハを得る方法は、シリコン単結晶育成時に格子間酸素濃度を低濃度とせざるを得ず、そのため従来方法で得られる高抵抗率CZシリコンウエーハのゲッタリング効果は低いものとなっていた。
そこで、本発明の発明者らは、シリコン単結晶育成時に初期格子間酸素濃度を低く抑えるのではなく、単結晶育成時には通常の格子間酸素濃度を有する高抵抗率単結晶を育成してウエーハに加工し、その後の熱処理により意図的に格子間酸素を析出させ、シリコンウエーハ内の活性酸素を減らし、酸素のドナー化を阻止する方法を発想した。
そこで本発明者らは、シリコンウエーハにデバイス製造熱処理を施した際の抵抗率の変化と、そのシリコンウエーハの残留格子間酸素濃度との関係について実験調査を行なった。
本発明者らは、まず、初期格子間酸素濃度が10〜25ppmaであって抵抗率が100Ω・cm以上の高抵抗率CZウエーハに種々の格子間酸素を析出させる熱処理を行なった。次に該酸素析出熱処理後のシリコンウエーハの残留格子間酸素濃度を測定した。そして、シリコンウエーハの抵抗率を測定した後、ウエーハにデバイス製造熱処理として450℃、16時間の熱処理を施し、再度ウエーハの抵抗率を測定した。最後に、デバイス製造熱処理前後の抵抗率の変化と残留格子間酸素濃度との関係について比較検討をおこなった。
図1は、上記実験結果を示したものである。図中の四角、三角等の形状の異なるプロットは、それぞれ熱処理条件の異なる酸素析出熱処理を施されたウエーハであることを示している。また、各形状のプロットの内、黒色のプロットはデバイス製造熱処理前の抵抗率を、白色のプロットはデバイス製造熱処理後の抵抗率を示している。
図1が示すように、初期格子間酸素濃度や酸素析出熱処理の熱処理条件にかかわらず、残存格子間酸素濃度が約8ppma(JEIDA)以下であれば、デバイス製造熱処理後の抵抗率の変化が非常に小さいことが判る。
つまり、シリコン単結晶育成時には、10〜25ppmaの高い初期格子間酸素濃度の単結晶から作製されたウエーハであっても、その後に残存格子間酸素濃度が約8ppma以下になるように酸素析出熱処理を施すことにより、その酸素析出熱処理の熱処理条件に関わらず、デバイス製造熱処理による抵抗率の低下を防止することが可能である。
しかし、実際に使用されるシリコンウエーハにおいては、高抵抗率を維持すると同時にゲッタリング効果を持たせることが必要となる。ゲッタリング効果を持たせるためには酸素析出物を形成する必要があるので、酸素析出熱処理前の初期格子間酸素濃度は少なくとも10ppma程度を要する。また反対に25ppmaを超えると析出過多となりウエーハ強度が劣化する怖れがあるので、25ppma以下が適切である。
さらに、本発明における酸素析出熱処理を加えられたウエーハは、格子間酸素が微小な酸素析出物として大量に析出しているため、ゲッタリング熱処理またはデバイス製造熱処理後に、ゲッタリングサイトとなる内部欠陥の密度を1×108〜2×1010ケ/cm3とすることができ、十分なゲッタリング効果を有するウエーハとすることができる。
また、このようなウエーハを利用して貼り合わせSOIウエーハを製造する場合には、少なくともベースウエーハとして上記の高抵抗率CZウエーハを用い、デバイス層となるボンドウエーハとベースウエーハの少なくとも一方にシリコン酸化膜を形成した後、両者を貼り合わせ、結合熱処理を加えて結合強度を向上させてからボンドウエーハを薄膜化しSOI層とすることにより、デバイス製造熱処理等を受けてもベースウエーハは高抵抗率を維持できるので高周波特性に優れたデバイスが作製可能なSOIウエーハを得ることができる。
また、ベースウエーハとして単に高抵抗率ウエーハを用いるだけであればFZウエーハや絶縁性基板を用いることができるが、CZウエーハを用いることにより、8インチを超える大直径化が比較的容易であり、ウエーハ中に適度な酸素を有するため、熱処理に対するウエーハの機械的強度が強く、しかもバルク中に酸素析出物を形成することができるので重金属等の汚染物をゲッタリングする効果も有する。
前記のようなウエーハであれば、デバイス製造工程等で350〜500℃程度の熱処理を受けても酸素ドナーの影響による抵抗率の変化がおこらず高抵抗率が維持され、しかもバルク中に酸素析出物が形成されるため、ゲッタリング効果も有するものであり、移動体通信用の半導体デバイスや、最先端のC−MOSデバイス用として非常に有望なものであると言える。
さらに、本発明らは、前記本発明に係るCZウエーハの特性を把握すべく、いろいろな角度から分析したところ、以下のような新たな知見を得て、第2の目的が達成されたものである。
すなわち、前記本発明のウエーハはバルク中に相当量の酸素析出物を有するため、デバイスプロセスで用いられる熱処理等が加えられると、当然スリップ転位は発生し易いものであると考えられていた。ところが、この意に反してこれらのウエーハは、通常のウエーハであればスリップ転位が確実に発生すると考えられている熱処理を施しても、X線トポグラフによるスリップ転位は観察されなかった。さらに、このようにスリップ転位が発生しないという現象は、100Ω・cm以上の抵抗率のウエーハに限らず、100Ω・cm未満の抵抗率のウエーハにおいても確認することができた。
ところで、酸素析出物の形状や大きさとスリップ転位の発生に関しては、前出の特開平10−150048号公報に、多面体析出物および板状析出物の場合、そのサイズがそれぞれ約200nm、230nm以上になるとスリップ転位を発生しやすくなるとの知見が記載されているが、本発明の酸素析出物を透過型電子顕微鏡で観察したところ、その形状は多面体構造または板状構造であり、その大きさを調べるため特開平10−150048号公報のものとほぼ同じ部分(多面体析出物については、八面体構造の方形4辺の中の1辺の長さであり、板状析出物については析出物の対角線の長さ)を測定したところ、多面体析出物は200nm以上、板状析出物は230nm以上であるものがほとんどであった。
このように、従来の酸素析出物の形状や大きさ、あるいは熱処理条件という観点から考えるとスリップ転位が発生しやすい条件でありながら、本発明に係るウエーハにはスリップ転位が発生しない理由は今のところ不明であるが、残存格子間酸素濃度および酸素析出物の大きさや密度が関与していると思われる。
すなわち、本発明に係るウエーハのように、プロセス熱処理(ゲッタリング熱処理やデバイス製造熱処理等)が加えられる前に予め酸素析出物がある程度の密度や大きさで形成されていると、その後、プロセス熱処理が加えられても残存格子間酸素濃度が少ないこと等の理由により酸素析出物が再成長しにくく、スリップ転位が発生しないことが考えられる。
本発明者らは、さらに研究を行い、前記シリコンウエーハの酸素析出熱処理を、該ウエーハの最終研磨前に行うことで効率良く本発明に係るシリコンウエーハ並びにSOIウエーハを製造することができることを見出した。すなわち、その酸素析出熱処理によりウエーハの表面状態(マイクロラフネスやヘイズ等)が悪化しても、その後に研磨を行えば良好な鏡面ウエーハとすることができる。従って、シリコンウエーハあるいはベースウエーハを少なくとも最終的に研磨する前に酸素析出熱処理を行えば、研磨工程をさらに増やすことなく本発明に係るシリコンウエーハ並びにSOIウエーハを得ることができる。
また、本発明に係るシリコンウエーハは、前記したように熱処理においてスリップ転位の発生がほとんど無く、その上、バルク中には十分な大きさと密度を有する酸素析出物が形成されているため、その表面上に1100〜1200℃程度の高温でエピタキシャル成長させた場合であっても、酸素析出物が消滅することもない。従って、エピタキシャル工程でのスリップ転位の発生が無く、しかも高い抵抗率とゲッタリング効果をあわせもつ従来にないエピタキシャルウエーハが得られるため、各種デバイスへの用途が広がることも本発明者らにより見出された。
なお、本発明にかかる前記いずれの製造方法においても、酸素析出熱処理を加える熱処理炉としては、一般的に用いられ、ウエーハ100枚あるいはそれ以上の枚数のバッチ処理が可能なヒーター加熱式の熱処理炉(以下バッチ炉ということがある。)や、近年開発が進んでいるランプ加熱方式等により急速加熱・急速冷却を特徴とした枚葉処理を基本とする前出のRTA装置などがある。
また、析出熱処理方法としては、結果的に酸素析出物が形成され、残留格子間酸素濃度が8ppma以下になれば良いので、特別に限定されるものではなく、例えば1回のみの熱処理や複数段の熱処理であってもよく、バッチ炉とRTA装置を組み合わせて行なってもよい。
以下、本発明の実施形態につきさらに具体的に説明するが、本発明はこれらに限定されるものではない。
まず、公知のCZ法あるいはこのCZ法において融液に磁場を印加してシリコン融液の対流を制御して単結晶を引き上げる公知のMCZ法により所望の抵抗率を有し、初期格子間酸素濃度が10〜25ppmaとなるシリコン単結晶棒を引き上げる。これらの引き上げ方法は、石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径の単結晶棒を育成する方法であるが、初期格子間酸素濃度を所望の値にするためには、従来から慣用されている方法によれば良い。例えば、ルツボの回転数、導入ガス流量、雰囲気圧力、シリコン融液の温度分布および対流、あるいは印加する磁場強度等のパラメータを適宜に調整することで所望の酸素濃度の結晶を得ることができる。
こうして得られたCZシリコン単結晶棒を通常の方法に従い、ワイヤーソーあるいは内周刃スライサー等の切断装置でスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てCZシリコン単結晶ウエーハに加工する。もちろんこれらの工程は、例示列挙したにとどまり、この他にも洗浄、熱処理等種々の工程が有り得るし、工程順の変更、一部省略等目的に応じ適宜工程は変更して使用される。
次に、このCZシリコン単結晶ウエーハに対して残留格子間酸素濃度が8ppma以下になるような酸素析出熱処理を施す。ここで、残留格子間酸素濃度が8ppma以下となるような酸素析出熱処理とは、熱処理されるウエーハの初期格子間酸素濃度や結晶成長時の熱履歴に依存するので必ずしも特定できないが、これら初期格子間酸素濃度や熱履歴等の条件に合わせて実験的に設定すればよい。
本発明の酸素析出熱処理に用いられるRTA装置としては、熱放射によるランプ加熱器のような装置を挙げることができる。市販されているものとして、例えばシュティアック マイクロテック インターナショナル社製、SHS−2800のような装置を挙げることができ、これらは特別複雑なものではなく、高価なものでもない。一方、バッチ炉としては東京エレクトロン社製、α−8のような装置を挙げることができる。
ここで、本発明で用いられるシリコン単結晶ウエーハの急速加熱・急速冷却装置(RTA装置)の一例を示す。図4は、RTA装置の概略図である。
図4の熱処理装置10は、石英からなるチャンバー1を有し、このチャンバー1内でウエーハを熱処理するようになっている。加熱は、チャンバー1を上下左右から囲繞するように配置される加熱ランプ2によって行う。このランプはそれぞれ独立に供給される電力を制御できるようになっている。
ガスの供給側は、不図示の酸素ガス供給源及び窒素ガス供給源が接続されており、任意の混合比で両者を混合してチャンバー1内に供給することができるようにされている。
ガスの排気側は、オートシャッター3が装備され、外気を封鎖している。オートシャッター3は、ゲートバルブによって開閉可能に構成される不図示のウエーハ挿入口が設けられている。また、オートシャッター3にはガス排気口が設けられており、炉内雰囲気圧力を調整できるようになっている。
そして、ウエーハ8は石英トレイ4に形成された3点支持部5の上に配置される。トレイ4のガス導入口側には、石英製のバッファ6が設けられており、導入ガスがウエーハ8に直接当たるのを防ぐことができる。
また、チャンバー1には不図示の温度測定用特殊窓が設けられており、チャンバー1の外部に設置されたパイロメータ7により、その特殊窓を通してウエーハ8の温度を測定することができる。
以上のような熱処理装置10によって、ウエーハを急速加熱・急速冷却する処理は次のように行われる。
また、熱処理装置10に隣接して配置される、不図示のウエーハハンドリング装置によってウエーハ8を挿入口からチャンバー1内に入れ、トレイ4上に配置した後、オートシャッター3を閉める。チャンバー1内は所定の雰囲気で満たされる。
そして、加熱ランプ2に電力を供給し、ウエーハ8を例えば1100〜1300℃の所定の温度に昇温する。この際、目的の温度になるまでに要する時間は例えば20秒程度である。次にその温度において所定時間保持することにより、ウエーハ8に高温熱処理を加えることができる。所定時間経過し高温熱処理が終了したなら、ランプの出力を下げウエーハ8の温度を下げる。この降温も例えば20秒程度で行うことができる。最後に、ウエーハハンドリング装置によってウェーハ8を取り出すことにより、熱処理を完了する。
以下、本発明の実施例および比較例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1、比較例1)
CZ法により、方位<100>、直径200mm、導電型P型であって、抵抗率が100Ω・cm以上で、初期格子間酸素濃度10〜25ppma(JEIDA)のシリコン単結晶棒を5本引き上げ、スライスしてウエーハに加工した。そして、これらのウエーハに図3に示す5種類(A,B,C,D,E)の酸素析出熱処理を行なった。
そして、5種類の酸素析出熱処理後における各ウエーハの抵抗率と残存格子間酸素濃度を測定した後、デバイス製造熱処理がウエーハに施された際の酸素ドナー形成の影響を測定するため、各ウエーハにデバイス製造熱処理を模した450℃、16時間の熱処理を施し、再度各ウエーハの抵抗率を測定した。
なお、抵抗率測定は4探針法で行ない、格子間酸素濃度測定は赤外分光法による測定器であるバイオラッド社製QS−300を用いて行なった。
測定結果を表1及び図1に示す。図1は各酸素析出熱処理後の残存格子間酸素濃度とデバイス製造熱処理前後の抵抗率の関係を示した図であり、図1の縦軸の例えば標記1.0E+05は1.0×105を示すものである。
Figure 0003750526
表1および図1から明らかなように、初期格子間酸素濃度や酸素析出熱処理の熱処理条件にかかわらず、残存格子間酸素濃度が8ppma以下であれば、酸素ドナーの発生が少ないので、デバイス製造熱処理後の抵抗率の低下が小さく、確実に100Ω・cm以上の抵抗率を維持することができることがわかる。
一方、残存格子間酸素濃度が10ppmaを超えるものについては、デバイス製造熱処理後の抵抗率が極端に低下している。すなわち、酸素ドナーが形成されやすい350〜500℃の温度における電極配線工程などのデバイス製造熱処理を行なった場合には、高抵抗率を維持できないことが明らかである。
尚、表1においてデバイス熱処理後の抵抗率が熱処理前に比べて低下したものは、酸素ドナーの発生により、導電型がP型からN型に反転したものであり、逆に抵抗率が増加したものは、P型のまま高抵抗率を維持しているものである。従って、本発明においては、初期酸素濃度、析出熱処理等の条件を適切に設定することにより、P型高抵抗率のCZシリコンウエーハの作製も可能であることがわかる。
(実施例2、比較例2)
実施例1、比較例1で用いたシリコンウエーハの内部欠陥密度を、赤外線干渉法により測定した。測定器はバイオラッド社製OPP(Optical Precipitate Profiler)を用い、測定は表面から内部90μmの深さ領域で観察した。本評価法で得られる内部欠陥密度は、酸素析出物や積層欠陥の密度であるが、そのほとんどが酸素析出物である。測定結果を図2に示す。図2は、シリコンウエーハの初期格子間酸素濃度と内部欠陥密度との関係を示した図である。
図2より、酸素析出熱処理により残存格子間酸素濃度が8ppma以下になった本発明のCZシリコンウエーハは、初期格子間酸素濃度が13ppma以下の比較的低酸素濃度であっても、1×109ケ/cm3以上の高い内部欠陥密度を有することが判る。これは、適切な酸素析出熱処理を施すことにより、残存格子間酸素濃度が8ppma以下になるようにして、十分な酸素析出物を発生させたからである。すなわち、製造された本発明に係るシリコンウエーハは、高抵抗率が維持されるウエーハであって、高いゲッタリング効果を有するものとなる。
一方、残存格子間酸素濃度が10ppma以上となった従来のシリコンウエーハは、初期格子間酸素濃度が高い場合は内部欠陥密度が高いが、初期格子間酸素濃度が低くなると内部欠陥密度が1×109ケ/cm3よりも低下してしまうことが判る。
すなわち比較例1で示したように、従来のシリコンウエーハのように残存格子間酸素濃度が高いと高抵抗率を維持することができず、そこで従来法のように初期格子間酸素濃度を下げて高抵抗率を維持しようとすると、ゲッタリング効果が低くならざるを得ないと言える。つまり、従来のシリコンウエーハでは高抵抗率の維持と高いゲッタリング効果を両立させることは不可能である。
(実施例3)
CZ法により作製され、方位<100>、直径150mm、導電型P型であって、抵抗率の面内分布が4400〜7000Ω・cmの範囲で、初期格子間酸素濃度が約17.9ppmaであるウエーハをベースウエーハとして用意し、ベースウエーハと同一の直径、方位、導電型であり、抵抗率が10〜20Ω・cm、初期格子間酸素濃度が15ppmaであるボンドウエーハを用意した。
このボンドウエーハの表面に熱酸化膜を400nm形成した後、この熱酸化膜を通して水素イオンを注入(注入エネルギー100keV、ドーズ量8×1016/cm2)した。そして、このボンドウエーハを室温でベースウエーハと密着させ、500℃、30分の熱処理を加えることにより、水素イオン注入層でボンドウエーハを剥離して、厚さ約0.4μmのSOI層を有する貼り合わせSOIウエーハを作製した。
その後、貼り合わせ強度を向上させるための結合熱処理とベースウエーハの酸素析出熱処理とを兼ねて、実施例1の熱処理Dと同一条件の3段熱処理を加えた後、SOIウエーハ裏面の酸化膜をエッチングにより除去し、ベースウエーハの残留格子間酸素濃度及び抵抗率を測定した。その結果、ベースウエーハの残存格子間酸素濃度は約5.4ppmaであり、抵抗率は4000〜6300Ω・cmの範囲であり、初期の抵抗率と同一レベルの高抵抗率を維持していることが分かった。
さらに、このSOIウエーハに450℃、16時間の熱処理を施し、再度ベースウエーハの抵抗率を測定したところ、酸素ドナーが発生しやすい温度で熱処理したにもかかわらず、抵抗率は3000Ω・cm以上の高抵抗率を維持していることが分かった。
(実施例4)
CZ法によりシリコン単結晶棒を作製し、これからワイヤーソーを用いてウエーハ状にスライスした後、通常行われる面取り、ラッピング、ケミカルエッチング等の工程を経て、直径150mm、方位<100>、導電型P型、抵抗率が約11200Ω・cm、初期酸素濃度17.6ppmaのCWを作製し、これをベースウエーハとして用意した。尚、このCWを作製する際には、通常のCW作製工程において一般的に行われるドナー消去熱処理は行わなかった。
また、ボンドウエーハとしては、直径150mm、方位<100>、導電型P型、抵抗率が10〜20Ω・cm、初期酸素濃度約15ppmaの鏡面研磨ウエーハを用意し、このボンドウエーハの表面に500nmの熱酸化膜を形成した。
そして、ベースウエーハとして用意したCWに対し、酸素析出熱処理としての3段熱処理のうち、初段熱処理(500℃、4時間、窒素雰囲気)および2段目の熱処理(800℃、6時間、窒素雰囲気)を行った後、一方の面を3段研磨(1次研磨、2次研磨、仕上げ研磨(最終研磨))して鏡面研磨ウエーハとした。
その後、ボンドウエーハとベースウエーハの鏡面同士を酸化膜を介して室温で密着させ、貼り合わせ強度を向上させるための熱処理として、酸素析出熱処理の3段目の熱処理を兼ねて、1100℃、10時間の熱処理(パイロジェニック酸化)を行った後、ボンドウエーハを研削・研磨して薄膜化して厚さ約5μmのSOI層を有するSOIウエーハを作製した。
作製されたSOIウエーハのベースウエーハ裏面の酸化膜をエッチングにより除去して、ベースウエーハの残留格子間酸素濃度、抵抗率、内部欠陥密度を測定した。さらに、このSOIウエーハに対してデバイス製造熱処理として初段に1200℃、30分の高温熱処理を行った後、450℃、5時間の熱処理を施し、ベースウエーハの残留格子間酸素濃度、抵抗率、内部欠陥密度を再度測定した。これらの結果を表2に示した。
Figure 0003750526
上記の結果より、本発明のSOIウエーハのベースウエーハは、結合熱処理後に高密度の酸素析出物を有しており、初期の抵抗率と殆ど変らない高抵抗率を維持していることがわかる。また、デバイス製造熱処理を模して初段に1200℃という高温熱処理を行ったにもかかわらず、酸素析出物が溶解して格子間酸素を増加させることもなく、その後の400℃、5時間の熱処理により、抵抗率が若干低下するものの、依然として3000Ω・cm以上の高抵抗率を維持していることがわかった。
(実施例5、比較例3)
CZ法により、方位<100>、直径200mm、導電型P型であって、抵抗率が10〜10000Ω・cm、初期格子間酸素濃度が10〜25ppmaのシリコン単結晶棒を複数本引上げ、スライスしてウエーハに加工した。そして、これらのウエーハの抵抗率と初期格子間酸素濃度を測定した後、実施例1、比較例1で行った酸素析出熱処理D(図3を参照のこと)と同様の3段熱処理を行った。
上記熱処理を施した後、ウエーハの残留格子間酸素濃度、酸素析出物密度、酸素析出物サイズ及び形状の測定を行った。なお、各測定に関しては、析出物のサイズと形状の測定に関しては透過型電子顕微鏡により、また析出物密度測定は、前出のOPP法により行い、他の測定に関しては、前記実施例1、実施例2と同様に行った。
さらに、前記測定を行ったウエーハと同一条件で作製した別のウエーハに対して、スリップ耐性を比較するため、1100℃、1150℃、1200℃のいずれかの温度で2時間の熱処理を行い、X線トポグラフによりスリップ発生の有無を調査した。その結果を前記測定結果も含めて表3に示す。
Figure 0003750526
表3の結果より、初期格子間酸素濃度が10〜25ppmaで残留格子間酸素濃度が8ppma以下のウエーハであれば、熱処理前の抵抗率の大きさにかかわらず、1100℃以上の高温の熱処理を行ってもスリップ転位が発生しないことがわかる。また、これらのウエーハの酸素析出物の密度は1×108〜2×1010ケ/cm3であり、酸素析出物の形状およびサイズが多面体の場合200nm以上、板状の場合230nm以上であってもスリップの発生がないことが確認できる。
一方、初期格子間酸素濃度が10〜25ppmaであっても、酸素析出処理後の残留酸素濃度が8ppmaを超えているウエーハは、その後1100℃以上の高温熱処理を行うとスリップ転位が発生していることがわかる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記実施形態においては、直径200mmのシリコンウエーハを製造する場合につき説明したが、本発明は原則としてウエーハ直径に拘わらず適用できるものであり、例えば、直径100〜400mmあるいはそれ以上のシリコンウエーハにも適用できる。

Claims (15)

  1. シリコンウエーハの製造方法において、チョクラルスキー法により抵抗率が100Ω・cm以上で初期格子間酸素濃度が10〜25ppmaであるシリコン単結晶棒を育成して、該シリコン単結晶棒をウエーハに加工し、該ウエーハに酸素析出熱処理を行なって、ウエーハ中の残留格子間酸素濃度を8ppma以下とすることを特徴とするシリコンウエーハの製造方法。
  2. 請求項1に記載の製造方法により製造されたシリコンウエーハ。
  3. 抵抗率が100Ω・cm以上で初期格子間酸素濃度が10〜25ppmaであるシリコンウエーハに酸素析出熱処理を行なって製造されたシリコンウエーハであって、残留格子間酸素濃度が8ppma以下であることを特徴とするシリコンウエーハ。
  4. 抵抗率が100Ω・cm以上で初期格子間酸素濃度が10〜25ppmaであるシリコンウエーハに酸素析出熱処理を行なった後、350〜500℃のデバイス製造熱処理を行なったシリコンウエーハであって、前記デバイス製造熱処理後の抵抗率が100Ω・cm以上に維持されていることを特徴とするシリコンウエーハ。
  5. ゲッタリング熱処理後またはデバイス製造熱処理後に内部欠陥密度が1×10〜2×1010ケ/cmであることを特徴とする請求項3または請求項4に記載のシリコンウエーハ。
  6. 抵抗率が100Ω・cm以上であるシリコンウエーハであって、格子間酸素濃度が8ppma以下であり、かつ内部欠陥密度が1×10〜2×1010ケ/cmであることを特徴とするシリコンウエーハ。
  7. 請求項2ないし請求項6のいずれか1項に記載されたシリコンウエーハをベースウエーハに用いた貼り合わせSOIウエーハ。
  8. ボンドウエーハとベースウエーハとを酸化膜を介して密着させる工程と、結合熱処理を加えて強固に結合させる工程と、ボンドウエーハを薄膜化してSOI層とする工程とを有する貼り合わせSOIウエーハの製造方法において、前記ベースウエーハとして抵抗率が100Ω・cm以上で初期格子間酸素濃度が10〜25ppmaであるシリコンウエーハを用い、前記結合熱処理としてベースウエーハ中の残留格子間酸素濃度を8ppma以下とする熱処理を行うことを特徴とする貼り合わせSOIウエーハの製造方法。
  9. 前記用いるベースウエーハを、該ベースウエーハとボンドウエーハとを密着させる工程の前に酸素析出熱処理の少なくとも一部を行ったウエーハとすることを特徴とする請求項8に記載の貼り合わせSOIウエーハの製造方法。
  10. 前記ベースウエーハに行う酸素析出熱処理の少なくとも一部を、該ベースウエーハの最終研磨前に行うことを特徴とする請求項9に記載の貼り合わせSOIウエーハの製造方法。
  11. シリコンウエーハの製造方法において、チョクラルスキー法により初期格子間酸素濃度が10〜25ppmaであるシリコン単結晶棒を育成して、該シリコン単結晶棒をウエーハに加工し、該ウエーハに酸素析出熱処理として、その初段において1100℃以上の高温熱処理を行い、ウエーハ表面の格子間酸素を外方拡散させることによりウエーハ表面にDZ層(無欠陥層)を形成させるように酸素析出熱処理を行なって、ウエーハ中の残留格子間酸素濃度を8ppma以下とすることを特徴とするシリコンウエーハの製造方法。
  12. 前記酸素析出熱処理を行って、ウエーハ中の残留格子間酸素濃度を6ppma以下とすることを特徴とする請求項11に記載のシリコンウエーハの製造方法。
  13. 前記シリコンウエーハの酸素析出熱処理を、該ウエーハの最終研磨前に行うことを特徴とする請求項1、請求項11または請求項12に記載のシリコンウエーハの製造方法。
  14. 請求項11ないし請求項13のいずれか1項に記載の製造方法により製造されたシリコンウエーハ。
  15. 請求項2ないし請求項6、請求項14のいずれか1項に記載されたシリコンウエーハの表面にエピタキシャル層が形成されたエピタキシャルウエーハ。
JP2000605810A 1999-03-16 2000-02-25 シリコンウエーハの製造方法及びシリコンウエーハ Expired - Fee Related JP3750526B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7096399 1999-03-16
JP24137099 1999-08-27
PCT/JP2000/001124 WO2000055397A1 (fr) 1999-03-16 2000-02-25 Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue

Publications (1)

Publication Number Publication Date
JP3750526B2 true JP3750526B2 (ja) 2006-03-01

Family

ID=26412077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000605810A Expired - Fee Related JP3750526B2 (ja) 1999-03-16 2000-02-25 シリコンウエーハの製造方法及びシリコンウエーハ

Country Status (7)

Country Link
US (1) US6544656B1 (ja)
EP (2) EP1087041B1 (ja)
JP (1) JP3750526B2 (ja)
KR (1) KR100701341B1 (ja)
DE (1) DE60041309D1 (ja)
TW (1) TWI233456B (ja)
WO (1) WO2000055397A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464566B1 (ko) * 2013-02-21 2014-11-24 주식회사 엘지실트론 실리콘 웨이퍼
JP2021169410A (ja) * 2016-06-08 2021-10-28 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co., Ltd. 改善された機械的強度を有する高抵抗率単結晶シリコンインゴット及びウェハ

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK195886A (da) * 1986-04-29 1987-10-30 Niels Hvilsted Arbejdscylinder med stempel og med en magnetisk anordning til bestemmelse af en stempelposition
WO2000055397A1 (fr) 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
JP4605876B2 (ja) 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
JP4463957B2 (ja) 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP2002184779A (ja) * 2000-12-13 2002-06-28 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法及びアニールウェーハ
US7081422B2 (en) * 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer
JP2002289820A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Simox基板の製造方法およびsimox基板
KR100745312B1 (ko) * 2001-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
TW550681B (en) 2001-06-22 2003-09-01 Memc Electronic Materials Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
EP1983560A2 (en) * 2001-07-10 2008-10-22 Shin-Etsu Handotai Company Limited Method for manufacturing a silicon epitaxial wafer
JP2003068744A (ja) * 2001-08-30 2003-03-07 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US6583024B1 (en) 2001-12-06 2003-06-24 Seh America, Inc. High resistivity silicon wafer with thick epitaxial layer and method of producing same
US6669775B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. High resistivity silicon wafer produced by a controlled pull rate czochralski method
US6565652B1 (en) 2001-12-06 2003-05-20 Seh America, Inc. High resistivity silicon wafer and method of producing same using the magnetic field Czochralski method
US6673147B2 (en) 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
US6669777B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. Method of producing a high resistivity silicon wafer utilizing heat treatment that occurs during device fabrication
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
KR100745309B1 (ko) * 2002-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
EP1879224A3 (en) 2002-04-10 2008-10-29 MEMC Electronic Materials, Inc. Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
FR2838865B1 (fr) * 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
JP2004006615A (ja) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
JP2007235153A (ja) * 2002-04-26 2007-09-13 Sumco Corp 高抵抗シリコンウエーハ及びその製造方法
JP4970724B2 (ja) * 2002-07-17 2012-07-11 株式会社Sumco 高抵抗シリコンウエーハの製造方法
JP2004111722A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置
JP4154471B2 (ja) * 2002-11-15 2008-09-24 富士通株式会社 半導体装置の製造方法
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
US7112509B2 (en) 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
JP3985768B2 (ja) 2003-10-16 2007-10-03 株式会社Sumco 高抵抗シリコンウェーハの製造方法
CN100461349C (zh) * 2003-10-21 2009-02-11 株式会社上睦可 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
FR2867607B1 (fr) * 2004-03-10 2006-07-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la microelectronique, l'opto-electronique et l'optique avec limitaton des lignes de glissement et substrat correspondant
JP2005333090A (ja) * 2004-05-21 2005-12-02 Sumco Corp P型シリコンウェーハおよびその熱処理方法
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Simox基板の製造方法及び該方法により得られるsimox基板
JP4826994B2 (ja) * 2004-09-13 2011-11-30 信越半導体株式会社 Soiウェーハの製造方法
KR101111436B1 (ko) 2004-09-13 2012-02-15 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
JP4667030B2 (ja) * 2004-12-10 2011-04-06 キヤノン株式会社 固体撮像装置用の半導体基板とその製造方法
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP4715470B2 (ja) 2005-11-28 2011-07-06 株式会社Sumco 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
US20110042791A1 (en) * 2006-01-20 2011-02-24 Infineon Technologies Austria Ag Method for treating an oxygen-containing semiconductor wafer, and semiconductor component
DE102006002903A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
FR2896618B1 (fr) 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
JP5076326B2 (ja) 2006-01-31 2012-11-21 株式会社Sumco シリコンウェーハおよびその製造方法
JP5103745B2 (ja) * 2006-01-31 2012-12-19 株式会社Sumco 高周波ダイオードおよびその製造方法
EP1835533B1 (en) * 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate
JP2008004900A (ja) * 2006-06-26 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
TW200818327A (en) * 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
EP1950803B1 (en) * 2007-01-24 2011-07-27 S.O.I.TEC Silicon on Insulator Technologies S.A. Method for manufacturing silicon on Insulator wafers and corresponding wafer
JP5239183B2 (ja) * 2007-03-20 2013-07-17 株式会社Sumco Soiウェーハ及びその製造方法
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US8128749B2 (en) * 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
JP5137670B2 (ja) * 2008-04-23 2013-02-06 信越化学工業株式会社 多結晶シリコンロッドの製造方法
JP2010034303A (ja) * 2008-07-29 2010-02-12 Sumco Corp 半導体ウェーハの製造方法
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
US8263484B2 (en) 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
EP2412849B1 (en) * 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
KR101381299B1 (ko) * 2010-02-08 2014-04-04 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조 방법
JP5510256B2 (ja) * 2010-10-06 2014-06-04 株式会社Sumco シリコンウェーハの製造方法
US8476146B2 (en) 2010-12-03 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing wafer distortion through a low CTE layer
US9123671B2 (en) 2010-12-30 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon wafer strength enhancement
EP2695184B1 (en) 2011-04-06 2018-02-14 Oxford University Innovation Limited Processing a wafer for an electronic circuit
GB2489923A (en) * 2011-04-06 2012-10-17 Isis Innovation Processing a silicon wafer for a high frequency electronic circuit
JP5984448B2 (ja) * 2012-03-26 2016-09-06 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP5849878B2 (ja) * 2012-07-17 2016-02-03 信越半導体株式会社 シリコン単結晶育成方法
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物
FR2997096B1 (fr) * 2012-10-23 2014-11-28 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
JP5938113B1 (ja) 2015-01-05 2016-06-22 信越化学工業株式会社 太陽電池用基板の製造方法
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
CN105543951B (zh) * 2016-01-21 2019-01-01 浙江金瑞泓科技股份有限公司 一种在高COP硅单晶衬底上制备200mm-300mm低缺陷外延片的方法
FR3051968B1 (fr) * 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
SG11201900068PA (en) * 2016-07-06 2019-02-27 Tokuyama Corp Single crystal silicon plate-shaped body and production method therefor
FR3058561B1 (fr) 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
US10692736B2 (en) 2016-11-14 2020-06-23 Shin-Etsu Chemical Co., Ltd. Method for producing high-photoelectric-conversion-efficiency solar cell and high-photoelectric-conversion-efficiency solar cell
JP6696917B2 (ja) 2017-01-18 2020-05-20 信越化学工業株式会社 複合基板の製造方法
FR3062238A1 (fr) 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
FR3064820B1 (fr) 2017-03-31 2019-11-29 Soitec Procede d'ajustement de l'etat de contrainte d'un film piezoelectrique
JP2019094224A (ja) 2017-11-21 2019-06-20 信越半導体株式会社 シリコン単結晶の育成方法
JP7230297B2 (ja) 2018-07-05 2023-03-01 ソイテック 集積された高周波デバイスのための基板及びそれを製造するための方法
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
JP7345245B2 (ja) * 2018-11-13 2023-09-15 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
FR3098642B1 (fr) 2019-07-12 2021-06-11 Soitec Silicon On Insulator procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
EP4010519A4 (en) 2019-08-09 2023-09-13 Leading Edge Equipment Technologies, Inc. PRODUCING A RIBBON OR SLICE WITH REGIONS OF LOW OXYGEN CONCENTRATION
US11695048B2 (en) * 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
JP2020120128A (ja) * 2020-04-23 2020-08-06 信越化学工業株式会社 複合基板
JP7347318B2 (ja) * 2020-04-28 2023-09-20 信越半導体株式会社 貼り合わせsoiウェーハのベースウェーハの抵抗率測定方法
FR3113184B1 (fr) 2020-07-28 2022-09-16 Soitec Silicon On Insulator Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support
JP2023535319A (ja) 2020-07-28 2023-08-17 ソイテック 電荷トラップ層が設けられたキャリア基板に薄層を転写するプロセス
FR3121548B1 (fr) 2021-03-30 2024-02-16 Soitec Silicon On Insulator Procede de preparation d’un substrat avance, notamment pour des applications photoniques
FR3119929B1 (fr) * 2021-02-15 2023-11-03 Soitec Silicon On Insulator Procede de fabrication d’une structure adaptee pour les applications radiofrequences, et substrat support pour ladite structure
FR3129028B1 (fr) 2021-11-09 2023-11-10 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR3129029B1 (fr) 2021-11-09 2023-09-29 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR3137493A1 (fr) 2022-06-29 2024-01-05 Soitec Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques
FR3137490B1 (fr) 2022-07-04 2024-05-31 Soitec Silicon On Insulator Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0615998B2 (ja) * 1986-09-12 1994-03-02 三菱重工業株式会社 排煙拡散試験法
JPH0810695B2 (ja) 1986-10-02 1996-01-31 ソニー株式会社 半導体基板の製法
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
JP2732967B2 (ja) 1991-08-30 1998-03-30 信越化学工業株式会社 高抵抗シリコンウエハ−の製造方法
US5418172A (en) * 1993-06-29 1995-05-23 Memc Electronic Materials S.P.A. Method for detecting sources of contamination in silicon using a contamination monitor wafer
JP3232168B2 (ja) * 1993-07-02 2001-11-26 三菱電機株式会社 半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置
JPH07235507A (ja) 1994-02-25 1995-09-05 Toshiba Corp 半導体装置の製造方法
JP2895743B2 (ja) * 1994-03-25 1999-05-24 信越半導体株式会社 Soi基板の製造方法
JP3474261B2 (ja) 1994-05-17 2003-12-08 東京エレクトロン株式会社 熱処理方法
JPH0810695A (ja) 1994-07-04 1996-01-16 Sekisui Chem Co Ltd 防曇性被覆物品の製造方法
JPH09190954A (ja) 1996-01-10 1997-07-22 Sumitomo Sitix Corp 半導体基板およびその製造方法
JPH09251961A (ja) 1996-03-15 1997-09-22 Toshiba Corp 熱処理用ボート
JPH10150048A (ja) 1996-11-15 1998-06-02 Sumitomo Sitix Corp 半導体基板
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
JPH11314997A (ja) * 1998-05-01 1999-11-16 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶ウェーハの製造方法
WO2000055397A1 (fr) 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464566B1 (ko) * 2013-02-21 2014-11-24 주식회사 엘지실트론 실리콘 웨이퍼
JP2021169410A (ja) * 2016-06-08 2021-10-28 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co., Ltd. 改善された機械的強度を有する高抵抗率単結晶シリコンインゴット及びウェハ
JP7209779B2 (ja) 2016-06-08 2023-01-20 グローバルウェーハズ カンパニー リミテッド 改善された機械的強度を有する高抵抗率単結晶シリコンインゴット及びウェハ
US11655560B2 (en) 2016-06-08 2023-05-23 Globalwafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US11655559B2 (en) 2016-06-08 2023-05-23 Globalwafers Co., Ltd. High resistivity single crystal silicon ingot and wafer having improved mechanical strength

Also Published As

Publication number Publication date
WO2000055397A1 (fr) 2000-09-21
US6544656B1 (en) 2003-04-08
EP2037009A2 (en) 2009-03-18
EP1087041A4 (en) 2007-02-21
KR100701341B1 (ko) 2007-03-29
EP2037009A3 (en) 2011-10-12
KR20010071250A (ko) 2001-07-28
EP1087041B1 (en) 2009-01-07
DE60041309D1 (de) 2009-02-26
TWI233456B (en) 2005-06-01
EP2037009B1 (en) 2013-07-31
EP1087041A1 (en) 2001-03-28

Similar Documents

Publication Publication Date Title
JP3750526B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
KR100733111B1 (ko) 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
US4376657A (en) Method of making fault-free surface zone in semiconductor devices by step-wise heat treating
US6372609B1 (en) Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method
EP1158581B1 (en) Method for producing soi wafer
US6162708A (en) Method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
EP0948037B1 (en) Method for manufacturing a silicon epitaxial wafer
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
JP6044660B2 (ja) シリコンウェーハの製造方法
JP3451908B2 (ja) Soiウエーハの熱処理方法およびsoiウエーハ
US7186628B2 (en) Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer
JP3381816B2 (ja) 半導体基板の製造方法
JPH1074771A (ja) シリコン単結晶ウェーハの熱処理方法とその熱処理装置並びにシリコン単結晶ウェーハとその製造方法
JP4228419B2 (ja) Soiウエーハの製造方法およびsoiウエーハ
EP0973190A2 (en) Silicon wafer and method for producing it
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
US6403502B1 (en) Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP4869544B2 (ja) Soi基板の製造方法
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP4599724B2 (ja) エピタキシャルシリコンウエーハの製造方法およびエピタキシャルシリコンウエーハ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050920

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3750526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081216

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081216

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131216

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees